Sumador y
Restador Binario. 1
C. Experimento- El experimento
que se va a realizar consiste en hacer uso
de las compuertas 74HC386 Y 74283 para
poder permitir el ingreso de dos nmeros
de cualquier signo y magnitud de ocho
bits y convertirlos en formato de
complemento a dos para posteriormente
realizar la operacin suma y obtener el
resultado correspondiente incluyendo
tambin el bit de signo con el fin de
comprobar el correcto funcionamiento de
la lgica.
Universidad de la Sabana. lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin. Sumador y
Restador Binario. 2
III. CONCLUSIONES
Ambos experimentos fueron
validados realizando las operaciones de
forma terica con lo cual se le otorga
validez a la simulacin y los resultados
obtenidos.
Por otra parte, se puede concluir
que tanto para el caso de la operacin
suma como para la operacin resta de dos
nmeros de diferente signo es necesario
obtener su complemento a dos para poder
operar y posteriormente obtener un
resultado en este mismo formato.
Universidad de la Sabana. lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin. Sumador y
Restador Binario. 3
V. BIBLIOGRAFA
[1 W. D. Moscoso Barrera, Notas de Clase
] Logica Digital, Bogot, 2016.
[2 W. D. Moscoso Barrera, Presentacin
] Registros de Desplazamiento, Bogot,
2016.
[3 Tamini Electronics, [En lnea].
] Available: http://www.tamimielec.com/?
194,cd-74164. [ltimo acceso: 15 08
2016].
[4 Alessioviti, [En lnea]. Available:
] http://www.alessioviti.com/lcdprojects/dat
asheet/74165.gif. [ltimo acceso: 15 08
2016].