TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

Percobaan I. Karakteristik Gate - Gate Logika IC TTL

I. Tujuan
1. Mengetahui level tegangan dan arus logika IC TTL
2. Mengetahui impedansi keluaran suatu Gate logika IC TTL
3. Mengetahui kemampuan pembebanan keluaran Gate logika IC TTL
4. Mengetahui pemakaian daya Gate logika IC TTL
5. Mengetahui noise margin Gate logika IC TTL
II. Alat dan Komponen
1. Catu Daya

2 buah

2. Protoboard

1 buah

3. Multimeter

2 buah

4. IC TTL 7400

1 buah

5. Potensiometer 10 K, Watt ( 10 %)

2 buah

6. Kabel Penghubung

seperlunya

III. Teori Dasar

3.1.2 Karakteristik IC TTL :
Pada tahun 1964 Texas Instrument memperkenalkan IC TTL standar seri 7400 /
5400. Seri 5400 diperuntukkan khusus bagi militer yang beroperasi pada suhu - 55 o s/d
125o C dan catu tegangan dari 4,5 s/d 5,5 Volt, sedangkan seri 7400 untuk komersial yang
beroperasi pada suhu 0o s/d 70o C dan catu tegangan dari 4,75 s/d 5,25 Volt.
a. Parameter Tegangan dan Arus :
VIH atau Vin

(1)

(Tegangan Masukan Level Tinggi) : Level tegangan yang

diperlukan pada masukan untuk logika 1. Suatu tegangan dibawah level tersebut
tidak akan diterima sebagai logika 1 oleh rangkaian logika.
VIL atau Vin

(0)

(Tegangan Masukan Level Rendah) : Level tegangan yang

diperlukan pada masukan untuk logika 0. Suatu tegangan diatas level tersebut
tidak akan diterima sebagai logika 0 oleh rangkaian logika.

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

VOH atau VOut

(1)

(Tegangan Keluaran Level Tinggi) : Level tegangan pada

keluaran rangkaian logika saat logika 1. Harga minimum VOH biasanya sudah
ditentukan.
VOL atau VOut

(0)

(Tegangan Keluaran Level Rendah) : Level tegangan pada

keluaran rangkaian logika saat logika 0. Harga maksimum VOL biasanya sudah
ditentukan.
IIH atau Iin (1) (Arus Masukan Level Tinggi) : Arus yang mengalir ke masukan,
apabila tegangan level 1 diberikan pada masukan tersebut.
IIL atau

Iin

(0)

(Arus Masukan Level Tinggi) : Arus yang mengalir ke masukan,

apabila tegangan level 0 diberikan pada masukan tersebut.

IOH atau IOut (1) (Arus Keluaran Level Tinggi) : Arus yang mengalir ke keluaran
pada keadaan logika 1 dibawah kondisi beban tertentu.
IOL atau IOut (0) (Arus Keluaran Level Rendah) : Arus yang mengalir ke keluaran
pada keadaan logika 0 dibawah kondisi beban tertentu.
Logika 1

Logika 1
Tegangan

Daerah
Tak tentu

VIH (min)
VIL (maks)

Logika 0

VOH (min)
Daerah
Tak tentu

VOL (maks)

Masukan

Logika 0
Keluaran

Gambar 3.1 Level Tegangan TTL

b. Waktu Transisi (Transition Time) :
Sistem digital bekerja pada dua level logika 0 dan 1, untuk itu ada dua waktu
perubahan diantara dua level logika tersebut, yaitu :
Waktu naik (rise time) tR pulsa didefinisikan sebagai waktu yang diperlukan
sinyal untuk naik dari logika 0 ke logika 1.

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

Waktu turun (fall time) tF adalah waktu yang dibutuhkan sinyal untuk turun
dari logika 1 ke logika 0. Pada sistem digital harga tR dan tF dalam mikro atau
nanodetik dan besarnya tidak selalu sama, dan biasanya sudah ditentukan.

Sedangkan lama/lebarnya pulsa tP (pulse duration) adalah waktu diantara 50

% sisi naik dan turun, yang nilainya dari nanodetik sampai detik. Perbandingan
antara lebar dengan periode pulsa T dalam persen dinamakan Duty Cycle.

c. Waktu Penundaan Perambatan (Propagation Delay Time) :

Suatu sinyal digital selalu mengalami penundaan apabila dilewatkan pada suatu
rangkaian. Ada dua macam waktu penundaan permbatan yaitu :
tPLH atau tpd1 adalah waktu penundaan yang terjadi pada saat pulsa berubah dari
logika 0 ke logika 1.
tPHL atau tpd0 adalah waktu penundaan yang terjadi pada saat pulsa berubah dari
logika 1 ke logika 0.
Waktu penundaan tpd rata-ratanya adalah :

tpd = ( tPLH + tPHL ) / 2 (detik)

Gambar 3.2 Penundaan Perambatan

d. Kebutuhan Daya (Disipasi Daya) :
Jumlah daya yang diperlukan oleh sebuah IC perlu diperhitungkan dalam
perancangan rangkaian digital. Seringkali daya tersebut langsung diberikan sebagai
disipasi daya rata-rata Pdis pada lembaran data IC, atau dinyatakan secara tidak langsung
melalui arus yang mengalir dari sumber daya IC yaitu I CC, yang apabila diketahui dikalikan
dengan tegangan sumber dayanya maka akan diketahui daya yang diperlukan oleh IC.
Pdis = VCC ICC (Watt)

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

Untuk beberapa IC, harga ICC akan berbeda untuk kedua keadaan logikanya, yaitu
ICCH : arus yang mengalir apabila semua keluaran IC adalah tinggi dan I CCL : arus yang
mengalir apabila semua keluaran IC adalah rendah. Untuk itu harga ICC rata-ratanya adalah:
ICC = ( ICCH + ICCL ) / 2 (Ampere)
Ukuran untuk menyatakan kecepatan penyambungan suatu IC adalah hasil
perkalian daya dengan penundaan (power-delay product) yaitu :
PDP = Pdis tpd (Joule, biasanya dinyatakan dalam picoJoule)
e. Kekebalan Derau (Noise Immunity) :
Medan listrik dan magnit liar dapat menginduksikan tegangan (noise) pada kawatkawat penghubung diantara rangkaian logika, yang dapat menyebabkan tegangan pada
masukan rangkaian logika turun dibawah VIH atau naik diatas VIL yang ditentukan. Ukuran
kualitatif dari kekebalan derau dinamakan noise margin, yang menyatakan kemampuan
rangkaian logika untuk mentolerir tegangan noise pada masukan-masukannya, seperti
ditunjukkan pada gambar 3.3.
Logika 1
Tegangan

Logika 1
VOH (min)

Daerah
Tak tentu

VOL (maks)

VNH
VNL

Logika 0
Keluaran
Gambar 3.3 Noise Margin

VIH (min)
VIL (maks)

Daerah
Tak tentu

Logika 0
Masukan
eluaran

Dari gambar 3.3, noise margin pada keadaan tinggi VNH adalah :
VNH = VOH(min) - VIH(min) (Volt)
Sedangkan noise margin pada keadaan rendah VNL adalah :
VNL = VIL(maks) - VOL(maks) (Volt)
Kedua persamaan diatas menyatakan besarnya noise margin untuk tegangan DC,
padahal umumnya noise dipandang sebagai sinyal AC. Tetapi, pada IC modern
berkecapatan tinggi, lebar pulsa 1 detik merupakan pulsa yang sangat panjang dan bisa
diperlakukan sebagai DC apabila dikaitkan dengan tanggapan IC. Pada umumnya noise
POLITEKNIK NEGERI MALANG
KARAKTERISTIK GATE- 4
GATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

margin IC untuk tegangan AC jauh lebih besar dari noise margin pada tegangan DC. Para
produsen biasanya memberikan noise margin AC dalam bentuk grafik.

f. Fan - out dan Fan - in

Seringkali keluaran rangkaian logika dibutuhkan untuk mengendalikan beberapa
masukan logika lain. Jumlah maksimum masukan logika standar yang dapat dikendalikan
dengan baik oleh sebuah keluaran dinamakan fan-out (atau faktor pembebanan / loading
factor). Misalnya, sebuah gate logika ditentukan mempunyai fan-out 10, maka keluaran
logika tersebut dapat mengendalikan 10 masukan logika standar. Jika jumlah tersebut
dilampaui, maka tegangan level logika keluaran tidak dijamin. Sedangkan jumlah
maksimum keluaran logika standar yang boleh dihubungkan pada sebuah masukan
dinamakan fan-in (khususnya untuk TTL keluaran kolektor terbuka).
Faktor pembebanan masukan dan keluaran distandarkan yang mengacu pada arus.
Arus tersebut dinamakan satuan beban (unit load) yang didefinisikan sebagai :
40 A

pada keadaan tinggi

1,6 mA

pada keadaan rendah

1 satuan beban (UL) =

IV. Prosedur Percobaan

A. Pengukuran Level Tegangan Logika IC TTL
1. Ukurlah tegangan keluaran Catu Daya sebesar + 5 Volt DC, lalu matikan.
2. Ambil Modul I, hubungkan VCC dan Ground ke Catu Daya + 5 Volt dan 0 Volt.
3. Berikan masukan A ke + 5 Volt melalui potensiometer (aturlah potensiometer dalam
posisi minimum agar pada masukan A memperoleh tegangan 0 Volt) dan masukan
B ke + 5 Volt (tetap), sedangkan keluaran Y hubungkan ke Voltmeter, seperti
gambar 4.1 dibawah.

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

Gambar 4.1 Diagram Rangkaian Pengukuran Level Tegangan Logika

4. Nyalakan Catu daya, amati tampilan pada Voltmeter, lalu naikkan tegangan pada
masukan A perlahan (dengan menggunakan potensiometer) seperti tabel 4.1.
Tabel 4.1 level Tegangan Logika Tanpa Beban
No
1
2
3
4

VinA (volt)
0
0,1
0,2
0,3

VinB (volt)
5
5
5
5

VoutY (Volt)

N
5
5
5. Matikan Catu daya, lalu hubungkan Voltmeter dengan Modul LED.
6. Nyalakan Catu daya, lakukan cara diatas dan buatlah tabel datanya.
Tabel 4.2 level Tegangan Logika Dengan Beban
No
1
2
3
4

VinA (volt)
0
0,1
0,2
0,3

VinB (volt)
5
5
5
5

VoutY (Volt)

7. Matikan Catu daya, dari kedua tabel data tentukanlah berapa tegangan masukan
keadaan rendah maksimum VIL(maks) dan tegangan masukan keadaan tinggi
minimum VIH(min), serta VOL(maks) dan VOH(min).
8. Lihatlah lembaran data IC 7400, bandingkanlah hasil pengukuran anda !
B. Pengukuran Level Arus Logika IC TTL
1. Ambil Modul I, hubungkan VCC dan Ground ke Catu Daya + 5 Volt dan 0 Volt.
2. Berikan tegangan masukan A Modul I sebesar VIL(maks) (atur melalui potensiometer)
dan masukan B ke + 4,5 Volt (tetap), sedangkan keluaran Y ke potensiometer dan
Catu daya 5 Volt, seperti ditunjukkan pada gambar 4.2 dibawah.

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

Gambar 4.2 Diagram Rangkaian Pengukuran VOH dan IOH

3. Nyalakan Catu daya, Aturlah potensiometer di keluaran perlahan-lahan agar
tegangan VOH berharga seperti tabel 4.3 dibawah, ukurlah arus IOH.
Tabel 4.3 Pengukuran VOH dan IOH
No
1
2
3
4

VOH (volt)
0
0,1
0,2
0,3

IOH (mA)

4. Berapakah tegangan VOH(maks) dan arus IOH(maks) ? Hitunglah ZOH !

5. Gantilah rangkaian gambar 4.2 dengan merubah tegangan masukan A dan B sebesar
VIH(min) (atur melalui potensiometer) sedangkan keluaran Y ke potensiome ter dan
catu daya + 5 volt, seperti gambar 4.3 dibawah.

Gambar 4.3 Diagram Rangkaian Pengukuran VOL dan IOL

6. Nyalakan Catu daya, Aturlah potensiometer di keluaran perlahan-lahan agar
tegangan VOL berharga seperti tabel 4.4 dibawah, ukurlah arus IOL.
Tabel 4.4 Pengukuran VOL dan IOL
No
1
2
3
4

VOL (volt)
0
0,1
0,2
0,3

POLITEKNIK NEGERI MALANG

IOL (mA)

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

7. Matikan Catudaya. Berapakah tegangan VOL(maks) dan arus IOL(maks)? Hitunglah ZOL !
8. Hitunglah Noise margin IC 7400 ! bandingkan dengan yang ada dilembaran data !
9. Gantilah rangkaian gambar 4.3 dengan merubah tegangan masukan A ke
potensiometer dan Catu daya 5 Volt dan masukan B dibiarkan terbuka, demikian
juga keluaran Y dibiarkan terbuka, seperti gambar 4.5 dibawah.

Gambar 4.4 Diagram Rangkaian Pengukuran VI dan II

10. Nyalakan Catu daya, Aturlah potensiometer perlahan-lahan agar tegangan V I
berharga seperti tabel 4.5 dibawah, ukurlah arus II.
Tabel 4.5 Pengukuran VI dan II
No
1
2
3
4

VI (volt)
0
0,1
0,2
0,3

VOH(maks)

II (mA)

11. Matikan Catu daya. Berapakah arus II(maks) yaitu pada saat II = VOH(maks) ?
12. Hitunglah Fan out

I OL(maks)
I IL(maks)

dan terhadap standar !

13. Bandingkanlah dengan Fan-out pada lembaran data IC TTL 7400 !

14. Lepaslah potensiometer dan Catu daya di masukan pada gambar 4.4 dan biarkan
terbuka (demikian juga masukan yang lain), letakkan Amperemeter pada Vcc.
15. Nyalakan Catu daya, berapakah harga Icc ?
16. Ukurlah harga Icc untuk semua masukan yang dihubungkan ke ground dan ke Vcc.
17. Ulangi langkah diatas untuk keluaran yang dihubungkan dengan Modul LED.

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL

TUT

NI
YA

RI HANDA
WU

Laboratorium Rangkaian Logika

Instrumentasi I

C. Pengukuran Kecepatan Gate Logika Nand IC TTL

1. Hubungkan kedua masukan salah satu Gate Nand Modul I ke Pembangkit pulsa dan
ke kanal A Osiloskop, sedangkan keluarannya hubungkan dengan ke dua masukan
Gate Nand yang lain yang keluarannya dihubungkan ke kanal B Osiloskop.
2. Aturlah lebar pulsa sebesar 200 ndetik

POLITEKNIK NEGERI MALANG

KARAKTERISTIK GATEGATE LOGIKA IC TTL