TTL

TTL es la sigla en ingls de transistor-transistor logic, es decir, lgica

transistor a transistor. Es una tecnologa de construccin de circuitos
electrnicos digitales. En los componentes fabricados con tecnologa TTLRS
los elementos de entrada y salida del dispositivo son transistores bipolares.

CARACTERISTICAS:
Su tensin de alimentacin caracterstica se halla comprendida entre los
4,75V y los 5,25V (como se ve, un rango muy estrecho). Normalmente
TTL trabaja con 5V.
Los niveles lgicos vienen definidos por el rango de tensin
comprendida entre 0,0V y 0,8V para el estado L (bajo) y los 5,4V y Vcc
para el estado H (alto).
La velocidad de transmisin entre los estados lgicos es su mejor base,
si bien esta caracterstica le hace aumentar su consumo siendo su mayor
enemigo. Motivo por el cual han aparecido diferentes versiones de TTL
como FAST, LS, S, etc. y ltimamente los CMOS: HC, HCT y HCTLS.
En algunos casos puede alcanzar poco ms de los 400 MHz.
Las seales de salida TTL se degradan rpidamente si no se transmiten
a travs de circuitos adicionales de transmisin (no pueden viajar ms
de 2 m por cable sin graves prdidas).

ECL
Emitter Coupled Logic (lgica de emisores acoplados) pertenece a la familia
de circuitos MSI implementada con tecnologa bipolar; es la ms rpida
disponible dentro de los circuitos de tipo MSI.
La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una
rama se conecta a una tensin de referencia, que determina el umbral ALTO /
BAJO y la otra rama con n transistores en paralelo a las n entradas. Del
diferencial se pueden obtener simultneamente dos salidas con la salida y la
salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente,
a sendos seguidores de emisor para proporcionar ganancia en corriente y
el fan-out adecuado, que en muchos casos pueden alimentar lneas de 50
directamente. Es comn la presencia de pines de alimentacin separados para
estos ltimos transistores ya que, a diferencia del par diferencial, su corriente
vara con la seal si no estn los dos transistores conectados a impedancias
iguales. Alimentndolos separadamente se evita que estas variaciones
alcancen el par diferencial.
Esta estructura produce simultneamente la salida OR / NOR: cualquier
entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a
nivel alto. Por comparacin, la estructura TTL slo produce la
funcin NAND.
A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta
con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y
-5,2V, habitualmente. Algunas familias permiten que VEE sea -5V, para
compartir la alimentacin con circuitos TTL.

CARACTERISTICAS:
La familia TTL utiliza transistores que operan en el modo saturado.
Como resultado, su velocidad de conmutacin esta limitada por el
retardo en el tiempo de almacenamiento asociado con un transistor que
se conduce a saturacin. En cambio con el desarrollo de la ECL sa ha
logrado mejorar las velocidades de conmutacin. La familia ECL no se

usa tan comunmente como las familias TTL y MOS, excepto en

aplicaciones de muy alta frecuencia donde su velocidad es superior. Sus
mrgenes de ruido son relativamente bajos y tiene un elevado consumo
de potencia son desventajas en comparacin con las otras familias
lgicas
En la familia ECL los transistores nunca se saturan, esto hace que la
velocidad de conmutacin sea muy alta, el tiempo comn de retardo es
de 2ns. Los mrgenes de ruido en el peor de los casos son de 250 mV.
Esto hace a los ECL un poco inseguros para utilizarse en medios
industriales de mucho trabajo.
A continuacin se muestra una tabla donde se compara la familia ECL con la
TTL:
Familia Lgica tPD (ns) PD(mW) Margen de Ruido (mV) Frecuencia Mx
(Mhz)
74 9 10 400 35
74AS 1.7 8 300 200
74ALS 4 1.2 400 70
74S 3 20 300 125
74LS 9.5 2 300 45
ECL 1 40 250 600

MOS
Una estructura MOS (Metal-Oxide-Semiconductor) es un dispositivo
electrnico formado por un sustrato de silicio dopado, sobre el cual se hace
crecer una capa de xido (SiO2). Los elementos se contactan con dos
terminales metlicas llamadas sustrato y compuerta. La estructura se compara
con un condensador de placas paralelas, en donde se reemplaza una de las
placas por el silicio semiconductor del sustrato, y la otra por un metal, aunque
en la prctica se usa poli silicio, es decir, un poli cristal de silicio.

CARACTERISTICAS:
Velocidad de Operacin 50 ns.
Margen de Ruido 1.5 V
Factor de Carga 50
Consumo de Potencia 0.1 mW
Como podemos ver los circuitos MOS tiene algunos aspectos mejores y
otros peores en comparacin con los TTL o los ECL. El tiempo de
retardo tan alto se debe a la alta resistencia de entrada que tienen estos
dispositivos y a la capacitancia de entrada razonablemente alta. Los
MOS consumen muy pequeas cantidades de potencia por lo que son
ampliamente utilizados para el LSI y el VLSI, donde se guardan
grandes cantidades de compuertas en un solo encapsulado sin ocasionar
sobrecalentamiento. Otro aspecto favorable es que los MOS son muy
simples de fabricar, no requiere de otros elementos como resistencias o
diodos. Esta caracterstica y su bajo consumo de potencia son la causa
de su gran auge en el campo digital.
La familia lgico MOS tiene una caracterstica que no se haba tomado
en cuenta en las familias anteriormente estudiadas, la sensibilidad
esttica. Esto es, que los dispositivos MOS son sensibles a dao por
electricidad esttica. Al grado de que las mismas cargas almacenadas en
el cuerpo humano pueden daarlos. La descarga electrosttica provoca
grandes prdidas de estos dispositivos y circuitos electrnicos por lo
que se deben tomar medidas especiales como: conectar todos los
instrumentos a tierra fsica, conectarse a s mismo a tierra fsica,

mantener los CI en una esponja conductora o en papel aluminio; todo

esto para evitar cargas electrostticas que puedan daar los dispositivos
MOS.

CMOS
El semiconductor complementario de xido metlico o complementary
metal-oxide-semiconductor (CMOS) es una de las familias lgicas empleadas
en la fabricacin de circuitos integrados. Su principal caracterstica consiste en
la utilizacin conjunta de transistores de tipo pMOS y tipo nMOSconfigurados
de forma tal que, en estado de reposo, el consumo de energa es nicamente el
debido a las corrientes parsitas, colocado en la placa base.
En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan
la tecnologa CMOS. Esto incluye microprocesadores, memorias,procesadores
digitales de seales y muchos otros tipos de circuitos integrados digitales cuyo
consumo es considerablemente bajo.
Drenador (D) conectada a tierra (Vss), con valor 0 ; el valor 0 no se propaga
al surtidor (S) y por lo tanto a la salida de la puerta lgica. El transistor pMOS,
por el contrario, est en estado de conduccin y es el que propaga
valor 1 (Vdd) a la salida.
Otra de las caractersticas importantes de los circuitos CMOS es que son
regenerativos: una seal degradada que acometa una puerta lgica CMOS se
ver restaurada a su valor lgico inicial 0 1, siempre y cuando an est
dentro de los mrgenes de ruido que el circuito pueda tolerar.

CARACTERISTICAS:
Existen varias series en la familia CMOS de circuitos integrados digitales, estudiaremos las
principales caractersticas de cada una.
Series 4000/14000
Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA y la
serie14000 por Motorola. La serie original es la 4000A; la 4000B representa mejora con
respecto a la primera y tiene mayor capacidad de corriente en sus salidas. A pesar de la

aparicin de la nueva serie CMOS, las series 4000 siguen teniendo uso muy difundido. La
serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS, contiene
algunas funciones disponibles en la serie TTL 7400 y est en expansin constante. Algunas
caractersticas ms importantes de esta familia lgica son:
a) La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja.
b) Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1 lgico. El
suministro VDD puede estar en el rango 3 V a 15 V para la serie 4000. La velocidad de
conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente.(consultar el
apartado de los niveles de voltaje).
c) Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje.
Serie 74C
Esta serie CMOS su caracterstica principal es que es compatible terminal por terminal
y funcin por funcin, con los dispositivos TTL que tienen el mismo nmero (muchas de
las funciones TTL, aunque no todas, tambin se encuentran en esta serie CMOS). Esto hace
posible remplazar algunos circuitos TTL por un diseo equivalente CMOS. Por ejemplo,
74C74 contiene dos flip-flops tipo D disparados por flanco y tiene la misma configuracin
de terminales que el CI TTL 7474, que tambin ofrece dos flipflops tipo D disparados por
flanco. El resto de las caractersticas son iguales a la serie 74C.
Las series HC/ HCT tienen como caracterstica principal su alta velocidad.
Serie 74HC (CMOS de alta velocidad)
Esta es una versin mejor de la serie 74C. La principal mejora radica en un aumento de diez
veces en la velocidad de conmutacin (comparable con la de los dispositivos de la serie
74LS de TIL). Otra mejora es una mayor capacidad de corriente en las salidas. La serie
74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de
conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo
que respecta a los voltajes con los dispositivos TTL.
Serie 74HCT
Esta serie tambin es una serie CMOS de alta velocidad, y est diseada para ser
compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas
pueden provenir de salidas TTL (esto no es cierto para las dems series CMOS.)
Caractersticas comunes a todos los dispositivos CMOS
A.
Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje
de alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione
VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS
funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar
medidas especiales.
B.
VOLTAJE DE ALIMENTACIN: Las series 4000 y 74C funcionan
con valores de VDD, que van de 3 a 15 V, por lo que la regulacin del voltaje no es un
aspecto crtico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la
salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.

Esto es el resultado directo de la alta resistencia de entrada de los dispositivos CMOS,

que extrae muy poca corriente de la salida a la que est conectada.

Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como un
porcentaje del voltaje de alimentacin, tal y como se expresa en la tabla adjunta.
De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada
menor que VIL(mx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor
que VIH (mn) = 3.5 V como ALTO.
C.
NIVELES DE VOLTAJE
Se denomina ruido a "cualquier perturbacin involuntaria que puede originar
un cambio no deseado en la salida del circuito." El ruido puede generarse externamente
por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o
lneas de tensin cercanas o por picos de la corriente de alimentacin. Los circuitos
lgicos deben tener cierta inmunidad al ruido la cual es definida como "la capacidad
para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el
estado de salida". Los fabricantes establecen un margen de seguridad para no sobrepasar
los valores crticos de tensin conocido como MARGEN DE RUIDO.
En la Figura (g), tenemos los valores crticos de las tensiones de entrada y salida de una
puerta lgica y los mrgenes de ruido a nivel alto y bajo.

Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la
tensin mnima de salida a nivel alto debe ser igual o superior a VIH mn. Pero para
evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitir una
tensin de salida inferior a VIHmn ms el margen de ruido a nivel alto (VNIH): VOH
mn = VIH mn + VNIH

Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando el

margen de ruido a nivel bajo (VNIL):

Los mrgenes de ruido son los mismos en ambos estados y dependen de VDD. En VDD
= 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que
las TTL, siendo CMOS una atractiva alternativa para aplicaciones que estn expuestas a
un medio con mucho ruido. Evidentemente, los mrgenes ruido pueden mejorarse
utilizando un valor mayor de VDD a expensas de un mayor consumo de potencia
debido al mayor voltaje de alimentacin.
Supongamos que trabajamos a un nivel bajo de VOL = 0?4 V con VIL mx = 0?8 V. En
estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 0?8 ? 0?4 =
0?4.
D.

INMUNIDAD AL RUIDO
La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en
la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los
principales motivos del empleo de la lgica CMOS es su "muy bajo consumo de
potencia". Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en
reposo, su disipacin de potencia es extremadamente baja, aumentando conforme
aumenta la velocidad de conmutacin.
Esto lo podemos observar examinando cada uno de los circuitos de las Figuras
anteriormente explicadas independientemente del estado de la salida, hay una muy alta
resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET
apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de
potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5 V; an en
VDD = 10 aumentara slo 10 nW.
Con estos valores de PD es fcil observar por qu la familia CMOS se usa ampliamente
en aplicaciones donde el consumo de potencia es de inters primordial.

E.

DISIPACIN DE POTENCIA
En la siguiente grfica, podemos observar como la disipacin de potencia en funcin de
la frecuencia de una compuerta TTL es constante dentro del rango de operacin. En
cambio, en la compuerta CMOS depende de al frecuencia.

La disipacin de potencia de un CI CMOS ser muy baja mientras est en una

condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en
la cual los circuitos cambian de estado.
Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una
corriente de carga con oscilacin momentnea a la capacitancia de carga. Esta
capacitancia consta de las capacitancias de entrada de las cargas combinadas que se
conducen y de la capacitancia de salida propia del dispositivo.
Estas breves espigas de corriente son suministradas por VDD y pueden tener una
amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es obvio, que cuando la
frecuencia de conmutacin aumente, habr ms de estas espigas de corriente por
segundo y el consumo de corriente promedio de VDD aumentar.
De este modo, en frecuencias ms altas, CMOS comienza a perder algunas de sus
ventajas sobre otras familias lgicas. Como regla general, una compuerta CMOS tendr
el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca
dc 2 a 3 MHz. Para CI MSI, la situacin es ms compleja que la que se expresa aqu y
un diseador lgico debe realizar un anlisis detallado para determinar si el CMOS
tiene o no una ventaja en cuanto a la disipacin de potencia en cierta frecuencia de
operacin.
F.

PD AUMENTA CON LA FRECUENCIA

G.

FACTOR DE CARGA

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada
extremadamente grande (10*12) que casi no consume corriente de la fuente de seales,
cada entrada CMOS representa comnmente una carga a tierra de 5 pF. Debido a su
capacitancia de entrada se limita el nmero de entradas CMOS que se pueden manejar con
una sola salida CMOS. As pues, el factor de carga de CMOS depende del mximo retardo
permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas
frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
La salida CMOS tiene que cargar y descargar la combinacin en paralelo de cada
capacitancia de entrada, de manera que el tiempo de conmutacin de salida aumente en
proporcin al nmero de cargas conducidas, cada carga CMOS aumenta el retardo en la
conduccin de la propagacin del circuito por 3 ns.
As podemos llegar a la conclusin de que el factor de carga de CMOS depende del
mximo retardo permisible en la propagacin.

G) VELOCIDAD DE CONMUTACIN
Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga
relativamente grandes, su velocidad de conmutacin es ms rpida debido a su baja
resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la
capacitancia de carga a travs de una resistencia relativamente grande (100 k ). En el
circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET,
el cual es generalmente de 1 k o menor. Esto permite una carga ms rpida de la
capacitancia de carga.
Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se
emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagacin
es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD
sea mayor podemos operar en frecuencias ms elevadas. Por supuesto, mientras ms grande
sea VDD se producir una mayor disipacin de potencia.
Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8
ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie
74LS.
I) ENTRADAS CMOS.
Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a
la electricidad esttica y al ruido, los cuales pueden fcilmente activar los canales MOSFET
P y N en el estado conductor, produciendo una mayor disipacin de potencia y posible
sobrecalentamiento. Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o
VDD) o bien a otra entrada. Esta regla se aplica an a las entradas de otras compuertas
lgicas que no se utilizan en el mismo encapsulado.
J) SUSCEPTIBILIDAD A LA CARGA ESTTICAS
Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica.
Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea
carga electrosttica que circule por estas altas impedancias puede dar origen a voltajes
peligrosos. Los CMOS estn protegidos contra dao por carga esttica mediante la
inclusin en sus entradas de diodos zner de proteccin.
Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles muy
inferiores a los necesarios para provocar dao. Si bien los zner por lo general cumplen con
su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar
que el CI sufra daos. Por consiguiente, sigue siendo buena idea observar las precauciones
de manejo presentadas antes para todos los CI.