Universidad de Monterrey

Divisin de Ingeniera y Tecnologas

Laboratorio de
Sistemas Digitales

Prctica 3
Nombre:
Matrcula:
Horario:
Saln:
Instructor:

Daniel Antonio Barrera Mndez

356612
19:00 21:50 Viernes
3205 C
Ing. Francisco Hidalgo

A 8 de Octubre del 2016, San Pedro Garza Garca, Nuevo Len

Yo, Daniel Antonio Barrera Mndez, declaro que he realizado esta prctica con estricto apego
al Cdigo de Honor de la UDEM.

Ejercicio 1
Implementar un contador sncrono de tres bits utilizando filp-flops (tipo J-K). Este contador
deber ser mod 6. Esto es, contar 0, 1, 2, 3, 4, 5, 6, 0, 1, 2, 3,etc.
La salida deber visualizarse en tres leds.
La entrada deber estar controlada por un reloj basado en un timer 555 con una frecuencia
aproximada de 1 segundo.

Tabla de Verdad
En la tabla de verdad incluiremos tambin los estados siguientes, como salidas; sin embargo,
no se hace un mapa de karnaugh de ellos, solamente es para ilustrar visualmente qu valores
deben tomar J y K. Las X se reemplazan por 1 o 0 cada que se cierra y abre el archivo, por lo
que en vez de X se mostrar alguno de esos dos valores.

Entradas: Q3, Q2, Q1

Salidas: Q3s, Q2s, Q1s, J3, K3, J2, K2, J1, K1

La tabla de verdad quedara de la siguiente manera:

Mapa de Karnaugh
Con nuestra tabla de verdad llena procedemos a hacer el mapa de Karnaugh para la
simplificacin de las ecuaciones de cada salida del circuito, mostrado a continuacin:

J3, K3

J2, K2

J1, K1

Simulacin
Como es muy difcil mostrar una animacin y hara el archivo ms pesado, se muestra una
captura de cada segundo en la pantalla, que debera mostrar un 0, 1, 2, 3, 4, 5, 6

Con el circuito funcionando con todas las combinaciones posibles, el siguiente paso es
implementarlo en protoboard, pues con la simulacin nos aseguramos de que no hay error
alguno.

Conclusiones
Fue muy fcil conectar el circuito ya que las J y K salan muy sencillas y algunas se conectaban
directamente; sin embargo, el circuito NO estaba dando la secuencia correctamente, por lo que
revise el cableado una vez ms y todo bien; despus agarr el multmetro y me puse a revisar
pata por pata, y tambin todo bien. Volv a repetir el proceso de debugging, y todo bien; pero el
circuito segua sin funcionar. Ya muy cansado de tanto fallo, baj el voltaje de 5V a 4.5V y el
circuito mostr la secuencia correcta.

Ejercicio 2
Implementar un secuenciador sncrono de tres bits utilizando filp-flops (tipo J-K). Este contador
deber seguir la secuencia: 7, 6, 5, 3, 2, 1, 7, 6, 5, 3,etc.
La salida deber visualizarse en tres leds.
La entrada deber estar controlada por un reloj basado en un timer 555 con frecuencia
aproximada de 1 segundo.

Tabla de Verdad
En la tabla de verdad incluiremos tambin los estados siguientes, como salidas; sin embargo,
no se hace un mapa de karnaugh de ellos, solamente es para ilustrar visualmente qu valores
deben tomar J y K. Las X se reemplazan por 1 o 0 cada que se cierra y abre el archivo, por lo
que en vez de X se mostrar alguno de esos dos valores.

Entradas: Q3, Q2, Q1

Salidas: Q3s, Q2s, Q1s, J3, K3, J2, K2, J1, K1

La tabla de verdad quedara de la siguiente manera:

Mapa de Karnaugh
Con nuestra tabla de verdad llena procedemos a hacer el mapa de Karnaugh para la
simplificacin de la ecuacin de la salida del circuito, mostrado a continuacin:

J3, K3

J2, K2

J1, K1

Simulacin
Como es muy difcil mostrar una animacin y hara el archivo ms pesado, se muestra una
captura de cada segundo en la pantalla, que debera mostrar un 7, 6, 5, 3, 2, 1, 7

Conclusiones
Para la implementacin en protoboard de este circuito de secuencia no se tuvo ningn
problema, a diferencia del anterior, la razn puede ser que el clock era diferente, por lo tanto el
primero presentaba algn problema con la amplitud de voltaje, hice otro timer porque
necesitaba que me revisara los 2 simultneamente, y pues al parecer funcion a la perfeccin y
encontr el error del primero