Anda di halaman 1dari 7

INSTITUTO FEDERAL DO ESPIRTO SANTO - CAMPUS SERRA

ALUNOS: BENCIO GRACIANO E MURILO DA CRUZ ALVES


CURSO: TCNICO EM MANUTENO E SUPORTE EM INFORMTICA
DISCIPLINA: SISTEMAS OPERACIONAIS

ARQUITETURAS
RISC X CISC

Serra-ES, 21 de Outubro de 2016

SUMRIO:

Introduo: ................................................................................................3
1 Arquitetura Risc: ....................................................................................3
1.1 Caractersticas: ...................................................................................3
1.2 Funo: ...............................................................................................4
1.3 Modo de execuo com Pipelining .....................................................4
2 Arquitetura Cisc .....................................................................................4
2.1 Caractersticas ....................................................................................4
2.2 Funo ................................................................................................5
3 Diferenas entre arquiteturas Risc e Cisc .............................................5
4 Comparao entre Caractersticas Risc e Cisc .....................................6
5 Exemplos .......................................................................................
6 Concluso ....................................................................................
7 Referencial terico ......................................................................
8 Bibliografia ..................................................................................

Introduo:
A arquitetura de processador descreve o processador que foi usado em um
computador. Grande parte dos computadores vm com identificao e literatura
descrevendo o processador que contm dentro de si, como a arquitetura CISC
e RISC.
No comeo da dcada de 80, a tendncia era construir chips com conjunto de
instrues cada vez mais complexos. Alguns fabricantes porm, resolveram
seguir o caminho oposto, criando o padro RISC. Ao contrrio dos complexos
CISC, os processadores RISC so capazes de executar apenas algumas
poucas instrues simples. Justamente por isso, os chips baseados nessa
arquitetura so mais simples e muito mais baratos.

Arquitetura Risc:
A RISC (em ingls: Reduced Instruction Set Computing, Computador com um
Conjunto Reduzido de Instrues) usada em processadores PowerPC (da
Apple, Motorola e IBM) e SPARC (SUN); suporta menos instrues, e com isso
executa com mais rapidez o conjunto de instrues que so combinadas.
No caso de um chip estritamente RISC, o programador j teria um pouco mais
de trabalho, pois como disporia apenas de instrues simples, teria sempre que
combinar vrias instrues sempre que precisasse executar alguma tarefa mais
complexa. Os processadores baseados na computao de conjunto de
instrues reduzido no tm micro programao, as instrues so executadas
diretamente pelo hardware.
Caracterstica:
Como caracterstica, esta arquitetura, alm de no ter microcdigo, tem o
conjunto de instrues reduzido, bem como baixo nvel de complexidade. A
ideia foi inspirada pela descoberta de que muitas das caractersticas includas
na arquitetura tradicional de processadores para ganho de desempenho foram
ignoradas pelos programas que foram executados neles. Mas o desempenho
do processador em relao memria que ele acessava era crescente. Isto
resultou num nmero de tcnicas para otimizao do processo dentro do
processador, enquanto ao mesmo tempo tentando reduzir o nmero total de
acessos memria.
RISC tambm a arquitetura adotada para os processadores dos videogames
modernos, que proporcionam um hardware extremamente dedicado somente
execuo do jogo, tornando-o muito mais rpido em relao a micro
computadores com mais recursos, embora com processador x86.

Funo:
Outra evoluo da arquitetura RISC para a arquitetura CISC tem relao com a
chamada de retinas e passagem de parmetros. Estudos indicam que as
chamadas de funes consomem um tempo significativo de processador. Elas
requerem poucos dados, mas demoram muito tempo nos acessos a memria.
Em virtude disso, na arquitetura RISC foram utilizados mais registradores. As
chamadas de funo que na arquitetura CISC ocorriam com acessos a
memria, mas na RISC isso era feito dentro do processador mesmo, utilizando
os registradores que foram colocados a mais.
Modo de execuo com Pipelining:
Uma das caractersticas mais relevantes da arquitetura RISC o uso de
pipelining, mesmo sabendo que ela tem um funcionamento mais efetivo quando
as instrues so todas bastante parecidas. Imaginando estgios de uma linha
de montagem, no interessantes que um estgio termine antes do outro, pois
nesse caso perde-se a vantagem da linha de montagem. O objetivo de cada
instruo, completar um estgio de pipeline em um ciclo de clock, mas esse
objetivo nem sempre alcanado.
Arquitetura Cisc:
A CISC (em ingls: Complex Instruction Set Computing, Computador com um
Conjunto Complexo de Instrues), usada em processadores Intel e AMD;
suporta mais instrues no entanto, com isso, mais lenta fica a execuo delas.
Examinando de um ponto de vista um pouco mais prtico, a vantagem de uma
arquitetura CISC que j temos muitas das instrues guardadas no prprio
processador, o que facilita o trabalho dos programadores, que j dispe de
praticamente todas as instrues que sero usadas em seus programas.
Os processadores CISC tm a vantagem de reduzir o tamanho do cdigo
executvel por j possurem muito do cdigo comum em vrios programas, em
forma de uma nica instruo. Os processadores baseados na computao de
conjunto de instrues complexas contm uma microprogramao, ou seja, um
conjunto de cdigos de instrues que so gravados no processador,
permitindo-lhe receber as instrues dos programas e execut-las, utilizando
as instrues contidas na sua microprogramao. Seria como quebrar estas
instrues, j em baixo nvel, em diversas instrues mais prximas do
hardware (as instrues contidas no microcdigo do processador).
Caracterstica:
Como caracterstica marcante esta arquitetura contm um conjunto grande de
instrues, a maioria deles em um elevado grau de complexidade. A CISC
implementada e guardada em micro-cdigo no processador, sendo difcil

modificar a lgica de tratamento de instrues. Esta arquitetura suporta


operaes do tipo a=a+b descrita por add a,b, ou seja podem simplesmente
utilizar dois operandos para uma nica instruo, sendo um deles fonte e
destino (acumulador) e permite um ou mais operadores em memria para a
realizao das instrues. Com isto se comprova a necessidade de abranger
um elevado leque de modelos de endereamento, com acesso direto
memria e com apontadores para as variveis em memria, armazenados eles
prprios (ponteiros) em clulas de memria. Porm, do ponto de vista da
performance, os CISCs tm algumas desvantagens em relao aos RISCs,
entre elas a impossibilidade de se alterar alguma instruo compostapara se
melhorar a performance.
O cdigo equivalente s instrues compostas do CISC pode ser escrito nos
RISCs da forma desejada, usando um conjunto de instrues simples, da
maneira que mais se adequar. Sendo assim, existe uma disputa entre tamanho
do cdigo X desempenho.
Funo:

Essa arquiteturas faz o parelelismo entre as instrues, para que hoje a maioria
dos sistemas CISC de alto desempenho implementem um sistema que
converta as instrues complexas em vrias instrues simples, normalmente
chamado de micro instrues.
O firmware um recurso importante e essencial de quase todas as arquiteturas
CISC. O firmware significa que cada instruo de mquina interpretado por
um micro programa localizado em uma memria de circuito integrado no
processador. As instrues so compostas so decodificadas internamente e
executas com uma srie de micro instrues armazenadas em uma ROM
interna. Isso vai exigir vrios ciclos de clock, pelo menos uma micro instruo.
Portanto, assim como os chips CISC utilizam comandos que incorporam uma
variedade de pequenas instrues para executar uma nica operao.
Diferenas entre Arquiteturas Risc e Cisc:
A transio de CISC para RISC foi uma mudana radical na arquitetura. Os
conjuntos de instrues foram mudados, sacrificando a compatibilidade binria
para o desempenho.
Reduzindo o conjunto de instrues, o processador cabia em um chip menor
que permitia que os desenvolvedores aumentassem a velocidade do clock.
Alm disso, o processador poderia ser pipelineado e uma unidade de controle
microcodificada tornou-se desnecessria. RISC resolve os casos comuns mais
rpidos, era o princpio que conduziu a um aumento impressionante da
performance comparados com os processadores CISC.

Enquanto a tecnologia avanava para aumentar os tamanhos dos dados e


aumentar a densidade do transistor, os desenvolvedores do processador RISC
comearam a considerar maneiras de usar esse espao novo do chip. Alguns
dos usos desse espao incluram:
- On-chip chances que so cronometrado esto rapidamente quanto ao
processador;
- Unidades funcionais adicionais para execuo super escalar;
- Instrues adicionais no-RISC (mais rpidas);
- On-chip aceitando operaes de ponto flutuante;
- Profundidade aumentada do pipeline.
Assim, a gerao atual de processadores de desempenho elevado carrega
poucas caractersticas dos processadores que iniciaram a revoluo RISC.
Todos os processadores dispem de instrues de salto de ida e volta,
normalmente designados de instrues de chamada de sub-rotinas: nestas,
para alm de se alterar o contedo do registro PC como qualquer instruo de
salto, primeiro guarda-se o endereo de instruo de salto (e que se encontra
no PC). Nas arquiteturas CISC normalmente este valor guardado na stack.
Nas arquiteturas RISC o valor normalmente guardado num registro.
CISC - Grande riqueza na especificao de modos de endereamento;
RISC - Apenas em operaes load/store e apenas 1 ou 2 modos;
CISC - 1 ou mais operandos em memria (Max 1 i86 e M68K);
RISC Operandos sempre em registros.
Atualmente pode-se dizer que no existem mais chips CISC ou RISC, mas sim
chips hbridos, que misturam caractersticas das duas arquiteturas, a fim de
obter o melhor desempenho possvel.
Comparao Entre Caractersticas Risc e Cisc:
Principais caractersticas de microprocessadores CISC:
- Muitas instrues;
- Instrues so complexas;
- Microcodificao das instrues;
- Alta capacidade de endereamento para operaes de memria;

- Nmero reduzido de registradores.

Em comparao, microprocessadores RISC so mais ou menos opostos aos


CISC:
- Conjunto reduzido de instrues;
- Instrues menos complexas;
- Unidade de controle hardwarizada;
- Baixa capacidade de endereamento para operaes de memria;
- Apenas duas instrues bsicas, LOAD e STORE;
- Grande nmero de registradores.

ulele