Digital T5.3

Tecnologa Electrnica
Departamento de Tecnologa Electrnica
TECNOLOGA ELECTRNICA
Electrnica Digital - Bloque III

Sistemas Secuenciales
Electrnica Digital
Sistemas secuenciales
Introduccin
Biestables
Biestables sincronizados
Tabla de transiciones de un biestable
Contadores
Asncronos
Sncronos
Introduccin
Sistemas secuenciales: las salidas estn determinadas no slo por las entradas
existentes, sino tambin por la secuencia de entradas que condujeron al estado actual (el
sistema tiene memoria).
Elementos de
memoria
Sistema
combinacional
Estado
actual
Entradas
Salidas
Estado
siguiente
Sistema
secuencial
La salida en cualquier instante est determinada por las entradas actuales y por la
informacin almacenada en los elementos de memoria.
Los elementos de memoria almacenan el estado del sistema (permiten recordar lo
sucedido en el pasado).
El siguiente estado del sistema est determinado por el estado actual y las entradas.
Biestables
El circuito de memoria almacena la informacin en binario, por lo que debe utilizar
elementos capaces de retener ese tipo de informacin. El elemento bsico de
memoria es el biestable.
Los biestables son circuitos lgicos que pueden permanecer de forma estable en
cualquiera de dos estados posibles (0 1).
Son capaces de almacenar un bit de informacin, mantenindola hasta que sus
seales de entrada provoquen un cambio de estado.
Existen diversos tipos, pero su esquema general es el siguiente:
Q
Entradas
Biestable
Salidas
Q
Una o dos entradas de datos.
Dos salidas complementarias (Q, Q ).
Pueden tener tambin una entrada

de sincronizacin.
Siempre en estados lgicos opuestos.
Hacen que cambie de estado.
Su valor depende de las entradas y del

estado anterior.
Tipos de biestables
Segn las entradas de datos de que disponen (lgica de excitacin):
R-S: entradas de puesta a 1 (S, set) y puesta a 0 (R, reset).

J-K: entradas de puesta a 1 (J, set) y puesta a 0 (K, reset).
D: entrada de datos (D).
T: entrada de inversin o basculamiento (toggle).
Segn el sincronismo en los cambios de estado:
Asncrono (lacth): las salidas pueden cambiar en cualquier instante al cambiar

cualquier entrada.
Sncrono: Las salidas slo pueden cambiar coincidiendo con una seal de reloj
que sincroniza el cambio.
Por nivel (latch with enable): La salida cambia en respuesta al nivel Alto
(1) o Bajo (0) de la seal de reloj.
1
0
Por flanco (flip-flop edge triggered): La salida cambia en respuesta al

cambio de nivel (flanco de subida o flanco de bajada) de la seal de reloj.
Reloj
Reloj
Flanco de subida
Flanco de bajada
Biestable R-S asncrono

Montaje con puertas NOR
Las entradas Set y Reset son activas por nivel alto.

Entradas
Salidas
Qt+1
Qt+1
Qt
Qt
(No cambia)
(Puesta a 1)
(Puesta a 0)
X
0
X
0
(Prohibido)
Set
R y S no deben estar activas a la vez!
Reset
Set
Reset
X
0
0
1
1
Montaje con puertas NOR: funcionamiento

No cambia (Hold):
R
0
S
Puesta a 1 (Set)
0
1
Q = 0 antes
= 0 despus
Q=1
=1
0
0
1
0
1
0
Q = 0 antes
= 1 despus
S R Qt Qt+1 Qt+1
Q=1
=0
Q=1
=0
Puesta a 0 (Reset):
No cambia (Hold):
R
Y X NOR Y
0
1
1
0
0
0
1
0
Q = 1 antes
= 1 despus
Q=0
=0
1
0
1
Q = 1 antes
= 0 despus
Q=0
=1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Montaje con puertas NOR: funcionamiento
Qu sucede cuando S = R = 1? Q = Q = 0
X
0
0
1
1
Y X NOR Y
0
1
1
0
0
0
1
0
Las salidas no son complementarias!!
Y si despus R o S pasan a 0, Cmo se comporta?:

a) S pasa a cero Reset (Q = 0, Q = 1).
b) R pasa a cero Set (Q = 1, Q = 0).
c) R y S cambian a cero simultneamente
El circuito comienza a oscilar (es inestable)
R
1
0
0
1
1
0
S
1
0
R
S
Q
Q
Conclusin:
R = S = 1 es una combinacin no vlida

Montaje con puertas NAND
Las entradas Set y Reset son activas por nivel bajo.

El funcionamiento se analiza de forma similar al montaje con puertas NOR.
Entradas
Salidas
Qt+1
Qt+1
X
1
X
1
(Prohibido)
(Puesta a 0)
(Puesta a 1)
Qt
Qt
(No cambia)
Set
R y S no deben estar activas a la vez!
Set
Reset
Reset
Biestable R-S asncrono. Circuito eliminador de rebotes.

A
A=S
Q
B=R
Rebote
en A
Recorrido
entre A y B
Rebote
en B
Recorrido
entre A y B
10
Sincronizacin de los biestables.

Las seales en un circuito secuencial pueden proceder de puertas, de otros circuitos
combinacionales e incluso del propio circuito secuencial; originando retardos y transitorios
no deseados que pueden provocar inestabilidades.
Transitorios
Sincronizacin de la lectura de las seales de entrada
a los biestables, con el objetivo de asegurar que dicha
lectura se produce cuando todas las seales de entrada
han sido actualizadas.
CLK
Sincronizacin por nivel.
ALTO
S
BAJO
Q
De subida
Q
C
R
Sincronizacin por flanco.
De bajada
Q
Q
11
Biestable R-S sincronizado por nivel.

El biestable no debe ejecutar la orden presente en sus entradas hasta que el
nivel del reloj que controla el sistema est estabilizado.
S
SA
S
CLK
Q
R
Biestable
R-S
RA
Hasta que no se activa la seal de

reloj, no cambia el estado de la salida.
S
CLK
R
Smbolo lgico
CLK
Q
Tabla de verdad
Q
Condicin no vlida
CLK
Q t+t
Q t+t
Qt
Qt
Qt
Qt
0
12
Biestable R-S sincronizado por flanco (edge triggered).

La sincronizacin de la lectura de las seales de entrada al biestable se realiza
con el flanco de subida o de bajada de la seal de reloj.
S
S
CLK
R
Detector
de flancos
C
R
CLK
Q
R
Q
Tabla de verdad
Smbolo lgico
S
C
R
Condicin no vlida
CLK
Q t+t
Q t+t
Resto
Qt
Qt
Qt
Qt
0
13
Biestable D sincronizado por flanco.

En el biestable D, la salida toma el estado de la entrada (D) en el flanco de subida
o de bajada de la seal de reloj.
D
CLK
D
C
R
Q
Q
Hasta que no se activa la seal

de reloj, no cambia el estado de
la salida.
El flip-flop D resulta muy til
cuando se necesita almacenar
un nico bit de datos (1 0).
Smbolo lgico
D
CLK
D
C
Tabla de verdad
Q
CLK
Q t+t
Q t+t
Resto
Qt
Qt
0
14
Biestable D.
Circuito integrado 74LS75 cuadruple latch D.
http://focus.ti.com/docs/prod/folders/print/sn74ls75.html
Smbolo lgico
15
Biestable J-K sincronizado por flanco (edge triggered).

Puede ser considerado como el biestable universal. Su funcionamiento es anlogo
al del biestable S-R en las condiciones de operacin SET, RESET y permanencia
de estado, pero sin condiciones no vlidas.
J
CLK
CLK
K
R
J
K
Q
Funcionamiento en basculacin
(modo toggle):
Cuando J=K=1 la salida cambia a
su estado opuesto con cada flanco
de subida del reloj.
C
K
Smbolo lgico
CLK
Q t+t
Q t+t
Resto
Qt
Qt
Qt
Qt
Qt
Qt
Tabla de verdad
16
Ecuacin caracterstica y tabla de transiciones de un biestable

El funcionamiento de un biestable puede describirse mediante una expresin booleana,
denominada ecuacin caracterstica, aunque generalmente es ms til la tabla de
verdad.
En muchos casos, resulta conveniente disponer de la tabla de transiciones (tambin
denominada, tabla de excitacin) de un biestable.
La tabla de transiciones muestra los valores de excitacin requeridos en la entrada
del biestable para obtener el siguiente estado deseado en la salida, para cada
combinacin de estado/entradas.
Ejemplo: Biestable R-S:
Tabla de verdad
Ecuacin caracterstica
Tabla de transiciones
Transiciones
posibles
Entradas que producen

la transicin
S R
Qt Qt+1
Qt Qt+1
Q t+1 = S + R Q t

Cmo se obtiene la tabla de transiciones?
Ejemplo: Biestable R-S:
Tabla de
verdad
S R Qt+1
0
Qt
Tabla de
transiciones
Qt Qt+1
S R
Qt Qt+1
Qt Qt+1

Comparativa entre los biestables R-S, J-K y D
a) Ecuacin caracterstica:
Biestable
Ecuacin caracterstica
R-S
Q t+1 = S + R Q t
J-K
Q t+1 = J Q t + K Q t
Q t+1 = D
b) Tabla de transiciones:
Transiciones
posibles
Entradas que producen

la transicin
Qt
Q t+1
Construccin de un biestable J-K a partir de un biestable R-S.

1. Identificacin de las entradas y tabla de verdad.
2. Identificacin de las salidas del combinacional.
3. Tabla de transiciones del biestable R-S.
4. Realizacin del combinacional.
CLK
J K Q t Q t+t S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
J
Circuito
combinacional
C
R
S=JQ
R=KQ
J
C
K
Smbolo lgico
CLK
Q t+t
Q t+t
Resto
Qt
Qt
Qt
Qt
Qt
Qt
Tabla de verdad
20
Biestable sncronos con entradas asncronas.

La mayora de los biestables integrados incorporan entradas asncronas que
pueden variar el estado del biestable independientemente del reloj.
Reciben el nombre de inicializacin (preset PRE) y borrado (clear CLR).
Algunos fabricantes las designan como activacin directa (direct SET SD) y
desactivacin directa (direct RESET- RD).
PRE
J
PRE
Q
K
CLR
CLK
Q
CLR
IMPORTANTE Las entradas asncronas son prioritarias, es

decir, si estn activadas la salida queda fijada (en 1 o en 0)
independientemente del resto de seales de entrada.
21
Contadores.
Circuitos secuenciales cuya salida representa, en un determinado cdigo, el
nmero de pulsos que han aparecido en la entrada.
QNQ0
Constitucin: Estn formados por una serie de biestables

interconectados entre si de modo que sus salidas cambian de
estado cuando se aplican pulsos a la entrada.
Cuando llegan al valor mximo de contaje se ponen a cero,
con el siguiente pulso de entrada y reinician el ciclo.
CLK
Entradas auxiliares: En general presentan entradas de

habilitacin para la puesta a cero/uno de todos sus biestables.
Tambin para la inhibicin de los pulsos de contaje.
CNC0
Posibilidad de cargarse en paralelo, con informacin presente

en las lneas de entrada, para iniciar el contaje.
LOAD
Q
CLK
QNQ0
Funcionamiento: Ascendentes (Up), descendentes (Down)

ascendente/descendente (Up/Down).
Clasificacin: Asncronos y Sncronos.
RESET
Aplicaciones: Medida de frecuencias.

Realizacin de temporizadores digitales.
Control de sistemas secuenciales.
22
Contadores asncronos
Las variables internas no cambian simultneamente. Los biestables no comparten
el mismo pulso de reloj.
1
PRE
J0
CLK
1
Q0
PRE
Q1
J1
PRE
K0
K1
K2
Q0
CLR
CLR
Q2
J2
Q1
Q2
CLR
CLK
f
Q0
f/2
f/4
0
000
0
001
0
010
0
011
1
100
1
101
1
110
1
111
0
000
0
001
f/8
Q1
Q2
Contadores asncronos. Contador binario de cuatro bits.

El valor mximo de contaje que realiza el contador es 1111. Despus de esta combinacin,
tras el siguiente pulso de reloj aparece la 0000 y reinicia el contaje. Es capaz de almacenar
2 4 = 16 pulsos de reloj en su ciclo.
La entrada de borrado CLR permite la puesta a 0 del contador.
CTR DIV 16
CLK
CLR
Q3 Q2 Q1 Q0
(H)
J0
CLK
(H)
PRE
Q0
CLR
J1
Q1
C
K0
(H)
PRE
Q0
K1
CLR
(H)
PRE
J2
Q2
K2
CLR
J3
Q3
Q1
PRE
Q2
K3
CLR
Q3
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CLR
24
Contadores asncronos. Contador de dcadas de mdulo 10.

Contadores de mdulo-n: Son contadores en los que las salidas toman los valores
desde 0 a n-1, es decir tienen n valores distintos de estados por el que el contador
pasa de forma secuencial.
Si n es menor que el nmero mximo de estados posibles la secuencia
resultante se denomina secuencia truncada.
(H)
J0
CLK
(H)
PRE
Q0
CLR
J1
Q1
C
K0
(H)
PRE
Q0
K1
CLR
(H)
PRE
J2
Q2
K2
CLR
J3
Q3
C
Q
1
PRE
Q2
K3
CLR
Q3
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CLR
1 Alternativa: Cuando n =10 (Q3Q2Q1Q0 = 1010) activar la entrada de borrado CLR.
25

Contadores de mdulo-n: Son contadores en los que las salidas toman los valores
desde 0 a n-1, es decir tienen n valores distintos de estados por el que el contador
pasa de forma secuencial.
Si n es menor que el nmero mximo de estados posibles la secuencia
resultante se denomina secuencia truncada.
(H)
J0
CLK
(H)
PRE
Q0
CLR
J1
Q1
C
K0
(H)
PRE
Q0
K1
CLR
(H)
PRE
J2
Q2
K2
CLR
J3
Q3
C
Q
1
PRE
Q2
K3
CLR
Q3
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CLR
2 Alternativa: Cuando Q3=1 y Q1=1 activar la entrada de borrado CLR.
26

Construccin a partir de un contador binario de cuatro bits:
CLK
CTR DIV 16
C
CLK
CTR DIV 10
C
CLR
Q3 Q2 Q1 Q0
Q3 Q2 Q1 Q0
CLK
Q0
Q1
Q2
Glitch
Q3
CLR
27
Contadores asncronos
Contador binario descendente: Alternativa 1
1
Q
Q33 Q
Q22 Q
Q11 Q
Q00
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
15
1
14
2
13
3
12
4
11
5
10
6
9
7
8
8
7
9
6
10
5
11
4
12
3
13
2
14
1
15
0
CLK
PRE
Q
J0
1
0
PRE
J1
1
Q1
PRE
J2
Q2
PRE
J2
K0
K1
K2
K2
CLR
Q0
CLR
Q1
CLR
Q2
CLR
Utilizar un contador binario y tomar como salidas del

contador las salidas negadas de los biestables
Q3
Q3
Contadores asncronos.
Contador binario descendente: Alternativa 2
1
PRE
Q
J0
CLK
1
0
PRE
J1
1
Q1
PRE
J2
C
K0
K1
Q0
CLR
CLR
Q2
Q1
K2
Con biestables JK
activados por flanco
de subida
Q2
CLR
CLK
Q0
Q1
Q2
000
111
110
101
100
011
010
001
000
111
Contadores asncronos.
Contador binario ascendente/descendente:
1
CLK
PRE
J0
B
0
1
0
1
Y
0
1
1
0
Q0
PRE
J1
1
Q1
PRE
J2
1
Q2
PRE
J2
K0
K1
K2
K2
CLR
A
0
0
1
1
Q0
CLR
Q1
CLR
Q2
CLR
Q3
Q3
DOWN/UP
Q0
Q1
Q2
Q3
Con un 0 en la seal DOWN/UP, las salidas Q0, Q1, Q2 y Q3 coinciden con las
salidas de los biestables Contador ascendente.
Con un 1 en DOWN/UP, las salidas Q0, Q1, Q2 y Q3 corresponden con las salidas de
los biestables complementadas Contador descendente.
Contadores sncronos. Contador binario sncrono de 2 bits.

Las variables internas cambian simultneamente. Los pulsos de reloj se aplican
en las entradas de todos los biestables.
Q1
Q0
Estado siguiente
(H)
J0
Q0
J1
K0
K1
CLK
Q0
Q1
Q1
Q1 Q0 Q1 Q0 J1 K1 J0
K0
CLK
Q0
Q1
Tablas de transiciones de
los biestables 0 y 1.
J1 = K1 = Q0
J0 = K0 = 1
Q2
Cmo funciona el contador?
Qu se debe poner en las entradas J y K de los biestables para que tengan las
transiciones adecuadas?
31

Las variables internas cambian simultneamente. Los pulsos de reloj se aplican en
las entradas de todos los biestables.
Q2
Q1
Q0
(H)
J0
Q0
C
K0
CLK
J1
Q1
Q0
K1
J2
Q2
Q1
K2
Q2
CLK
Q0
Q1
J2 = K2 = Q0Q1
J1 = K1 = Q0
J0 = K0 = 1
Q2
32

Las variables internas cambian simultneamente. Los pulsos de reloj se aplican
en las entradas de todos los biestables.
Q3
Q2
Q1
Q0
(H)
J0
Q0
C
K0
CLK
J1
Q1
Q0
K1
J2
Q2
Q1
K2
J3
Q3
Q2
K3
Q3
CLK
Q0
Q1
Q2
Q3
33
Contadores sncronos. Contador de dcadas de mdulo 10.
(H)
J0
Q0
C
K0
CLK
Q1
J1
C
Q0
J2
Q2
K1
Q1
K2
J3
Q3
Q2
K3
Q3
CLK
J3 = K3 = Q0Q1Q2+Q0Q3
J2 = K2 = Q0Q1
Q0
Q1
J1 = K1 = Q0 Q3
J0 = K0 = 1
Q2
Q3
34
Circuito integrado 74LS163A contador binario sncrono de 4 bits.

Circuito integrado 74LS160A contador de dcadas sncrono (BCD).
Smbolo lgico
Smbolo lgico
http://focus.ti.com/lit/ds/symlink/sn74ls163a.pdf
35
Contadores: Aplicaciones de los contadores

Divisores de frecuencia
CLK
frecuencia:
CLR
Divide la frecuencia de la
seal de entrada por una
potencia de 2.
Contador
binario
Q3 Q2 Q1 Q0
f/16 f/8
f/4
f/2
Empleando contadores de mdulo n se puede dividir la frecuencia por valores que no

sean potencias de 2. Un contador de mdulo n permite dividir la frecuencia por n.

Ejemplo: divisor de frecuencia por 5 contador de mdulo 5
000
001
010
011
100
000
001
010
011
100
000
001
T
CLK
Q0
Q1
5T
Q2
2
5T
Se repite con una frecuencia 5 veces menor que la de entrada

Ejemplo de aplicacin: Segundero (contador decimal de 0 a 59)
CLR
BCD
CLR
C
Q3 Q2 Q1 Q0
BCD
CLK
Q3 Q2 Q1 Q0
f = 1Hz
El segundo contador se
pone a 0 cuando llega
a 0110.
BCD/7 Segm
BCD/7 Segm
a bc d e f g
a bc d e f g
Conexin en cascada:
El mdulo global de ambos
contadores es igual al
producto de los mdulos
individuales.
En este caso 10 x 6 = 60

Temporizadores digitales
La temporizacin implica el
contaje de n pulsos del reloj.
Ejemplo: temporizador de 30 segundos a partir de una

seal de reloj de 1Hz
Los n pulsos estn definidos

por el contador.
Contar de 0 a 29 parar en 30
5 bits 25 = 32 (de 0 a 31)
30d = 11110b
CLK
P
+VCC
n pulsos de CLK
CLK
CLR
Al activar una seal P comienza la

temporizacin de un nmero fijo
de pulsos de la seal de reloj.
Q4 Q3 Q2 Q1 Q0
C
CTR DIV 32

Digital T5.3

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Digital T5.3

Diunggah oleh

Hak Cipta:

Format Tersedia

Tecnologa Electrnica

Departamento de Tecnologa Electrnica

Electrnica Digital - Bloque III

Departamento de Tecnologa Electrnica

Departamento de Tecnologa Electrnica

Departamento de Tecnologa Electrnica

Una o dos entradas de datos.

Dos salidas complementarias (Q, Q ).

Pueden tener tambin una entrada

Siempre en estados lgicos opuestos.

Hacen que cambie de estado.

Su valor depende de las entradas y del

Departamento de Tecnologa Electrnica

R-S: entradas de puesta a 1 (S, set) y puesta a 0 (R, reset).

Segn el sincronismo en los cambios de estado:

Asncrono (lacth): las salidas pueden cambiar en cualquier instante al cambiar

Por flanco (flip-flop edge triggered): La salida cambia en respuesta al

Departamento de Tecnologa Electrnica

Biestable R-S asncrono

Las entradas Set y Reset son activas por nivel alto.

R y S no deben estar activas a la vez!

Departamento de Tecnologa Electrnica

Biestable R-S asncrono

Montaje con puertas NOR: funcionamiento

Departamento de Tecnologa Electrnica

Biestable R-S asncrono

Las salidas no son complementarias!!

Y si despus R o S pasan a 0, Cmo se comporta?:

Departamento de Tecnologa Electrnica

Biestable R-S asncrono

Las entradas Set y Reset son activas por nivel bajo.

R y S no deben estar activas a la vez!

Departamento de Tecnologa Electrnica

Biestable R-S asncrono. Circuito eliminador de rebotes.

Departamento de Tecnologa Electrnica

Sincronizacin de los biestables.

Sincronizacin por nivel.

Sincronizacin por flanco.

Departamento de Tecnologa Electrnica

Biestable R-S sincronizado por nivel.

Hasta que no se activa la seal de

Departamento de Tecnologa Electrnica

Biestable R-S sincronizado por flanco (edge triggered).

Departamento de Tecnologa Electrnica

Biestable D sincronizado por flanco.

Hasta que no se activa la seal

Departamento de Tecnologa Electrnica

Departamento de Tecnologa Electrnica

Biestable J-K sincronizado por flanco (edge triggered).

Departamento de Tecnologa Electrnica

Ecuacin caracterstica y tabla de transiciones de un biestable

Entradas que producen

Departamento de Tecnologa Electrnica

Ecuacin caracterstica y tabla de transiciones de un biestable

Departamento de Tecnologa Electrnica

Ecuacin caracterstica y tabla de transiciones de un biestable

Entradas que producen

Departamento de Tecnologa Electrnica

Construccin de un biestable J-K a partir de un biestable R-S.

Departamento de Tecnologa Electrnica

Biestable sncronos con entradas asncronas.

IMPORTANTE Las entradas asncronas son prioritarias, es

Departamento de Tecnologa Electrnica