Tema 6:

Circuitos Digitales Bsicos

Escuela Politcnica Superior

Ingeniera Informtica
Universidad Autnoma de Madrid

Circuitos digitales bsicos

O
B
J
E
T
I
V
O
S

Comprender las funciones

lgicas elementales

Habilidad para disear funciones

lgicas ms complejas
(sumadores, codificadores,
decodificadores, etc.).

TEMA 6: CIRCUITOS
DIGITALES BSICOS
6.1 Realizacin de
funciones lgicas con
puertas
6.2 Circuitos
combinacionales
Sumadores
Comparadores
Decodificadores
Codificadores
Conversores de
cdigo
Multiplexores
Demultiplexores

Bibliografa Tema 6:

- Introduction to Computer Hardware and Data Communications.

P.-A. GOUPILLE. (Prentice Hall, 1993). Cap. 9.
- Fundamentos de Sistemas Digitales. T. L. FLOYD. 7 Ed.
(Prentice Hall, 2000). Cap. 4, apartado 4.12. Cap. 6.

Escuela Politcnica Superior

Puerta NAND como elemento lgico

universal
AMPLIFICADOR
A

Dos puertas NAND utilizadas como amplificador

NOT
A

Una puerta NAND utilizada como inversor

Escuela Politcnica Superior

Puerta NAND como elemento lgico

universal

AND
A
B

AB

AB

Dos puertas NAND utilizadas como puerta AND

OR

A
A+B

Tres puertas NAND utilizadas como puerta OR

Escuela Politcnica Superior

Puerta NAND como elemento lgico

universal
NOR
A
B

A
A+B
B

A+B

Cuatro puertas NAND utilizadas como puerta NOR

Escuela Politcnica Superior

Puerta NOR como elemento lgico universal

NOT O INVERSOR
A

Una puerta NOR utilizada como inversor

OR
A
B

A+B

A+B

Dos puertas NOR utilizadas como puerta OR

Escuela Politcnica Superior

Puerta NOR como elemento lgico universal

AND

A
A+B = A

Tres puertas NOR utilizadas como puerta AND

Escuela Politcnica Superior

Puerta NOR como elemento lgico universal

NAND
A

A
A

Cuatro puertas NOR utilizadas como puerta NAND

Escuela Politcnica Superior

Circuitos combinacionales
Con la ayuda de las puertas y los circuitos lgicos elementales
estudiados en las sesiones anteriores es posible construir los
principales elementos de un ordenador
Lgica Combinacional (Goupille, 1993, p. 71): En la lgica
combinacional, a diferencia de la lgica secuencial, el estado de
la salida depende slo de la combinacin de los valores lgicos
presentes actualmente en las entradas
Circuito combinacional (Prieto, 2002, p. 153): un circuito
digital, con entradas x1, , xn, y salidas z1, , zm, es
combinacional si las salidas en un instante cualquiera estn
determinadas exclusivamente por las entradas en ese mismo
instante; se dice que es un sistema o subsistema sin memoria
Escuela Politcnica Superior

Circuitos combinacionales
Subsistema: todo circuito integrado cuya complejidad supere
al de una simple puerta lgica. Se caracterizan
fundamentalmente por su capacidad de reutilizacin
Un subsistema puede verse como una caja negra con mltiples
entradas y salidas:
Entradas

:
:

Subsistema
combinacional

:
:

Salidas

Las lneas de entrada y salida pueden clasificarse en:

- Lneas de datos: llevan la informacin original o procesada por el subsistema
- Lneas de control: indican al subsistema qu operacin realizar o permiten al
subsistema indicar al usuario el estado resultante de la operacin
Escuela Politcnica Superior

10

Circuitos combinacionales
Las lneas de control se clasifican segn su nivel de activacin en:
- Activas a nivel alto o activas en alta: es decir, con nivel de activacin = 1
- Activas a nivel bajo o activas en baja: es decir, con nivel de activacin = 0
Salida activa en alta

Entrada activa en baja

Entrada activa
en alta

:
:

Subsistema
combinacional

:
:

Salida activa en baja

Una de las entradas de control ms comunes es Enable

(habilitacin):
- Enable activo: el subsistema opera normalmente
- Enable inactivo: el subsistema entra en un estado de reposo
Escuela Politcnica Superior

11

Circuitos combinacionales
Enable (E) o entrada de habilitacin activa a nivel alto:
E
Entradas

:
:

Subsistema
combinacional

:
:

Salidas

Enable (E) o entrada de habilitacin activa a nivel bajo:

E
Entradas

:
:

Subsistema
combinacional

Escuela Politcnica Superior

:
:

Salidas

12

Circuitos combinacionales
Con estos circuitos se construye, entre otros, los
dispositivos que realizan las operaciones estudiadas en el
tema de Sistemas de Numeracin-Codificacin Binaria,
que se centr sobre la representacin de datos
En concreto, se considerarn: Sumadores,
Comparadores, Decodificadores, Codificadores,
Conversores de Cdigo, Multiplexores y Demultiplexores

Escuela Politcnica Superior

13

Sumadores

Reglas bsicas de la suma binaria

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

Estas operaciones se realizan mediante un circuito

lgico (compuesto de puertas lgicas) denominado
semisumador
Semisumador - (Floyd, 2000, p. 332-333)
- Propsito: permite sumar dos bits sin tener en cuenta los
acarreos provenientes de la adicin de bits anteriores
- Un semisumador admite dos dgitos binarios en sus entradas
y genera dos dgitos binarios en sus salidas: un bit de suma
y un bit de acarreo
Escuela Politcnica Superior

14

Sumadores

Semisumador (Floyd, 2000, p. 332-333)

- Smbolo lgico:

Bits de
entrada

Semisumador
Suma
A
B

Salidas

Acarreo

- Tabla de verdad:
A

Suma

Cout

0
0
1
1

0
1
0
1

0
1
1
0

0
0
0
1

Escuela Politcnica Superior

Suma =
Cout = acarreo de salida
A y B = variables de entrada (operandos)

15

Sumadores

Semisumador (Floyd, 2000, p. 332-333)

- Ecuaciones: A partir del funcionamiento lgico de un semisumador

mostrado en la tabla de verdad, las expresiones correspondientes
a la SUMA y al ACARREO DE SALIDA se pueden obtener como
funciones de las entradas. Es decir:
* La salida de acarreo Cout es 1 slo cuando A y B son 1. Por tanto,
Cout puede expresarse como una operacin AND de las variables de
entrada:

Cout = A B

* La salida correspondiente a la Suma es 1 slo si las variables A y

B son distintas. Por tanto, la suma puede expresarse como una
operacin OR-exclusiva (XOR) de las variables de entrada:

Suma = A B
Escuela Politcnica Superior

16

Sumadores

Semisumador (Floyd, 2000, p. 332-333)

- Circuito lgico:

Suma = A B

A
B

Escuela Politcnica Superior

Cout = A B

17

Sumadores

Semisumador con puertas NAND

- Todo circuito puede construirse utilizando puertas NAND,

siendo estas puertas ms econmicas
A
Suma
B
Cout

Escuela Politcnica Superior

18

Sumadores
Sumador completo (Floyd, 2000, p. 333-335)
- Propsito: permite sumar dos bits teniendo en
cuenta los acarreos provenientes de la adicin de
bits anteriores
- Un sumador completo acepta dos bits de entrada
y un acarreo de entrada, y genera una salida de
suma y un acarreo de salida
- Smbolo lgico:
Bits de
entrada
Acarreo de
entrada
Escuela Politcnica Superior

A
B
Cin

Sumador
Suma
Cout

Suma
Acarreo de
salida
19

Sumadores
Sumador completo (Floyd, 2000, p. 333-335)
- Tabla de verdad:
A

Cin

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Suma

0
1
1
0
1
0
0
1

Cout

0
0
0
1
0
1
1
1

Cin = acarreo de entrada, algunas veces se designa por CI

Cout = acarreo de salida, algunas veces se designa por CO
Suma =
A y B = variables de entrada (operandos)
Escuela Politcnica Superior

20

Sumadores

Sumador completo (Floyd, 2000, p. 333-335)

- Ecuaciones: Un sumador completo suma los dos bits de entrada
y el bit de acarreo de entrada
* A partir del semisumador, sabemos que la suma de los dos
bits de entrada A y B consiste en la operacin OR-exclusiva
(XOR) entre esas dos variables, A B. Para la SUMA del
acarreo de entrada (Cin) a los bits de entrada, hay que volver a
aplicar la operacin OR-exlusiva (XOR), obtenindose la
siguiente ecuacin de salida:

Suma = (A B) Cin
* El ACARREO DE SALIDA es 1 cuando las dos entradas de la
primera puerta XOR son 1, o cuando las dos entradas de la
segunda puerta XOR son 1. Por tanto:

Cout = A B + (A B) Cin

Nota: Esta funcin, una vez implementada, se combina con la

de la suma lgica para constituir un circuito sumador completo
Escuela Politcnica Superior

21

Sumadores

Sumador completo (Floyd, 2000, p. 333-335)

- Circuito lgico de un sumador completo (cada semisumador

se representa por un rea sombreada):

AB

A
B
Cin

Suma
(A B) Cin

(A B) Cin
Cout
A B + (A B) Cin

A B
Escuela Politcnica Superior

22

Sumadores
Sumador completo (Floyd, 2000, p. 333-335)

- Sumador completo implementado mediante semisumadores:

Semisumador

Suma

AB

Cout

Semisumador

Suma

Cout

Cin

Suma
(A B) Cin

(A B) Cin

Cout
AB

Escuela Politcnica Superior

A B + (A B) Cin

23

Comparadores

La funcin bsica de un Comparador consiste en comparar las

magnitudes de dos cantidades binarias para determinar su relacin, es
decir si A=B (comparador bsico), A>B, A<B - (Floyd, 2000, p. 345349)
Podemos tener un circuito bsico comparador que determine si dos
nmeros son iguales. La puerta XOR se puede emplear como un
comparador bsico, ya que su salida es 1 si sus dos bits de entrada son
diferentes y 0 si son iguales
Circuito, ecuacin y tabla de verdad: A
A

Igualdad

Igualdad = A B
Escuela Politcnica Superior

0
0
1
1

Igualdad

0
1
0
1

0
1
1
0

Los bits de entrada son iguales

Los bits de entrada son distintos
Los bits de entrada son distintos
Los bits de entrada son iguales

24

Comparadores
Comparador de igualdad de dos nmeros binarios de 2 bits
- Circuito:
LSB

A0
B0
A=B
Un nivel
ALTO
indica
igualdad

A
MSB 1
B1

Formato general: Nmero binario A=A1A0

Nmero binario B=B1B0
Escuela Politcnica Superior

25

Comparadores
Estructura:
- Entradas: dos nmeros de n bits cada uno (An-1,0, Bn-1,0)
- Salidas: resultados de la comparacin G (A>B), E (A=B), L (A<B)
activas en alta

Para n=1 bit, se tiene un comparador de magnitud de 2

nmeros de 1 bit cada uno con indicacin de desigualdad
- Smbolo lgico y tabla de verdad:

A>B A=B A<B

G
E
L
A
B
A>B
G
A0
A
0
0
0
1
0
A=B
E
B0
0
1
0
0
1
A<B
L
B
1
0
1
0
0
1
1
0
1
0
- Ejercicio: Determinar las ecuaciones del comparador de magnitud de
2 bits y su circuito lgico correspondiente
Escuela Politcnica Superior

26

Comparadores
Para n=4 bits, se tiene un comparador de 4 bits con
indicacin de desigualdad
- Algoritmo:

1. Comenzando por el bit de mayor orden y para cada bit dentro del
nmero, examinar (i=peso de bit=3,2,1,0):
1.1. Si Ai=1 y Bi=0, entonces A es mayor que B
1.2. Si Ai=0 y Bi=1, entonces A es menor que B
1.3. Si Ai=Bi, entonces tenemos que examinar los siguientes bits
de orden inmediatamente inferior
Hasta que se encuentre una desigualdad
- En el algoritmo, la relacin de ms alto orden es la que tiene prioridad
Escuela Politcnica Superior

27

Comparadores
Comparador de dos nmeros de 4 bits con indicacin de
desigualdad
- Smbolo lgico y tabla de verdad resumida:
A0
A1
A2
A3
B0
B1
B2
B3

COMP
0
A

A>B

A=B

A<B

3
0
B

A
B
A > B
A = B
A < B

A>B A=B A<B

G
E
L
1
0
0
0
1
0
0
0
1

- Ejercicio: Cules sern las salidas del comparador cuando

A3A2A1A0 = 0110 y B3B2B1B0 = 0011?
Escuela Politcnica Superior

28

Decodificadores
La funcin bsica de un decodificador es detectar la presencia de una
determinada combinacin de bits (cdigo) en sus entradas y sealar la
presencia de este cdigo mediante un cierto nivel de salida (Floyd,
2000, p. 350-360)
Estructura:
- n entradas de datos
- m salidas de datos, con m 2n, activas en alta o baja
Denominacin: DECn a m
Propsito: generar m minterms (salidas activas en alta) o m
maxterms (salidas activas en baja) asociados a las n entradas
Por tanto, tan slo puede haber una nica salida activa al mismo
tiempo para cada combinacin de las entradas
Escuela Politcnica Superior

29

Decodificadores
Un decodificador. Nocin Bsica
- Estructura: 3 entradas de datos y 23=8 salidas de datos
- Ejemplo: Si las entradas son C = 1, B = 1, A = 0, la salida activada
ser la lnea que corresponde al 6 (1102 corresponde a 610)
- Smbolo lgico:
Entrada

A
B
C

Decodificador

0
1
2
3
4
5
6
7

Salida

- Un decodificador es un conjunto de circuitos lgicos que puede

convertir, por ejemplo un nmero binario a un nmero decimal o bien
convertir cada cdigo BCD en uno de los 10 dgitos decimales
Escuela Politcnica Superior

30

Decodificadores

Decodificador 2 a 4

- Estructura: 2 entradas de datos y 22=4 salidas de datos

- Para salidas activas a nivel alto
* Smbolo lgico, tabla de verdad y ecuaciones de salida:
O0
O1

A1

0
1

A0

O2

O3

A1

A0

O0

O1

O2

O3

O0 = A1 A0

0
0
1
1

0
1
0
1

1
0
0
0

0
1
0
0

0
0
1
0

0
0
0
1

O1 = A1 A0
O2 = A1 A0
O3 = A1 A0

- Para salidas activas a nivel bajo

A1
A0

* Smbolo lgico, tabla de verdad y ecuaciones de salida:

O0 = A1 + A0
O0 O1 O2 O3
A
A
1
0
O
0
0
1
O1 = A1 + A0
O1
1
0

O2

O3

0
0
1
1

0
1
0
1

0
1
1
1

1
0
1
1

1
1
0
1

1
1
1
0

O2 = A1 + A0
O3 = A1 + A0
31

Decodificadores
Decodificador 2 a 4
- Circuito lgico con salidas activas a nivel alto:
A1

A0
O0
O1
O2
O3

- Ejercicio: Dibujar el circuito del decodificador 2 a 4 con

salidas activas a nivel bajo
Escuela Politcnica Superior

32

Decodificadores

Decodificador 2 a 4 con entrada Enable activa a nivel

alto y salidas activas a nivel alto
- Smbolo lgico, tabla de verdad y ecuaciones de salida:

A1

A0

O0 = E A1 A0

0
1

O0
O1

O2

O3

O1 = E A1 A0

A1

A0

O0

O1

O2

O3

0
1
1
1
1

X
0
0
1
1

X
0
1
0
1

0
1
0
0
0

0
0
1
0
0

0
0
0
1
0

0
0
0
0
1

O2 = E A1 A0

O3 = E A1 A0

Nota 1: X indica que el nivel (0 o 1) no es importante. No confundir estas

X con funciones incompletamente especificadas
Nota 2: Ntese que E (Enable) multiplica a cada ecuacin de un
decodificador 2 a 4
Escuela Politcnica Superior

33

Decodificadores
Decodificador 2 a 4 con entrada Enable activa a nivel
bajo y salidas activas a nivel bajo
- Smbolo lgico, tabla de verdad y ecuaciones de salida:

A1

A0

O0 = E + A1 + A0

0
1

O0

O2

O3

O1

A1

A0

O0

O1

O2

O3

1
0
0
0
0

X
0
0
1
1

X
0
1
0
1

1
0
1
1
1

1
1
0
1
1

1
1
1
0
1

1
1
1
1
0

O1 = E + A1 + A0

O2 = E + A1 + A0

O3 = E + A1 + A0

- Ejercicio: Dibujar los circuitos lgicos correspondientes a ambos tipos

de decodificadores con entrada Enable
34

Decodificadores
Decodificador 4 a 16 con salidas activas a nivel bajo
- Estructura: 4 entradas de datos y 24=16 salidas de datos
- En una de las 24 lneas de salida se indica la presencia de una
combinacin de 4 bits. Se denomina tambin decodificador 1 de
16, ya que para cualquier cdigo dado en las entradas, slo se
activa 1 de las 16 posibles salidas

Escuela Politcnica Superior

35

Decodificadores
Decodificador 4 a 16 con salidas activas a nivel bajo
- Smbolo lgico (la etiqueta BIN/DEC indica que una entrada
binaria produce su correspondiente salida decimal) y ecuaciones:
BIN/DEC

A0
A1
A2
A3

1
2
4
8

O0 = A3 + A2 + A1 + A0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Escuela Politcnica Superior

O0
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
O11
O12
O13
O14
O15

O1 = A3 + A2 + A1 + A0
O2 = A3 + A2 + A1 + A0
O3 = A3 + A2 + A1 + A0

O15 = A3 + A2 + A1 + A0
36

Decodificadores

Decodificador binario

- El 74LS139 es un decodificador doble de tipo 1 a 4, con salidas

activas a nivel BAJO o activas en BAJA. Tiene una entrada de
habilitacin G:
Si G = 0, el decodificador est activado
Si G = 1, el decodificador est inhibido (ninguna salida puede
ser activada)
- Tabla de verdad:
Y0
Y1
Y2 Y3
G
A
B
1
0
0
0
0

x
0
0
1
1

x
0
1
0
1

1
0
1
1
1

1
1
0
1
1

1
1
1
0
1

1
1
1
1
0

Nota: X indica que el nivel (0 o 1) no es importante. No confundir

estas X con funciones incompletamente especificadas
Escuela Politcnica Superior

37

Decodificadores

Decodificador binario
- Circuito del 74LS139:

1
0
1

1
0
0

0
1

1
0

Escuela Politcnica Superior

1
1
1

1
0
1

1 Y0
1 Y2
0 Y1
1 Y3

38

Decodificadores
Decodificador BCD a 7 segmentos - (Floyd, 2000, p. 253-259)
- Cada segmento se utiliza para representar varios dgitos decimales,
pero ninguno de ellos se emplea para representar los diez dgitos;
por tanto, cada segmento tiene que activarse mediante su propio
circuito de decodificacin que detecta la aparicin de cualquier
nmero en el que haya que usar ese segmento

- Display de 7 segmentos:
a

a
f

e
e

c
d

Disposicin de los
segmentos en un
display de 7
segmentos

b f

c e
d
a

d
a
b f

c e

c e
d

b f

a
f

d
a
b f

c e
d

a
b

d
a
b

b
c

d
a
b

b
c

Segmentos activados para cada dgito decimal

Escuela Politcnica Superior

39

Decodificadores

Decodificador BCD a 7 segmentos

(Floyd, 2000, p. 357-360)

- Este tipo de decodificador acepta cdigo BCD en sus

entradas y proporciona salidas capaces de excitar un display
de 7 segmentos para indicar un dgito decimal
- Smbolo lgico de un decodificador/controlador BCD a 7
segmentos con salidas activas a nivel ALTO:
BCD/7 seg

Entrada
BCD

A0
A1
A2
A3

1
2
4
8

Escuela Politcnica Superior

a
b
c
d
e
f
g

Lneas de
salida
conectadas al
display de 7
segmentos

40

Decodificadores

Decodificador BCD a 7 segmentos - (Floyd, 2000, p. 253-259)

- Tabla de verdad para la lgica de 7 segmentos:
Entradas

Dgito
Decimal

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

1
0
1
1
0
1
1
1
1
1
x
x
x
x
x
x

1
1
1
1
1
0
0
1
1
1
x
x
x
x
x
x

Salidas de Segmentos

1
1
0
1
1
1
1
1
1
1
x
x
x
x
x
x

1
0
1
1
0
1
1
0
1
1
x
x
x
x
x
x

1
0
1
0
0
0
1
0
1
0
x
x
x
x
x
x

1
0
0
0
1
1
1
0
1
1
x
x
x
x
x
x

0
0
1
1
1
1
1
0
1
1
x
x
x
x
x
x

Salida=1 significa que el segmento est activado; Salida=0 significa que el segmento est
desactivado; Salida=X significa indiferente
Escuela Politcnica Superior
41

Decodificadores

Decodificador BCD a 7 segmentos

- (Floyd, 2000, p. 253-259)

- Minimizacin mediante el mapa de Karnaugh de la lgica del

segmento a:
BA
DC
00
01 11 10
1
00
1
1
01

11

10

* Suma de productos mnima de la lgica del segmento a:

= D + B + CA + CA

* Hoja de Ejercicios 4. Ejercicio 7. Determinar las expresiones

lgicas mnimas de los segmentos b, c, d, e, f y g y sus circuitos
correspondientes incluido el circuito para el segmento a
Escuela Politcnica Superior

42

Codificadores
Circuitos lgicos combinacionales que, esencialmente, realizan la
funcin inversa del decodificador - (Floyd, 2000, p. 360-365)
Permiten que se introduzca en una de sus entradas un nivel activo
que representa un dgito tales como un dgito decimal o un dgito
octal, y lo convierte en una salida codificada, como BCD o binario
Estructura:
- m entradas de datos, activas en alta o baja
- n salidas de datos, activas en alta o baja
Propsito: proporcionan un cdigo de salida (binario, gray, etc.)
asociado a la lnea de entrada activa (que slo puede ser una al
mismo tiempo)
Si m = 2n, el codificador se dice que es completo
Escuela Politcnica Superior

43

Codificadores
Un codificador. Nocin Bsica
- Ejemplo: Si la entrada 4 est activada (es decir, si es la nica
entrada a nivel lgico 1 mientras que las otras entradas estn
a nivel 0), las salidas tendrn los siguientes valores:
C = 1, B = 0, A = 0 (410=1002)
- Smbolo lgico:

Entrada

0
1
2
3
4
5
6
7

Escuela Politcnica Superior

A
Codificador

Salida

44

Codificadores

Codificador Binario

- Smbolo, tabla de verdad y ecuaciones de salida:

I0
I1

0
1

I2

I3

O1

O0

I0

I1

I2

I3

O1

O0

1
0
0
0

0
1
0
0

0
0
1
0

0
0
0
1

0
0
1
1

0
1
0
1

O 0 = I1 + I3
O 1 = I2 + I3

Codificador Gray
- Smbolo, tabla de verdad y ecuaciones de salida:
I0
I1

0
1

O1

I2

I3

O0

gray

I0

I1

I2

I3

O1

O0

1
0
0
0

0
1
0
0

0
0
1
0

0
0
0
1

0
0
1
1

0
1
1
0

Escuela Politcnica Superior

O 0 = I1 + I2
O 1 = I2 + I3
45

Codificadores

Codificador decimal-BCD

- Smbolo lgico, tabla de verdad y ecuaciones de salida:

Dgito
decimal

DEC/BCD

Entrada
decimal

0
1
2
3
4
5
6
7
8
9

A0 = 1 + 3 + 5 + 7 + 9

1
2
4
8

Salida
BCD

A1 = 2 + 3 + 6 + 7

Escuela Politcnica Superior

0
1
2
3
4
5
6
7
8
9

A3

0
0
0
0
0
0
0
0
1
1

Cdigo BCD
A2
A1
A0

0
0
0
0
1
1
1
1
0
0

A2 = 4 + 5 + 6 + 7

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1
0
1

A3 = 8 + 9
46

Codificadores
Codificador decimal-BCD
- Circuito:

0
1
1
0

Escuela Politcnica Superior

47

Codificadores

Codificador de prioridad 4-2

- Permite que haya ms de una lnea de entrada activa

simultneamente
- Para decidir el valor que se generar en la salida se asignar un
peso o prioridad a cada lnea de entrada y la de mayor peso que
se encuentre activa ser la que determine la salida
- Tabla de verdad, ecuaciones de salida y circuito:
I3

I2

I1

I0

A1

A0

0
1
0
0
0

0
x
1
0
0

0
x
x
1
0

0
x
x
x
1

0
1
1
0
0

0
1
0
1
0

I1
I2

A0

= (I3 + I2 I1)

A1

= (I3 + I2)
A0

I3

A1

Escuela Politcnica Superior

48

Conversores de cdigo
Propsito: transforman, traducen o convierten una palabra de m
bits a la entrada de un cdigo a una palabra de n bits a la salida
de otro cdigo
Por ejemplo: a) de cdigo binario a gray o viceversa; b) de cdigo
binario (BCD) a 7-segmentos
Tabla de verdad y circuito para un convertidor binario a gray de
2 bits:
A1

0
0
1
1

A0

0
1
0
1

O1

0
0
1
1

DEC2:4

O0

0
1
1
0

COD4:2

A1

0
1

0
1

O1

A0

O0

gray

Nota: un convertidor de cdigo puede implementarse conectando en serie

un decodificador a un codificador
Escuela Politcnica Superior

49

Multiplexores

Permite dirigir la informacin digital procedente de diversas

fuentes a una nica lnea para ser transmitida a travs de dicha
lnea a un destino comn - (Floyd, 2000, p. 370-379)
El multiplexor bsico posee varias lneas de entrada de datos y una
nica lnea de salida. Tambin posee entradas de seleccin de datos,
que permite realizar la transmisin de datos desde una entrada
seleccionable hacia una salida nica. Tambin se denomina Selector
de Datos
Estructura:
- Entradas: m=2n lneas de datos (canales, dm-1, ..., d0)
- Entradas: n lneas de seleccin de canal o lneas de control o lneas
de direccin (An-1, ..., A0)
- Salida: 1 lnea de datos (Y)
Escuela Politcnica Superior

50

Multiplexores

Denominacin: MUXm : 1, con m= nmero de canales (2n)

Propsito: transfiere el valor presente en el canal indicado por las
lneas de seleccin a la salida Y (funcin inversa a la del
demultiplexor)
Smbolo lgico, tabla de verdad resumida y ecuacin de salida:
d0
d1

Mux4:1
0
1

d2

d3

A1 A0

A1

A0

0
0
1
1

0
1
0
1

d0
d1
d2
d3

Y = A1 A0 d0 + A1 A0 d1 + A1 A0 d2 + A1 A0 d3

Multiplexor/selector de datos de 1
salida y 4 entradas

* Ejercicio: Construir el circuito MUX4 : 1 (Ver Figura 6.46, p.

371 de Floyd).
Escuela Politcnica Superior

51

Multiplexores
Un multiplexor
- Ejemplo: Si tenemos los valores C = 1, B = 0 y A = 1, en las
entradas de direccin, encontraremos en la salida el mismo
nivel lgico que el que est presente en la lnea de entrada
nmero 5 (1012=510)
- Smbolo lgico:
Entrada

0
1
2
3
4
5
6
7

Multiplexor

C
Escuela Politcnica Superior

Direccin

Salida

A
52

Demultiplexores
Un demultiplexor toma datos de 1 lnea y los distribuye a un
determinado nmero de lneas de salida. Por ello, se denomina
tambin distribuidor de datos (Floyd, 2000, p. 379-381)
Estructura:
Entradas: n lneas de seleccin de canal (An-1, ..., A0)
Entrada: 1 lnea de datos (E)
Salidas: m=2n lneas de datos (canales, Om-1, ..., O0)
Denominacin: DEMUX1 : m, con m=nmero de canales (2n)
Propsito: transfiere el valor presente en la entrada E al canal
de salida indicado por las lneas de seleccin (realiza la funcin
inversa a la del multiplexor)
Escuela Politcnica Superior

53

Demultiplexores
Smbolo lgico y tabla de verdad:

Demux1:4
3
2

O3
O2

O1

0
0

O0

A1 A0

E A1

A0

O0

O1

O2

O3

0
1
1
1
1

X
0
1
0
1

0
1
0
0
0

0
0
1
0
0

0
0
0
1
0

0
0
0
0
1

X
0
0
1
1

Demultiplexor/distribuidor de
datos de 1 lnea a 4 lneas

* Ejercicio: Construir el circuito DEMUX1 : 4 (Ver Figura 6.54, p.

379 de Floyd).
Escuela Politcnica Superior

54

Demultiplexores
Un demultiplexor
- Ejemplo: Si tenemos los valores C = 0, B = 1 y A = 0, el nivel
lgico en la lnea de salida nmero 2 ser el mismo que el de
la lnea de entrada
- Smbolo lgico:

Entrada

Demultiplexor

C
Escuela Politcnica Superior

0
1
2
3
4
5
6
7

Salida

Direccin
55