Resumen de computacin I

(2012)

Redundancia en un sistema RAID:

En el caso de un fallo en una unidad se accede a las unidades de paridad y se reconstruyen
los datos desde el resto de los dispositivos, una vez que se sustituye la unidad que a
fallado, los datos que faltan se restauran en la nueva unidad y se reanuda la operacin la
reconstruccin de los datos es bastante sencilla. Caso de que un disco falle todos los datos
estarn todava disponibles en lo que se denomina modo reducido. Este modo para
lecturas, los datos que faltan se recuperan al vuelo con la operacin exclusive-o
Principales funciones de un modulo de E/S
CONTROL Y TEMPORIZACION: coordinan el trafico entre todos los recursos
internos y los dispositivos externos
COMUNICACIN CON EL PROCESADOR: implica decodificacin de ordenes(el
modulo E/S acepta ordenes del procesador, estas ordenes se envan generalmente
utilizando lneas del bus de control) datos(el procesador y el modulo E/S
intercambian datos a travs del bus de datos ) informacin de estado(puesto que
los perifricos son lentos, es importante conocer el estado del modulo de E/S) y
reconocimiento de direccin(igual que cada palabra de memoria tiene una
direccin cada dispositivo de E/S tiene otra. Asi un modulo de E/S puede
reconocer una nica direccin para cada uno de los perifricos que controla)
COMUNICACIN CON LOS DISPOSITIVOS: el modulo de E/S debe ser capaz de
comunicarse con el dispositivo, esta comunicacin implica intercambiar ordenes,
informacin de estado y datos.
ALMACENAMIENTO TEMPORAL DE DATOS: es una tarea esencial para un modulo
E/S, los datos provenientes de la memoria se envan al modulo E/S en rfagas
rapidas. Los datos se almacenan temporalmente en el modulo E/S y despus se
envan al perifrico a la velocidad de este. En el sentido contrario los datos se
almacenan para no mantener la memoria ocupada en una operacion de
transferencia lenta, asi el modulo de E/S debe ser capaz de operar a las
velocidades tanto del dispositivo como de la memoria.
DETECCION DE ERRORES: un modulo de E/S se responsabiliza de la deteccin de
errores y de informar de estos errores al procesador. Una clase de errores son los
defectos mecnicos y elctricos en el funcionamiento del dispositivo.
ELEMENTOS DE DISEO DE LA CACHE
TAMAO DE CACHE: el resultado es que chaches grandes tienden a ser
ligeramente mas lentas q las pequeas.
FUNCION DE CORRESPONDENCIA: ya que hay menos lneas de chache que bloques
de memoria principal se necesita un algoritmo que haga corresponder bloques de
memoria principal a lneas de cache.
Pgina 1 de 11

 CORRESPONDENCIA DIRECTA: consiste en hacer corresponder cada bloque de

memoria principal a solo una lnea posible de cache. La tcnica de
correspondencia directa es simple y poco costosa de implementar su desventaja
es que hay una posicin concreta de cache para cada bloque dado.
CORRESPONDENCIA ASOCIATIVA: supera la desventaja de la correspondencia
directa, permitiendo que cada bloque de memoria principal pueda cargarse en
cualquier lnea de cache, en este caso la lgica de control de la cache interpreta
una direccin de memoria simplemente como una etiqueta y un campo de
palabra. El campo de etiqueta identifica unvocamente todas la etiquetas de lneas
para buscar una coincidencia. Su principal desventaja es la compleja circuitera
necesarias para examinar en paralelo las etiquetas de las lneas de cache.
CORRESPONDECIA ASOCIATIVA X CONJUNTO: es una solucin de compromiso que
recoge lo positivo de la directa y asociativa sin presentar sus desventajas
ALGORITMO DE SUSTITUCION: cuando se introduce un nuevo bloque en la cache
debe sustituirse uno de los bloques existentes.
LRU: el mas efectivo es probablemente el denominado utilizado menos
recientemente.
LIFO: primero en entrar-primero en salir se sustituye aquel bloque del conjunto
que a estado mas tiempo en la cache.
LFU: el utilizado menos frecuentemente se sustituye aquel bloque del conjunto
que a experimentado menor frecuencia.
ALEATORIA: consiste en elegir una lnea al azar entre las posibles candidatas.
POLITICA DE ESCRITURA: antes de que pueda ser reemplazado un bloque que esta
en una lnea de cache, es necesario comprobar si a sido alterado en cache pero no
en memoria principal. si no a sido modificado puede escribirse sobre la lnea de
cache. Si a sido modificado esto significa que se a realizado al menos una
operacin de escritura sobre una palabra de la lnea correspondiente de la cache,
y la memoria principal debe actualizarse de acuerdo con ello. La tcnica mas
sencilla se denomina escritura inmediata usando esta tcnica todas las
operaciones de escrituras se hacen tanto en cache como en memoria principal.
Una tcnica alternativa se conoce como post-escritura minimisa las escrituras en
memoria con la pos-escritura, las actualizaciones se hacen solo en la cache.
TAMAO DE LINEA: cuando se recupera y ubica en cache un bloque de datos, se
recuperan no solo la palabra deseada sino adems algunas palabras adyacentes. Al
aumentar el tamao del bloque mas datos tiles son llevados a la cache, dos
efectos concretos estn en juego: * bloques mas grandes reducen el numero de
bloques que caben en cache, dado que cada bloque captado se escribe sobre
contenidos anteriores de la cache, un numero reducido de bloques da lugar a que
se sobre escriban sobre datos poco despus de haber sido captado. * a medida
que un bloque se hace mas grande cada palabra adicional esta mas lejos de la
requerida, y x lo tanto es imposible que sea necesaria a corto plazo.

Pgina 2 de 11

NUMERO DE CACHE: cuando se introdujeron originalmente las caches un sistema

tenia normalmente solo una cache, mas frecuentemente se a sometido en una
norma de uso de multiples caches hay dos aspectos de diseo relacionados con
este tema que son: el numero de niveles de cache y uso de cache unificadas frente
a la cache partida.
SEGMENTACION DE INSTRUCCIN: a medida q las computadoras evolucionan se
pueden conseguir mayores prestaciones aprovechando los progresos en la
tecnologa, tales como una circuitera mas rpida. Los avances en la organizacin
de la CPU tambin pueden mejorar las prestaciones.
TRATAMIENTO DE SALTO: uno de los mayores problemas del diseo de un cause
de instrucciones, es asegurar un flujo estable de instrucciones a las etapas iniciales
del cause. el principal obstculo como hemos visto es la instruccin de
bifurcaccion condicional. Hasta q la instruccin no se ejecuta realmente es
imposible determinar si el salto se producir o no, se a considerado varias
aproximaciones en el tratamiento de bifurcaciones conondicionales:
Flujos multiples: un cause siempre sufre penalizacin por las instrucciones de
bifurcacin porque debe escoger una de las 2 instrucciones a captar a
continuacin, y puede hacer la eleccin equivocada pesar de este inconveniente
esta estrategia puede aumentar las prestaciones
Pre-captar el destino del salto: cuando se identifica una instruccin de bifurcacin
condicional, se precapta la instruccin destino del salto, adems de la siguiente a
la bifurcaccion. Si se produce el salto, el destino ya habr sido pre-captado.
Buffer de bucles: un buffer de bucle es una memoria pequea de gran velocidad
gestionada por la estapa de captacin de instruccin del cause,si se va a producir
un salto el hardware comprueba en primer lugar si el destino del salto esta en el
buffer.
Prediccin de salto: entre las tcnicas para predecir si un salto se va a producir,
mas usualmente se encuentra: predecir q nunca se salta / predecir q siempre se
salta / predecir segn el cdigo de operacin/ conmutados saltar-no saltar. Las 3
primeras soluciones son estticas no dependen de la historia de la ejecucin que
haya tenido lugar hasta la instruccin de bifurcacin condicional, las 2 ultimas
aproximaciones son dinmicas dependen de la historia de la ejecucin.
Salto retardado: se puede mejorar las prestaciones de un cause reordenando
automticamente las instrucciones de un programa, de forma que las
instrucciones de salto tengan lugar despus de lo realmente deseado
PARALELISMO A NIVEL DE INSTRUCCIONES Y PROCESADORES SUPERESCALARES
Un procesador superescalar es aquel que usa multiples causes de instruccin
independientes, cada cause consta de multiples etapas de modo que puede tratar varias
instrucciones a la vez. El echo de q haya varios causes introduce un nuevo nivel de
paralelismo, permitiendo que varios flujos de intruccion se procesan simultneamente. Un
procesador superescalar saca provecho de lo que se conoce como paralelismo a nivel de
intrucciones.
Pgina 3 de 11

LIMITACIONES: la aproximacin superescalares depende de la habilidad para ejecutar

multiples instrucciones en paralelo. La expresin paralelismo a nivel de instrucciones se
refiere al grado en el que en promedio las instrucciones de un programa se puede ejecutar
en paralelo. Para maximizar el paralelismo a nivel de instruccin se puede usar una
combinacin de optimizaciones realizadas por el computador ej tcnica hardware.
CICLO DE INSTRUCCIN: un ciclo de instruccin incluye los siguientes subciclos:
Captacin: llevar la siguiente instruccin de la memoria a la CPU
Ejecucin: interpretar el cdigo de operacin y llevar a cabo la operacin indicada
Interrupcin: si las interrupciones estn habilitadas y a ocurrido una interrupcin, salvar el
estado del proceso actual y atender la interrupcin
FUNCIONAMIENTO DEL DMA: el DMA requiere un modulo adicional en le bus de sistema.
El modulo DMA es capaz de imitar al procesador y de hecho, es capaz de recibir el control
del sistema cedido por el procesador. Necesita dicho control para transferir datos a y
desde memoria atreves del bus de sistema, para hacerlo el modulo DMA debe utilizar el
bus solo cuando el procesador no lo necesita o debe forzar al procesador a que suspenda
temporalmente su funcionamiento
POLITICA DE EMICION DE INSTRUCCIONES DE PRECESADORES SUPERESCALARES
Podemos agruparlo en las siguientes categoras:
Emisin en orden y finalizacin en orden: la poltica de emisin mas sencilla es emitir
instrucciones en el orden exacto en que haba un ejecucin secuencial y escribir los
resultados en ese mismo orden .
Emisin en orden y finalizacin desordenada: la finalizacin desordenada se usa en los
procesos RISC escalares para mejorar la velocidad de las instrucciones que necesitan
muchos ciclos. Con la finalizacin desordenada puede haber cualquier numero de
instrucciones en la etapa de ejecucin en un momento dado hasta alcanzar en mximo
grado de paralelismo de la maquina, ocupando todas las unidades funcionales. La emisin
de instrucciones se para cuando hay una pugna (pelea) por un recurso.
Emisin desordenada y finalizacin desordenada: es necesario desacoplar las etapas del
cause de decodificacin y ejecucin. Esto se hace mediante un buffer llamado ventana de
instrucciones. Con esta organizacin cuando un procesador termina de decodificar una
instruccin, coloca esta en la ventana de instrucciones. mientras el baffer no se llene el
procesador puede continuar captando y decodificando nuevas instrucciones .
TIPOS DE BUSES(ELEMENTO DE DISEO DE UN BUS)
Dedicado: esta permanentemente asignado a una funcin o un subconjunto fsico de
componentes del computador. Un ejemplo de dedicacin funcional es el uso de lneas
separadas para direcciones y para datos
Multiplexado: ventaja es que usa menos lneas, desventaja necesita una circuitera mas
compleja en cada modulo.
Mtodos de arbitraje: en ambos mtodos de arbitraje el propsito es designar un
dispositivo, el procesador o un modulo E/S como maestro del bus. El maestro podra
entonces indicar una transferencia de dato (lectura o escritura) con otro dispositivo, que
acta como esclavo en este intercambio concreto.
Pgina 4 de 11

Centralizado: un nico dispositivo hardware denominado controlador del bus, es

responsable de asignar tiempos en el bus, el mismo puede estar en un modulo separado o
ser parte del procesador.
Distribuido: en este esquema no existe un controlador central cada modulo dispone de
lgica para controlar el acceso y los mdulos actan conjuntamente para compartir el bus.
Temporizacin: es la forma en que se coordinan los eventos en el bus:
Sincrnica: la presencia de un evento en el bus esta determinada por un reloj. El bus
incluye una lnea de reloj a travs de la que se transmite una secuencia de la que se
alteran intervalos regulares de igual duracin a 1 y a 0, todos los dispositivos del bus
pueden leer la lnea de reloj, la mayora de los eventos se prolongan durante un nico ciclo
de reloj, la CPU activa una seal de lectura y sita una direccin de memoria en las lneas
de direccin. La temporizacin sincrnica es menos flexible que la temporizacin
asincrnica.
Asincrnica: la presencia de un evento en el bus es consecuencia y depende de que se
produzca un evento previo. Despus de un breve intervalo para las seales se estabilicen,
activa la seal MSYN indicando la presencia de seales de direccin y control validas. El
modulo de memoria responde proporcionando el dato y un seal SSYN con la
temporizacin asincrnica pueden compartir el bus una mezcla de dispositivos lentos y
rpidos.
Anchura del bus: (de dato afecta a las prestaciones del sistema)
Cuanto ms ancho es el bus de dato, mayor es el numero de bit
direccin: que se transmiten a la vez, la anchura del bus de direccin afecta a la capacidad
del sistema cuanto mas ancho es el bus de direccin mayor es el rango de posiciones a las
que puede hacer referencia.
Tipos de transferencia de datos: un bus permite varios tipos de transferencia de datos,
todos los buses permiten tanto transferencias de escritura (dato del maestro al esclavo)
como de lectura (dato del esclavo al maestro) en el caso de un bus con direcciones y datos
multiplexados, el bus se utiliza primero para especificar la direccin y luego para transferir
el dato.
SISTEMAS DE MEMORIA METODO DEACCESO CARACTERISTICAS CALVE
Ubicacin: el CPU necesita su propia memoria local en forma de registros, la unidad de
control del procesador o CPU tambin puede necesitar su propia memoria interna.
Memoria interna: suele identificarse con la memoria principal
Memoria externa: consta de perifricos de almacenamiento (discos y cintas) que son
accesibles por la CPU a travs de controladores de E/S (memoria secundaria).
Capacidad: una caracterstica obvia de las memorias. Para memorias internas se expresa
normalmente en trminos de bytes o de palabra. La caractersticas de las memoria
externas suele expresarse en bytes.
Unidad de transferencia: para memoria internas la unidad de transferencia es igual al
numero de lneas de E/S de datos del modulo de memoria.
Mtodos de acceso:

Pgina 5 de 11

Asociativa: es una memoria de tipo de acceso aleatorio que permite hacer una
comparacin de ciertas posiciones de bits dentro de un apalabra buscando que coincidan
con unos valores dados, y hacer esto para todas las palabras simultneamente. Las
memorias cache pueden emplear acceso asociativo.
Acceso secuencial: la memoria se organiza en unidades de datos llamadas registros el
acceso debe realizarse con una secuencia lineal especifica.
Acceso directo: como en le caso de acceso secuencial, el directo tiene asociado un
mecanismo de lectura /escritura.
Acceso aleatorio(random): cada posicin direccionable de memoria tiene un nico
mecanismo de acceso cableado fisicamente. Cualquier posicin puede seleccionarse
aleatoriamente y puede ser direccionada y accedida directamente, la memoria principal y
algunos sistemas de cache son de acceso aleatorio.
Prestaciones: se utilizan 3 parmetros para medir las prestaciones:
Tiempo de acceso: es el tiempo que tarda en realizarse una operacin de lectura o
escritura (eso es para memorias de acceso aleatorio).
Tiempo de ciclo de memoria: consiste en el tiempo de acceso y algn tiempo mas
que se requiere, antes de que pueda iniciarse un segundo acceso a memoria.
Velocidad de transferencia: es la velocidad en la que se puede transferir datos a o
desde una unida de memoria.
Dispositivo fsico: son muy diversos de memoria. Las mas comunes en la
actualidad son las memorias semiconductoras, discos y cintas, y las memorias pticas.
Caractersticas fsicas: en las memorias voltiles la informacin se pierde cuando se
desconecta la alimentacin. En las memorias no voltiles la informacin una vez grabada
permanece sin deteriorarse hasta que se modifique intencionalmente, no se necesita la fuente de
alimentacin.
Organizacin: en memorias de acceso aleatorio es un aspecto clave de diseo. Por
organizacin se entiende su disposicin o estructura fsica en bits para formar palabras.

RAID(SIGNIFICADO): son esquemas estandarizados para el diseo de bus de datos para

discos mltiples. RAID conjunto redundante de discos independientes. El esquema RAID
consta de 6 niveles independientes desde el 0 hasta el 5. La estrategia RAID remplaza una
unidad de disco de gran capacidad por unidades de menor capacidad y distribuye los datos
de forma que puedan habilitar accesos simultneos a los datos varias unidades,
mejorando por tanto las prestaciones de E/S y permitiendo ms fcilmente aumento en la
capacidad.
Tcnicas de E/S:
E/S PROGRAMADA: los datos se intercambian entre el procesador y el modulo E/S. el
procesador ejecuta un programa que controla directamente la operacin E/S, incluyendo
la comprobacin del estado del dispositivo, el envi de una orden de lectura o escritura y
la transferencia del dato. Cuando el procesador enva una orden al modulo E/S debe
Pgina 6 de 11

esperar hasta que la operacin E/S concluya. Si el procesador es mas rpido que el modulo
E/S, el procesador desperdicia este tiempo.
E/S MEDIANTE INTERRUPCIONES: el procesador proporciona la orden de E/S, continua
ejecutando otras instrucciones y es interrumpido por el modulo E/S cuando este ha
terminado su trabajo
ACCESO DEIRECTO A MEMORIA (DMA): en este caso le modulo E/S y la memoria principal
intercambian datos directamente, sin la intervencin del procesador.
PARALELISMO A NIVEL DE INSTRUCCIN: existe cuando las instrucciones de una
secuencia son independientes y por tanto, pueden ejecutarse en paralelo solapndose.
Paralelismo de la maquina: es una medida de las capacidades del procesador para sacar
partido el paralelismo a nivel de instruccin.
TIPOS DE INTERRUPCIONES: las interrupciones proporcionan una forma de mejorar la
eficiencia del procesador, clases de interrupciones son:
Programada: generadas por alguna condicin que se produce como resultado de la
ejecucin de una instruccin, tal como desbordamiento aritmtico, intento de ejecutar
una instruccin maquina inexistente, etc.
Temporizacin: generadas por un temporizador interno al procesador
INTERRUPCIONES E/S: generada por un controlador E/S para indicar la finalizacin sin
problemas de una operacin o para avisar de ciertas condiciones de error.
Fallo hardware: generado por un fallo tal como la falta de potencia de alimentacin o un
error de paridad en la memoria.
SALTO CONDICIONAL: se produce solo cuando la instruccin se ejecuta y adems se
satisfacen unas condiciones especiales.
SALTO INCONDICIONAL: se produce siempre que la instruccin que lo contiene se ejecute
MEMORIA CACHE: su objetivo es lograr que la memoria principal sea mas rpida posible,
consignando al mismo tiempo un tamao grande al precio de memoria semiconductoras
menos costosas. La cache contiene una copia de parte de la memoria principal. La cache
consta de lneas de palabras cada una incluye una etiqueta que identifica que bloque
particular esta siendo almacenado.
DOS APROXIMACIONES PARA GESTIONAR INTERRUPCIONES MULTIPLES
*la primera es desactivar las interrupciones mientras se esta procesando una interrupcin.
Una interrupcin invalidada nicamente significa que el procesador pueda y debe ignorar
la seal de peticin de interrupcin. si se produce una interrupcin en ese momento se
mantiene pendiente y ser examinada por el procesador una vez que haya activado loa
interrupciones.
* la segunda alternativa consiste en definir propiedades para las interrupciones y permitir
que una interrupcin de propiedad mas alta pueda interrumpir a un gestor de
interrupciones de propiedad menor.
Final Arquitectura de Computadoras (24 de feb 2012- 12 de ago 2010- 25 de mar 2010)

1) Explique los elementos del diseo de buses.

Pgina 7 de 11

2)
3)
4)
5)

6)
7)
8)
9)
10)
11)
12)
13)

En el sistema de memoria Qu mtodos de acceso existen? Indique caractersticas y usos.

Qu parmetros conoce para medir las prestaciones de un disco?
Qu funciones puede mencionar de un mdulo de E/S? Explquelos brevemente.
Defina brevemente los siguientes trminos:
a. Dependencia de datos verdadera.
b. Dependencia relativa al procedimiento.
c. Conflictos en los recursos.
d. Dependencia de salida.
e. Anti dependencia.
Jerarqua de memoria.
Tipos de Interrupciones.
Qu hace el microprocesador cuando el DMA ocupa el bus?
Cach. Correspondencia.
Soportes pticos y magnticos (Diferencias, mtodos de almacenamiento, etc).
Razones qe impiden la conexin directa de los perifricos al bus del sistema.
Elementos de diseo de la cach.
Ciclo de instruccin.

Desarrollo
1) Los elementos considerados en el diseo de buses son:
a. Tipo: Existen dos tipos de bus, el dedicado y el multiplexado. El primero tiene las
lneas de datos y direcciones separadas; en el segundo, las lneas se comparten, lo
que conlleva la ventaja de tener menos lneas, pero la desventaja de un control
ms complejo.
b. Mtodo de arbitraje: Existen dos tipos, centralizado y distribuido. En el primero,
solo un dispositivo controla el bus (ej. CPU DMA). En el segundo, cada mdulo
puede reclamar el bus, Lgica de Control en todos los modelos
c. Anchura del bus: A mayor anchura, mayor cantidad de bits transportados a la vez.
d. Tipo de transferencia de datos: Eficiente o ineficaz.
e. Temporizacin: Es la coordinacin de eventos en un bus. Sincrnico; eventos
determinados por seales de reloj, bus de control incluye lneas de reloj.
2) En el sistema de memoria existen los siguientes mtodos de acceso:
a. Secuencial: Lee en forma lineal de principio a fin, tiempo de acceso variable.
b. Directo: Bloques individuales tienen una direccin nica; se accede directamente
a una vecindad, y luego se procede de manera secuencial. Tiempo de acceso
variable, depende de la ubicacin previa y la actual.
c. Aleatorio (random): La direccin identifica exactamente la posicin. Tiempo de
acceso constante e independiente. Ej. RAM.
d. Asociativa: Dato localizado por comparacin con el contenido de una porcin del
almacenamiento. Tiempo de acceso constante e independiente. Ej. Cach.
3) Los parmetros para distinguir las prestaciones de un disco son:
Pgina 8 de 11

4)

5)

6)

7)

a. Tiempo de bsqueda: Tiempo necesario para desplazar el brazo del disco hasta la
pista requerida.
b. Retardo rotacional: En un sistema de cabezas fijas es el tiempo que tarda el sector
en alcanzar la cabeza.
c. Tiempo de transferencia: Es el tiempo en el que se lleva a cabo la operacin de
lectura o escritura, desplazndose el sector bajo la cabeza.
Funciones de un mdulo de E/S:
a. Control y temporizacin: Coordina el trfico de datos entre los recursos internos y
los dispositivos externos.
b. Comunicacin con el procesador: Implica una decodificacin de rdenes, informes
de estado, reconocimiento de direccin y los datos (intercambiados entre el
procesador y el mdulo de E/S).
c. Comunicacin con los dispositivos: Cumple las mismas especificaciones que la
comunicacin con el procesador, pero respecto a los dispositivos.
d. Almacenamiento temporal de datos: Almacenamiento temporal de datos en el
mdulo de E/S para despus: ser enviadas al perifrico a la velocidad de ste; ,
almacenarlos para no mantener a la memoria ocupada en una operacin de
transferencia lenta.
e. Deteccin de errores: Informe de errores al procesador, estos pueden ser
mecnicos y elctricos, o cambios accidentales en los bits durante la transferencia.
LIMITACIONES:
Defina los siguientes trminos:
a. Dependencia de datos verdadera: Se crea cuando una segunda instruccin
necesita un dato producido por una primera instruccin.
b. Dependencia relativa al procedimiento: Es la dependencia que tienen las
instrucciones que siguen a una bifurcacin en esa bifurcacin, y no pueden
ejecutarse hasta que sta lo haga.
c. Conflictos en los recursos: Pugna de dos o ms instrucciones por el mismo recurso
al mismo tiempo. Recursos son las memorias, las cachs, los buses, etc.
d. Anti dependencia: La restriccin es similar a la dependencia verdadera, pero a la
inversa: la segunda instruccin destruye un valor que usa la primera instruccin.
Jerarqua de memoria: Existen tres caractersticas a tenerse en cuenta aqu, clave de
coste, capacidad y tiempo de acceso. A medida que se desciende en la jerarqua, ocurre lo
siguiente:
a. Disminuye el coste por bit.
b. Aumenta la capacidad.
c. Aumenta el tiempo de acceso.
d. Disminuye la frecuencia de accesos a la memoria por parte del procesador.
Tipos de interrupciones:
a. De programa: Generadas por alguna condicin que se produce como resultado de
la ejecucin de una instruccin, como el desbordamiento aritmtico.

Pgina 9 de 11

8)
9)

10)

11)

b. De temporizacin: Generadas por un temporizador interno al procesador. Las

utiliza el OS para realizar tareas regulares.
c. De E/S: Generadas por un controlador de E/S, para indicar la finalizacin de una
operacin o para avisar sobre un error.
d. De fallo de hardware: Generadas por un fallo tal como la falta de potencia de
alimentacin o un error de paridad en la memoria.
Cuando el mdulo DMA ocupa el bus, interrumpe el funcionamiento del procesador,
accin que se denomina robo de ciclo.
Correspondencia de cach:
a. Directa: Cada bloque de memoria principal corresponde a una lnea de cach.
Simple, barato, ubicacin fija de un bloque dado.
b. Asociativa: Un bloque puede cargarse en cualquier lnea de cach.
c. Asociativa por conjunto: Es igual a la asociativa, pero la cach est dividida en
conjuntos.
La principal diferencia entre dispositivos magnticos y pticos es el soporte de grabacin.
a. En los soportes magnticos, los datos se graban sobre una cinta o disco de
material plstico o metlico, cubierto por un material magnetizable. El mecanismo
de escritura se basa en un campo magntico producido por un flujo elctrico que
graba patrones magnticos en la superficie del dispositivo (cinta o disco).
b. En los pticos, en cambio, el disco est formado por policarbonato, y su superficie
est cubierta de un material altamente reflectante. La informacin se graba como
una serie de hoyos microscpicos en la superficie reflectante.
i. Entre los soportes magnticos, podemos encontrar los las cintas y los
discos. Las cintas magnticas tienen la ventaja de ser baratas, y de alta
capacidad; pero la desventaja de tener un acceso secuencial, que lo hace
muy lento. Los discos dependen del tiempo de bsqueda, el retardo
rotacional y el tiempo de transferencia. Entre los discos, se conocen los
RAID, que son esquemas estandarizados para el diseo de bases de datos
para discos mltiples; comprenden seis niveles (del 0 al 5), que no
implican una relacin jerrquica.
ii. Entre los soportes pticos, se pueden encontrar: CD (Compact Disk) con
una capacidad de unos 700 mbs; CD-ROM, es un disco compacto de
memoria; CD-RW, es un disco compacto regrabable; DVD, es un disco de
muy alta densidad, con capacidad de 4.7 gbs; Blue-Ray, es un disco de aun
ms alta densidad y capacidad que un DVD, puede llegar a los 15 gbs.
La razn son los E/S con interrupciones, ya que en este caso se requiere la intervencin
activa del procesador para transferir datos entre la memoria y el mdulo de E/S.

Pgina 10 de 11

12) En el diseo de la cach entran los siguientes elementos:

a. Tamao de cach: Cuanto ms grande es, mayor es el nmero de puertas
implicadas en direccionar la cach. El resultado es que stas suele ser ligeramente
ms lentas.
b. Correspondencia: puede ser Directa, asociativa y asociativa por conjuntos.
c. Algoritmos de sustitucin: Si se introduce un nuevo bloque en cach, debe
sustituirse un ya existente. El ms efectivo es el utilizado menos recientemente
(LRU), se sustituye el bloque menos utilizado. El FIFO sustituye el bloque que ha
estado ms tiempo que cach.
d. Poltica de escritura:
i. Inmediata: Todas las operaciones de escritura se realizan tanto en cach
como en memoria principal.
ii. Post-escritura: En este caso, las actualizaciones se realizan slo en cach.
e. Tamao de lnea: Al aumentar el tamao del bloque, ms datos tiles son llevados
a cach.

Pgina 11 de 11