Buku Petunjuk Praktikum Elektronika Dasar II

Lab.Instrumentasi dan Elektronika Jurusan Fisika FMIPA UNS

PERCOBAAN VII
FLIP-FLOP
A. TUJUAN
1. Dapat merangkai rangkaian SR Flip-Flop, Clock SR Flip-flop, D Flip-flop, JK
Flip-flop.
2. Memahami prinsip kerja rangkaian SR Flip-Flop, Clock SR Flip-flop, D Flip-flop,
JK Flip-flop.
B. ALAT DAN BAHAN
1. Proton Board
1 buah
2. IC
3 Buah
3. LED
1 Buah
4. Resistor 100
1 Buah
5. Kabel konektor
Secukupnya
6. Power Supply
1 Buah
C. Dasar Teori
Nama lain dari Flip-flop adalah Bistable atau Onebit Memory. Rangkaian ini
biasanya mempunyai dua buah output Q dan Q. yang salaing berkebalikan
keadaanya. Kalau Q=1 maka Q=0 atau kalau Q = 0 maka Q = 1. Harga output Q
atau Q ditentukan oleh keadaan input. Dikatakan bisatable karena rangkaian ini
dapat stabil kedudukannya baik pada keadaan 1 maupun kedudukan 0. harga
input yang menyebabkan keadaan output Q dan Q tersebut dapat diketahui dari
tabel kebenarannya (truth table). Rangkaian ini banyak diguanakan sebagai
memori storage untuk menyimpan data-data bilangan biner. Macam-macam flipflop antara lain SR flip-flop, JK Master Slave Flip-flop, D Flip-flop. D Edge Triggered
Flip-flop dan T Flip-flop.
1. SR Flip-Flop
Rangkaian ini dapat dibangun dari dua buah gerbang NOR yang saling
dihubungkan menyilang yaitu output dari gerbang yang pertama masuk sebagai
input gerbang kedua dan output gerbang kedua masuk sebagai input gerbang
pertama.

2. Clock SR Flip-Flop
Rangkaian SR Flip-Flop bekerjanya tidak sinkron karena tingkah lakunya tidak
dapat diatur secara bersamaan berdasarkan saat datangnya sinyal-sinyal masuk
atau dengan kata lain, output SR flip-flop akan berubah dengan seketika ketika
pada saat sinyal-sinyal masuknya berubah.
Untuk membuat agar outputnya berubah secara bersamaan pada saat-saat
tertentu yang dikehendaki, digunakan sinyal pengontrol yang disebut Clock.
Dengan adanya
sinyal pengontrol tersebut maka output akan berubah hanya pada saat sinyal
clock diberkan (clock = 1 ). Bila sinyal clock dihentikan (clock=0) maka output tak
akan mengalami perubahan.
Gambar dibawah SR flip-flop yang dilengkapi sinyal (clock SR Flip-flop)

21

Buku Petunjuk Praktikum Elektronika Dasar II

Lab.Instrumentasi dan Elektronika Jurusan Fisika FMIPA UNS

3. D Flip-Flop (DFF)
D flip-flop merupakan kombinasi Clock SRFF. Dengan masukan clock rendah
keluaran gerbang AND rendah tanpa terpengaruh oleh masukan. Dengan
tambahan gerbang inventer, maka DFF hanya punya satu masukan.

4. JK Flip-Flop (JKFF)
Ketiadaan tak tentu pada SRFF dapat diatasi dengna JKFF. Tabel kebenaran JKFF
seperti SRFF (masukan J merupakan Set dan masukan K merupakan Reset)
kecuali pada saat masukan J dan K keduanya tinggi yang menghasilkan keluaran
Q kebalikan (komplemen).

D. PERCOBAAN
Komponen IC 7402, IC 7404, IC 7408
1. SR Flip-Flop
Buat rangkaian SRF menggunakan gerbang NOR.
Ambil data dan isikan pada tabel berikut :
S
R
Qn
Qn
Qn+1
0
0
0
0
0
1
1
0
1
1

Qn+1

Tunjukkan pada Asisten.

2. Clock SR Flip-flop
Kerjakan dengan tahapan yang sama dengan bagian 1 untuk Clock SRFF dan isi
tabel berikut :
22

Buku Petunjuk Praktikum Elektronika Dasar II

Lab.Instrumentasi dan Elektronika Jurusan Fisika FMIPA UNS

Clk
0
0
0
0
1
1
1
1

S
0
0
1
1
0
0
1
1

R
0
1
0
1
0
1
0
1

Qn

Qn

Qn+1

Qn+1

3. JK Flip-Flop
Kerjakan dengan tahapan yang sama dengan bagian 1 untuk JK Flip-Flop dan isi
tabel berikut :
J
0
0
1
1

K
0
1
0
1

Qn

Qn

Qn+1

Qn+1

4. D Flip-Flop

Kerjakan dengan tahapan yang sama dengan bagian 1 untuk D Flip-Flop dan isi
tabel berikut.
C
0
0
1
1

D
0
1
0
1

Qn

Qn

23

Qn+1

Qn+1