Anda di halaman 1dari 16

PROBLEMAS TEMA 2: Unidad de memoria

Problemas propuestos en examen


1. 2.1 Una memoria cach asociativa por conjuntos consta de 16 (24) conjuntos con 4 particiones por
20

conjunto. La memoria principal tiene una capacidad de 1M (2 ) palabras dividida en bloques de 128
7
(2 ) palabras. A la direccin de memoria principal, expresada en binario, 10100001100100110000
Qu conjunto le corresponde (expresarlo en decimal) ?.
21
2.2 Un computador tiene una unidad de memoria de 2M (2 ) palabras y una memoria cach de 1K
10
6
(2 ) palabras con un tamao de particin de 64 (2 ) palabras. Suponer que se hace una referencia a
la direccin de memoria principal, expresada en binario, 000000001100100110000.

2.

a) Si la memoria cach utiliza correspondencia directa, En qu particin de la memoria cach sera


posible encontrar esa direccin de memoria principal?. Qu etiqueta habra que buscar en esa
particin para saber si esa direccin se encuentra en la memoria cach?
b) Si la memoria cach utiliza correspondencia totalmente asociativa, qu etiqueta habra que buscar
para saber si esa direccin se encuentra en la memoria cach?
9

2.3 Un computador tiene una unidad de memoria de 512 (2 ) palabras y una memoria cach de 32 (2 )
3
palabras con un tamao de particin de 8 (2 ) palabras. Suponiendo que inicialmente la memoria cach est
vaca, calcular cuntos fallos se produciran en la cach si se leyeran sucesivamente las direcciones de
memoria principal 000000000, 000000001, 000000011, 000100001, 000100101, 000010000, 000010010 y
000000000, en cada una de las situaciones siguientes:
a) La memoria cach emplea correspondencia directa.
b) La memoria cache emplea correspondencia asociativa por conjuntos, con 2 particiones por conjunto.
El algoritmo de reemplazamiento utilizado es FIFO (Firts-In Firts-Out).
c) La memoria cach emplea correspondencia totalmente asociativa. El algoritmo de reemplazamiento
utilizado es LRU (Least Recently Used).

1. 2.4 Un sistema jerrquico de memoria tiene una memoria cach de 256 palabras con un tiempo de

2.

acceso de 10 nseg, y una memoria principal de 1024 Kpalabras con un tiempo de acceso de 100
nseg. Si la tasa de acierto de la cach es del 90%. Calcular el tiempo de acceso medio del conjunto si
cuando se produce un fallo en la cach el sistema tarda 20 nseg adicionales en tratar el fallo y la
palabra solicitada es enviada de la memoria principal a la memoria cach de donde es leda por la
CPU.
2.5 Un computador tiene una unidad de memoria de 512 (29) palabras y una memoria cach de 32
(25) palabras. La memoria cach utiliza correspondencia totalmente asociativa, con un tamao de
particin de 8 (23) palabras. Suponiendo que inicialmente la memoria cach est vaca, cuntos
fallos se produciran en la cach si se

leyeran sucesivamente las direcciones de memoria principal 000000000, 000000001, 000000011, 000100001,
000100101, 000010000, 000010010 y 000000000 ?
2.6 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los valores del
0
1

1
0

0
1

1
0

1
1

1
1

0
0

0
1

registro argumento, del registro de mscara y del


valor del

ARGUMENTO

contenido de la memoria, cul sera el

MSCARA

registro de marca?
1
0
0
0
0

0
1
1
1
0

0
0
0
1
0

1
1
1
0
1

1
1
0
1
1

1
0
0
1
1

1
1
1
1
1

1
0
0
0
0

?????
MARCA
2.7 Un computador tiene una unidad de memoria de 4096 palabras y una memoria cach de 64 palabras.
La memoria cach utiliza correspondencia directa, con un tamao de particin de 16 palabras. Suponer
que inicialmente la memoria cach est vaca y que se leen sucesivamente las direcciones de memoria
principal 000000010000, 000100010100, 000001001000 y 000001111000. Indicar si de las afirmaciones
siguientes son ciertas:
I. Si se leyeran las direcciones de memoria principal se 000000010100 y 010011101100,
sucesivamente, se produciran dos fallos en la memoria cach y sera necesario reemplazar dos
de los bloques existentes en la cach.
II. Si se leyera la direccin de memoria principal 000001110001 se producira un acierto en la
memoria cach y sera necesario reemplazar un bloque existente en la cach.
2.8 El siguiente diagrama representa una memoria asociativa y su contenido.
?
1

?
0

?
0

?
1

?
0

?
1

?
0

?
0

A la vista de los valores del registro de mscara y del contenido


argumentos propuestos a

ARGUMENTO

MSCARA

continuacin produciran ese registro de marca?


1
1
0
1
1

1
1
0
0
1

0
0
0
1
0

1
1
1
0
1

1
1
0
0
1

1
0
0
1
0

01001
1
0
11
0100

1
1
0
1
0

1
0
1
0
1

de la memoria, cuntos de los

Argumento 1
0
1
01
1111
Argumento 2
1
0
01
1000
Argumento 3
MARCA
1
1
11
1010
Argumento 4
0
1
01
0011
Argumento 5
2.9 Un computador tiene una unidad de memoria de 4096 palabras y una memoria cach de 128 palabras. La
memoria cach utiliza correspondencia totalmente asociativa, con un tamao de particin de 16 palabras. El
algoritmo de reemplazamiento es FIFO (se reemplaza la particin ms antigua). Suponer que inicialmente la
memoria cach est vaca y que se leen sucesivamente las direcciones de memoria principal 000000010000,
000100010100, 000001001000 y 000001111000. Indicar si las afirmaciones siguientes son ciertas :
I. En estas cuatro lecturas se ha producido un total de tres fallos en la memoria cach.
II. Si a continuacin se leyera la direccin de memoria principal 011001110100 se producira un nuevo
fallo en la cach y se tendr que reemplazar uno de los bloques de la cach.

1. 2.10 Un computador tiene una unidad de memoria de con 16 lneas de direccin, y una memoria
cach de 1K palabras. La memoria cach utiliza correspondencia asociativa por conjuntos, con un
tamao de particin de 16 palabras y 4 particiones por conjunto. Explicar razonadamente en qu
campos se divide la direccin de memoria principal 0000110111000011 e indique el valor de cada uno
de estos campo en decimal.
2.11 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los
valores del registro argumento y del contenido de la memoria, cuntos de los

2.
0?
10
00
0

1?
01
11
0

0?
00
01
0

1?
11
10
1

1?
11
01
1

1?
10
01
1

0?
11
11
1

0?
10
00
0

ARGUMENTO registros de mscara propuestos a continuacin produciran ese

MSCARA

registro de

marca en el acceso a memoria?


0
1
1
1
0

0
0
0
0
0

1
1
1
1
1

0
0
0
1
0

1
0
1
1
1

0
0
0
0
1

0
0
0
0
0

1
1
1
1
1

Mscara 1
0
Mscara 2
1
Mscara 3
0
MARCA
0
Mscara

1
Mscara 5
1. 2.12 Cul es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso
2.

de 80 nseg. y un tiempo de ciclo de 100 nseg.?


2.13 Indicar si las siguientes afirmaciones son verdaderas o falsas. Para disear un mdulo de
memoria de 256 palabras de 4 bits

I. Utilizando organizacin 2D, para seleccionar la palabra hara falta un decodificador de 8 entradas y
8
2 salidas.
II. Utilizando organizacin 2 D, para seleccionar la palabra haran falta dos decodificadores de 4

entradas y 2 salidas.
30
2.14 En una memoria cach en la que se realizan 2 accesos con una tasa de aciertos del 75%, Cal
es el nmero de fallos producidos ?
2.15 Un computador tiene una unidad de memoria de 256 palabras y una memoria cach de 32
palabras. La memoria cach es totalmente asociativa, con un tamao de particin de 8 palabras y
cuando se produce un fallo en la cach se reemplaza la particin ms antigua. Suponiendo que
inicialmente la memoria cach est vaca, explicar razonadamente cuntos fallos se produciran en la
cach si se leyeran sucesivamente las direcciones de memoria principal: 00000000, 00000001,
00000011, 00100001, 00100101, 00010000, 00010010 y 00000000.
2.16 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los
valores del registro argumento, del registro de mscara, del registro etiqueta y del contenido de la
memoria, cul sera el

1.
2.

3.

valor del registro de


marca? ARGUMENTO
MASCARA
1
1

0
0

0
0

1
1

1
0

0
1

1
0

0
1

ETIQUETA 1 1 1 0 0

1
1
1
1
1

1
1
0
0
1

0
0
0
1
0

1
1
1
0
1

1
1
0
0
1

1
0
0
1
0

1
1
0
1
0

1
0
0
0
0

MARCA

2.17 Un computador tiene una unidad de memoria de 256 palabras y una memoria cach de 32 palabras. La
memoria cach es totalmente asociativa, con un tamao de particin de 8 palabras. Cuando se produce un
fallo en la cach se reemplaza la particin ms antigua. Suponer que inicialmente la memoria cach est vaca
y que se leen sucesivamente las direcciones de memoria principal: 00000000, 00000001, 00000011,
00100001, 00100101,00010000, 00010010 y 00000000. Si se leyera la direccin 00100111. Indicar si son
verdaderas o falsas las siguientes afirmaciones :
I. Se producira un acierto en la memoria cach.
II. Se producira un fallo en la memoria cach y sera necesario reemplazar uno de los bloques
existentes en la cach.

1. 2.18 Un sistema jerrquico de memoria est compuesto por una memoria cach de 256 palabras,
dividida en particiones de 8 palabras y con un tiempo de acceso de 10 nseg, y por una memoria
principal de 1024 Kpalabras con un tiempo de acceso de 100 nseg. Cuando se produce un fallo, se

mueve el dato a la CPU y, simultneamente, se mueve el bloque a la memoria cach. Si la tasa de


acierto de la cach es del 90%, cul ser el tiempo de acceso medio del conjunto?
2.19 Un sistema jerrquico de memoria tiene una memoria cach de 256 palabras, dividida en
particiones de 8 palabras y con un tiempo de acceso de 10 nseg, y una memoria principal de 1024
Kpalabras con un tiempo de acceso de 100 nseg. Cuando se produce un fallo, primero se mueve el
bloque completo a la memoria cach y despus se lee el dato desde la cach. Si la tasa de acierto de
la cach es del 90%, cul es el tiempo de acceso medio de este sistema?
2.20 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los
valores de los registros argumento, mscara, etiqueta y marca, y del contenido de la memoria, en una
operacin de escritura en esta memoria, en qu palabra se escribira el nuevo dato?

2.

3.

1
1

0
0

0
0

1
1

1
0

0
1

1
0

0
1

ARGUMENTO MASCARA
Palabra 0
0 Palabra 1
1 Palabra 2
1
MARCA Palabra 3
0 Palabra 4
0 ETIQUETA 1 1 1 0 0

1
1
1
1
1

1
1
0
0
1

0
0
0
1
0

1
1
1
0
1

1
1
0
0
1

1
0
0
1
0

1
1
0
1
0

1
0
0
0
0

2.21 Un computador tiene una unidad de memoria de 4096 palabras y una memoria cach de 64 palabras. La
memoria cach utiliza correspondencia directa, con un tamao de particin de 16 palabras. Suponer que
inicialmente la memoria cach est vaca y que se leen sucesivamente las direcciones de memoria principal
000000010000, 000100010100, 000001001000 y 000001111000. Indicar si al finalizar estas cuatro
operaciones de lectura las afirmaciones siguientes son ciertas:
I. La palabra de direccin 000001111000 se encuentra almacenada en el conjunto 0 de la cach.
II. El conjunto 1 de la cach tiene asociada la etiqueta 000000.

1. 2.22 Se considera un procesador que dispone de 12 lneas de direcciones A11 -A0 . Para la

2.

construccin de su unidad de memoria se dispone de mdulos de 1K palabras, utilizndose las lneas


ms significativas (A11 -A10 ) para la seleccin de cada mdulo. Cul es en el mapa de memoria, la
direccin base (primera direccin de cada mdulo) en notacin hexadecimal de los sucesivos
bloques de memoria ?
2.23 Un computador dispone del siguiente sistema jerrquico de memoria (ordenado de los niveles
superiores a los inferiores): registros de la CPU, cach primaria, cach secundaria, memoria principal
y discos magnticos. Indique si las siguientes afirmaciones son verdaderas:

I. El coste por palabra de la cach primaria ser menor que el coste por palabra de la cach secundaria.
II. La cach primaria ser de menor tamao que la secundaria y contendr la copia de algunos bloques
de sta.
2.24 Indicar si las siguientes afirmaciones son verdaderas o falsas. En un sistema de memoria cach con
correspondencia totalmente asociativa:
I. No es necesario definir una poltica de reemplazamiento.
II. Un posible algoritmo de reemplazamiento consiste en reemplazar particiones escogidas de forma
aleatoria.
2.25 Se considera un procesador que dispone de 12 lneas de direcciones A11 -A0 . Para la construccin de su
unidad de memoria se dispone de mdulos de 1K palabras, utilizndose las lneas menos significativas (A 1 A0 ) para la seleccin de cada mdulo. Indique cul de las siguientes afirmaciones es verdadera:
A) Las direcciones hexadecimales C89 y C8A se encuentran
almacenadas en el mismo mdulo de memoria. B) Las
direcciones hexadecimales C89 y C8A se encuentran
almacenadas en diferentes mdulos de memoria.
C)Ninguna de las anteriores es verdadera.
2.26 Un computador tiene una unidad de memoria de 4096 palabras y una memoria cach de 64 palabras. La
memoria cach utiliza correspondencia directa, con un tamao de particin de 16 palabras. Suponer que
inicialmente la memoria cach est vaca y que se leen sucesivamente las direcciones de memoria principal
000000010000, 000100010100, 000001001000 y 000001111000. Indicar si al finalizar estas cuatro
operaciones de lectura las afirmaciones siguientes son ciertas:
I. La palabra de direccin 000001111000 se encuentra almacenada en el bloque 3 de la cach.
II. El bloque 1 de la cach tiene asociada la etiqueta 000100.
2.27 Un computador tiene una memoria principal de 32k palabras de 16 bits/palabra. Tambin tiene una
memoria cach asociativa por conjuntos de 4k palabras, con 4 bloques por conjunto y 64 palabras por bloque.
Considrese que la memoria cach est inicialmente vaca y que utiliza el algoritmo FIFO para el reemplazo
de los bloques. Supngase que la CPU accede a 4352 palabras de las direcciones 0, 1, 2... 4351, en orden.
Despus repite esta secuencia nueve veces ms. La memoria cach es 10 veces ms veloz que la memoria
principal. Se pide:
a) (0.50 puntos) Especifique el nmero de bits de los campos en que se
descompone una direccin de memoria principal de este sistema. b) (0.25 puntos)
Calcule cunto tiempo se tardara en realizar estos accesos a memoria principal si
este computador no tuviera memoria cach. c) (2 puntos) Calcule cuntos fallos
se producen en la cach a la hora de realizar estos accesos a memoria principal.
Explique claramente su razonamiento.
d) (1.25 puntos) Si cada vez que se produce un fallo primero se mueve el bloque completo de memoria
principal a memoria cach y despus se lee el dato de la cach, calcule cunto tiempo tardara la CPU
en realizar estos accesos a memoria.
2.28 Un programa tiene dos bucles anidados, un bucle interior menor que se ejecuta 20 veces y un bucle
exterior mucho mayor que se ejecuta 10 veces. La estructura general del programa se muestra en la figura,
donde las direcciones mostradas se corresponden con el principio y final de cada uno de estos bucles, y el
principio y final del programa. Las direcciones se muestran en formato decimal(hexadecimal), por ejemplo
165(H00A5).
Todas las direcciones de memoria de las diferentes secciones, 17-22, 23-164, 165-239, etc., contienen
instrucciones que deben ejecutarse en secuencia de lnea recta. El programa se ejecuta en un computador con
una memoria principal de 64k palabras y una memoria cach con correspondencia directa de 1k palabras y un
tamao de bloque de 128 palabras. El tiempo de acceso a la memoria principal es de 10t y el tiempo de acceso
a la memoria cach es de 1t.

a) (0.25 puntos) Especifique el nmero de bits de los campos en que se descompone una direccin de
memoria principal de este sistema.
b) (0.75 puntos) Calcule cunto tiempo se tardara en ejecutar este programa si este computador no tuviera
memoria cach.
c) (2 puntos) Calcule cuntos fallos se producen en la cach a la hora de ejecutar este programa. Explique
claramente su razonamiento. (Sugerencia: diferencie entre la primera ejecucin del bucle exterior y las
nueve restantes.)
d) (1 punto) Si cada vez que se produce un fallo primero se mueve el bloque completo de memoria principal a
memoria cach y despus se lee el dato de la cach, calcule cunto tiempo se tardara en ejecutar este
programa en este computador.

1. 2.29 En una memoria cach en la que se realizan 220 accesos se producen 217 fallos. Cual es la tasa
de fallos correspondiente?.

2. 2.30 Se considera un procesador que dispone de 12 lneas de direcciones A11 -A0 . Para la
construccin de su unidad de memoria se dispone de mdulos de 2K palabras, utilizndose la lnea
A1 para la seleccin de cada mdulo (A0 es la lnea menos significativa). Indique cul de las
siguientes afirmaciones es verdadera:
A) Las direcciones hexadecimales C89 y C8A se encuentran
almacenadas en el mismo mdulo de memoria. B) Las direcciones
hexadecimales C89 y C8A se encuentran almacenadas en diferentes
mdulos de memoria. C) El mdulo en que se encuentra almacenada
una direccin de memoria queda determinado por el valor de A10 . D)
Ninguna de las anteriores es verdadera.
2.31 Un computador tiene una memoria principal de 64k palabras de 16 bits/palabra. Tambin tiene una
memoria cach totalmente asociativa de 2k palabras y 256 palabras por bloque. Considrese que la memoria
cach est inicialmente vaca y que, cuando la cach est llena, se reemplaza el bloque que se haya utilizado
ms recientemente. Supngase que la UCP ejecuta un bucle 5 veces, en el que accede a 2301 palabras, desde
la direccin 0 hasta la direccin 2300. La memoria cach es 7 veces ms veloz que la memoria principal. Se
pide:
A) (0.25 puntos) Especifique el nmero de bits de los campos en que se descompone una direccin de
memoria principal de este sistema.
B) (0.25 puntos) Calcule cunto tiempo se tardara en realizar estos accesos a memoria principal si este
computador no tuviera memoria cach.
C) (1.5 puntos) Realice una tabla con 5 columnas, una columna por cada vez que se ejecuta el bucle, y
tantas filas como bloques tenga la memoria cach. En cada columna ponga el valor de la etiqueta
existente en cada bloque de la cach al finalizar cada uno de los cinco ciclos. Expresar el valor de la
etiqueta en hexadecimal.

D) (1.00 puntos) Calcule cuntos fallos se producen en la cach a la hora de realizar estos accesos a
memoria principal. Explique claramente su razonamiento.
E) (1.00 puntos) Si cada vez que se produce un fallo primero se mueve el bloque completo de memoria
principal a memoria cach y despus se lee el dato de la cach, calcule cunto tiempo tardara la UCP
en realizar estos accesos a memoria.

1. 2.32 En una memoria cach en la que se realizan 220 accesos se producen 217 fallos. Cual es la tasa
de aciertos correspondiente ?.

2. 2.33 Un computador tiene una unidad de memoria de 8192 Kpalabras y una memoria cach de 2
Kpalabras. La memoria cach utiliza correspondencia asociativa por conjuntos, con un tamao de
particin de 64 palabras y 4 particiones por conjunto. Suponer que inicialmente la memoria cach
est llena con la ejecucin de un programa anterior Prog1 y se carga en memoria principal un nuevo
programa Prog2. Prog2 efecta la siguiente secuencia de referencias en la ejecucin de su cdigo: se
leen secuencialmente las direcciones 128, 129, 130 hasta la 143, posteriormente se repite un bucle
de lectura de las direcciones 131,132 y 133 20 veces y finalmente se leen secuencialmente las
direcciones 134, 135, 136 hasta la 168. Cul es la tasa de aciertos obtenida para Prog2?
2.34 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los
valores del registro argumento, registro etiqueta y del contenido de la memoria, cuntos de los
registros de mscara propuestos a continuacin produciran ese registro de marca en el acceso a
memoria?

3.

0
?

1
?

0
?

1
?

1
?

1
?

0
?

0
?

ARGUMENTO MASCARA
ETIQUETA 0 1 1 1 1 0 1 0 0 1
1
1
1
1
1

1
1
0
0
1

0
0
0
1
0

1
1
1
0
1

1
1
0
0
1

1
0
0
1
0

1
1
0
1
0

0
0
0
0
0

0
0
0
0
0

1
1
0
0
0

0
0
0
0
0

0
0
1
1
0

1
0
1
1
1

0
0
0
0
0

0
0
0
0
0

1
0
0
1
1

mscara 1 mscara 2 MARCA


mscara 3 mscara 4 mscara 5
2.35 Una memoria cach por correspondencia directa utiliza particiones de 64 palabras y su capacidad total
20
son 1024 palabras. La memoria principal tiene capacidad para 2 palabras. Decir si las siguientes
afirmaciones son ciertas:
I. Las direcciones de memoria principal 1D45F y 02075, expresadas en hexadecimal, se corresponden
con la particin 4 de la memoria cach.
II. La direccin de memoria 2A23B, expresada en hexadecimal, se corresponde con la particin 8 de la
memoria cach.

1. 2.36 Supngase una memoria RAM de 1024 palabras 16 bits/palabra construida empleando
circuitos integrados de memoria RAM de 128 palabras 8 bits/palabra. A fin de permitir el
direccionamiento de las palabras de la memoria, calcular: a) El nmero de lneas del bus de
direcciones. b)El nmero de lineas del bus de direcciones comunes a todos los mdulos.

2. 2.37 Cul es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso
de 100 nseg y un tiempo de ciclo de 200 nseg?

3. 2.38 Un sistema jerrquico de memoria est compuesto por una memoria cach de 128 palabras,
dividida en particiones de 16 palabras y con un tiempo de acceso de 10 s, y por una memoria
principal de 1024 Kpalabras con un tiempo de acceso de 200 seg. Cuando se produce un fallo,
primero se mueve el bloque completo a la memoria cach y despus se lee el dato desde la cach. La
poltica de ubicacin y reemplazamiento tarda 20 seg por trmino medio. Si la tasa de acierto es del
99%, decir si las siguientes afirmaciones son ciertas:
I. El tiempo de acceso medio es de 42,2 seg.
II. Este sistema jerrquico de memoria es entre 4 y 5 veces ms rpido que la memoria principal.
2.39 Una memoria cach por correspondencia directa utiliza 8 palabras/bloque y su capacidad total son 1K
palabras. La memoria principal tiene una capacidad de 64K palabras. En un determinado instante, la direccin
6B59, expresada en hexadecimal, de la memoria principal se encuentra en la cach. Decir si las siguientes
afirmaciones son ciertas:
I. Esta direccin se corresponde con el bloque 107, expresado en decimal, de la memoria cach.
II. Del enunciado puede deducirse que la direccin 675E, expresada en hexadecimal, no est en la
cach.
2.40 Sea un sistema de memoria cach con dos niveles, donde la memoria cach de nivel 1 es la ms cercana
a la CPU y la memoria de nivel 2 es la ms cercana a la memoria principal. Indique si las siguientes
afirmaciones son verdaderas:
I. En algn momento existir una copia de todos los bloques de la cach de nivel 2 en la cach de
nivel 1.
II. Utilizando una poltica de
post-escritura, la memoria cach de nivel 2 tiene siempre una
copia exacta de los bloques de la memoria cach de nivel 1.
2.41 Un pequeo computador dispone de 16 lneas de direcciones A15 -A0 . Su unidad de memoria est
compuesta tanto por mdulos de memoria ROM como de RAM. La ROM est formada por un nico mdulo
y ocupa las direcciones ms bajas de la memoria, comenzando en la direccin 0. La RAM, con 48 Kbytes de
capacidad, ocupa las direcciones restantes. Indique si las siguientes afirmaciones son verdaderas:
I. La funcin lgica de la seal de habilitacin del mdulo de memoria ROM es
= A15A14.
II. Los dos bits menos significativos de la direccin, A1 A0 , se pueden utilizar para distinguir si una
direccin de memoria corresponde a ROM o a RAM.
ROM

1. 2.42 Una memoria de acceso no aleatorio con velocidad de transferencia de 2 106 bits/seg, emplea
2.

3.
4.
5.

en promedio 2 mseg en colocar en su posicin la cabeza de lectura-escritura. Cul es el tiempo


3
medio que tarda en leer o escribir 10 bytes?
2.43 Un sistema jerrquico de memoria tiene una memoria cach de 256 palabras, dividida en
particiones de 8 palabras y con un tiempo de acceso de 20 nseg, y una memoria principal de 1024
Kpalabras con un tiempo de acceso de 200 nseg. Cuando se produce un fallo, primero se mueve el
bloque completo a la memoria cach y despus se lee el dato desde la cach. Si la tasa de acierto de
la cach es del 90%, cul es el tiempo de acceso medio de este sistema?
20
18
2.44 En una memoria cach en la que se realizan 10 accesos se producen 10 fallos. Calcular la
tasa de aciertos:
2.45 Desde el punto de vista de una cach una direccin de memoria principal se divide en tres
campos: ETIQUETA 20 bits, CONJUNTO 7 bits y PALABRA 5 bits. La cach tiene 2 bloques por
conjunto. Sabiendo que la longitud de palabra es de 1 byte, cul es el tamao de la memoria cach?
2.46 Con el objetivo de acercar la velocidad de la unidad de memoria de un computador a la
velocidad de los

registros de su CPU, a un coste razonable, indique cul de las siguientes alternativas sera ms adecuada: A)

Aumentar el nmero de registros de la CPU. B) Hacer uso de una memoria cach. C) Aumentar la
capacidad de los discos magnticos. D) Ninguna de las anteriores.
2.47 Considere una memoria asociativa de n palabras y 4 bits/palabra. Indique cul de los siguientes valores
de los registros de argumento (A) y mscara (K) proporcionan un 1 en todos aquellos bits del registro de
marca cuya celda de memoria contenga un nmero par, y un 0 en caso contrario. (Se considera que el cero es
un nmero par).
A) A=0010, K=0010 B) A=0011, K=0011 C) A=1000, K=0001 D) Ninguna de las anteriores

1. 2.48 Un disco magntico con 1024 pistas, numeradas del 0 al 1023, tiene la siguiente cola de
2.

3.

peticiones de acceso: 850, 25, 308, 400, 632, 168, 720 y 302. Utilizando la planificacin LOOK En
qu orden se atienden las solicitudes de acceso si inicialmente la cabeza se halla en la pista 500?.
2.49 Un disco magntico con 256 pistas, numeradas del 0 al 255, tiene la siguiente cola de peticiones
de acceso: 80, 130, 151, 31, 20, 200. Utilizando planificacin LOOK, En qu orden se atienden las
solicitudes de acceso si inicialmente la cabeza se halla en la pista 150 y en direccin de las pistas
crecientes?.
2.50 Se tiene una memoria cach con 32 bloques con capacidad para 256 palabras cada uno. Si la
funcin de correspondencia es totalmente asociativa y las direcciones de memoria principal tienen 24
bits, indique En qu bloque (expresado en decimal) se ubicar la palabra con direccin de memoria
principal 001FFF expresada en hexadecimal?.
A) 31 B) 11 C) Podra utilizarse cualquier bloque D) Ninguna de las anteriores

2.51 La memoria principal de un computador utiliza mdulos de memoria RAM de 64 Kpalabras 16


bits/palabra de capacidad. Decir si las siguientes afirmaciones son ciertas:
I. Se necesitan 8 mdulos para proporcionar una capacidad de 256 Kpalabras 32 bits/palabra.
II. Se necesitan 2 mdulos para proporcionar una capacidad de 128 Kpalabras 8 bits/palabra.
2.52 Un computador dispone de una memoria principal de 64 K palabras y una memoria cach asociativa por
conjuntos de 4 K palabras, 4 conjuntos y 2 bloques por conjunto. Considrese que la memoria cach est
inicialmente vaca y que cuando se llena utiliza el algoritmo de reemplazamiento FIFO. El tiempo de acceso a
memoria principal es de 10 y el tiempo de acceso a memoria cach es de . Si la CPU ejecuta un bucle 4
veces, en el que accede a 4901 palabras, desde la direccin 600 a la direccin 5500:
A) Especifique el nmero de bits de los campos en que se descompone una direccin de memoria
principal de este sistema.
B) Calcule cunto tiempo se tardan en realizar estos accesos a memoria principal si este computador
no tuviera memoria cach.
C) Realice una tabla con 4 columnas, una columna por cada vez que se ejecuta el bucle, y tantas filas
como bloques tenga la memoria cach. En cada columna ponga el valor de la etiqueta existente
en cada bloque de la cach al finalizar cada uno de los cuatro ciclos. Expresar el valor de la
etiqueta en hexadecimal.
D) Calcule cuntos fallos se producen en la cach a la hora de realizar estos accesos a memoria
principal. Explique claramente su razonamiento.
E) Si cada vez que se produce un fallo primero se mueve el bloque completo de memoria principal a
memoria cach y despus se lee el dato de la cach, calcule cunto tiempo tardara la CPU en
realizar estos accesos a memoria.

1. 2.53 Un disco formateado con entrelazado doble, tiene 16 sectores de 4 Kbytes y una velocidad de

2.

3.

rotacin de 6000 rpm. Cunto tardar en leer, en su orden, todos los sectores de una pista
suponiendo que la cabeza de lectura se encuentra en la pista correcta y sobre el punto de comienzo
del sector 0?
32
2.54 Un computador dispone de una memoria principal de 2 palabras y 8 bits/palabra. Cuntos
bits se requieren para disear en este computador una cach con correspondencia directa que pueda
almacenar 64 Kpalabras, con 4 palabras por bloque y estrategia de escritura write back?. Nota: el
total de bits son los bits del directorio mas los de almacenaje de palabras.
2.55 El siguiente diagrama muestra el contenido de una memoria asociativa :

0
1
0
1
1
1

ETIQUETA 0 1 1 1 0 1 Palabra 0 Palabra 1 Palabra 2 Palabra 3 Palabra 4 Palabra 5 ? ? ? ? ? ?


0 0 0 1 0 0 1 0 0 1 0 0 1 1 1
0 1 1 0 1 1 0 0 0 1 1 0 0 0 1
1 0 1 1 1 1 1 1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0 1 0 1 1
1 1 0 0 0 0 0 0 0 0 0 1 1 1 1
1 1 1 0 0 0 0 1 1 1 1 0 0 0 0

MARCA

Indique razonadamente si las siguientes afirmaciones son verdaderas o falsas:


I. Si la mscara K=0000000000001111 y el argumento A=1111111111110000 el nico
bit de marca que valdra 1 corresponde a la Palabra 2.
II. Si la mscara K=1111000000001111 y el argumento A=1111000000001111 entonces
slo hay un bit del registro de marca que valdra 1.
2.56 Un computador con una longitud de palabra de 16 bits tiene un bus de direcciones de
24 bits (A23-A0). Se desea disear su unidad de memoria para que tenga una capacidad de 2,5M palabras16
bits/palabra. Se dispone para ello de mdulos RAM de 1M1 bits/palabra. Suponiendo que las direcciones de
memoria son consecutivas empezando en la direccin 0. Indique razonadamente si las siguientes afirmaciones
son verdaderas o falsas:
I. Una expresin lgica que sirve para detectar direcciones no vlidas es: A23+A22+A21 (A20+A19)
II. Bastan 32 mdulos de RAM para obtener la capacidad deseada
2.57 Un disco magntico con 1024 pistas, numeradas del 0 al 1023, tiene la siguiente cola de peticiones de
acceso: 2, 35, 46, 23, 90, 102, 10 y 34. Si se utiliza la planificacin LOOK e inicialmente la cabeza se halla en
la pista 29 indique razonadamente si las siguientes afirmaciones son verdaderas o falsas:
I. La longitud media de bsqueda es la misma tanto si el movimiento de la cabeza, desde la posicin
inicial, se realiza en la direccin de las pistas crecientes como decrecientes.
II. Las solicitudes de acceso se podran atender en el orden 34, 35, 46, 90, 102, 23, 10, 2.
2.58 Supngase una memoria RAM de 2048 palabras 8 bits/palabra construida utilizando mdulos de
memoria RAM de 128 palabras8 bits/palabra. A fin de permitir el direccionamiento de las palabras de
memoria, el bus de direcciones:
A) Tiene 11 lneas, 4 de ellas para seleccionar cada mdulo y 7 comunes a todos ellos.
B) Tiene 11 lneas, 3 de ellas para seleccionar cada mdulo y 8 comunes a todos ellos.
C) Tiene 12 lneas, 5 de ellas para seleccionar cada mdulo y 7 comunes a todos ellos.
D)
Ninguna
de
las
anteriores
es
verdadera.

2.59 Se dispone de 3 mdulos de memoria con entradas de seleccin activa a nivel bajo. Dos mdulos son de
8K palabras y el tercero de 32 K palabras. Estos mdulos de memoria van a estar direccionados por un
procesador que posee un bus de direcciones con 16 lneas (A 15-0). Se requiere que los circuitos de 8K ocupen
las direcciones de memoria menores y las mayores, y que las palabras de direcciones sobrantes se repartan en
dos reas del mismo tamao.
A) (2 puntos) Proponga un mapa de memoria que utilice los tres mdulos con las
especificaciones indicadas anteriormente. Disee un circuito que realice ese mapa. B)
(2 puntos) Indique el mdulo de memoria y la posicin en dicho mdulo que se activa
con cada una de las siguientes direcciones (A15-0, en hexadecimal):0123, 2345, 4567,

6789, 89AB, ABCD, CDEF, EF01.

1. 2.60 Una unidad de disco tiene 4 superficies, 128 cilindros, 16 sectores por pista y 4 Kbytes por
2.

sector. Si el disco gira a 6000 rpm y tiene un formato con entrelazado simple cul es su velocidad
de transferencia?.
2.61 Se tiene una memoria cach con 256 bloques de 16 palabras cada uno. Si la funcin de
correspondencia es directa y las direcciones de memoria principal (Mp) tienen 32 bits, indique
razonadamente si las afirmaciones son verdaderas o falsas:

I. Las direcciones de Mp A327113316 y A326113716 se ubican en el mismo bloque de la memoria cach.


II. La direccin de Mp A3502127 16 se ubicar en el bloque 18 de la memoria cach (expresado en
decimal).
2.62 El siguiente diagrama representa una memoria asociativa y su contenido. A la vista de los valores de los
registros argumento, mscara, etiqueta y marca, y del contenido de la memoria, en una operacin de escritura
en esta memoria, en qu palabra se escribira el nuevo dato?
1
1

0
0

0
0

1
1

1
0

0
1

1
0

0
1

ARGUMENTO
MSCARA
Palabra 0 0
Palabra 1 1
Palabra 2 0

MARCA

Palabra 3 0
Palabra 4 0

ETIQUETA 1 0 1 0 0
1
1
1
1
1

1
1
0
0
1

0
0
0
1
0

1
1
1
0
1

1
1
0
0
1

1
0
0
1
0

1
1
0
1
0

1
0
0
0
0

2.63 Una memoria cach con correspondencia directa consta de 128 bloques. La memoria principal contiene
16K bloques con 16 palabras/bloque. El tiempo de acceso de la memoria cach es de 10 ns y el tiempo
requerido para llenar un bloque de la memoria cach es de 200 ns. Cuando una palabra a la que se desea
acceder no se encuentra en la memoria cach, en primer lugar se trae el bloque entero desde la memoria
principal a la memoria cach y a continuacin se accede a la palabra desde la cach. Inicialmente la memoria
cach est vaca. Se pide:
A) (1 punto) Dar el formato de la direccin de memoria. B) (2
puntos) Calcular la tasa de acierto para un programa que realiza 10
veces un bucle que va desde las posiciones de memoria 15 a 200.
C) (1 punto) Calcular el tiempo de acceso efectivo o medio para
este programa.
2.64 Un computador posee 4 mdulos de memoria RAM y un nico mdulo de memoria ROM. Todos ellos
Componente
RAM 1

Direccin hexadecimal
0000 007F

RAM 2
RAM 3
RAM 4
ROM

0080 00FF
0100 017F
0180 01FF
0200 03FF

tienen una longitud de palabra de 8 bits. El bus de direcciones de la memoria tiene 16 bits.
El mapa de direcciones de la memoria del computador es el mostrado en la tabla adjunta.
Indique si son correctas las dos afirmaciones siguientes:
I. Cada mdulo de memoria RAM tiene 128 palabras.
II. El mdulo de memoria ROM tiene 512 palabras.
2.65 Un computador tiene una unidad de memoria de 256 palabras y una memoria cach de
32 palabras. La memoria cach es totalmente asociativa, con un tamao de bloque de 8
palabras. Cuando se produce un fallo en la cach se reemplaza el bloque ms antiguo.
Suponer que inicialmente la memoria cach est vaca y que se leen sucesivamente las
direcciones de memoria principal: 00000000, 00000001, 00000011, 00100001, 00100101,
00010000, 00010010 y 00000000. Si se leyera la direccin 00100111.
I. Se producira un acierto en la memoria cach.
II. Se producira un fallo en la memoria cach y sera necesario reemplazar uno de los
bloques existentes en la cach.
2.66 Un disco magntico tiene dos superficies. El rea de almacenamiento en cada
superficie tiene un radio interior de 1 cm y un radio exterior de 5 cm. Si bien el tamao de
cada pista es diferente, cada una de ellas almacena el mismo nmero de bits. La densidad
de almacenamiento mximo que soporta este disco es de 10000 bits/cm. El espaciado entre
puntos correspondientes en pistas adyacentes es de 0.1 mm lo que incluye adems, el
espaciado entre pistas. Supngase despreciable el espaciado entre sectores. Se pide:
A) (2.5 puntos) Cul es el mximo nmero de bits que se puede almacenar en el disco?
B) (1.5 puntos) Suponiendo que el disco tiene la capacidad de almacenamiento
anteriormente calculada, cul es la velocidad de transferencia de datos desde el disco
a la cabeza de lectura/escritura en bits/seg si el disco gira con una velocidad de
rotacin de 3600 rpm? Para realizar este clculo suponga que el disco no tiene
entrelazado y que en un determinado instante slo se puede acceder a una de las
superficies del disco.
1. 2.67 Considrese una memoria cach asociativa por conjuntos, con 4 bloques por
conjunto. En ella se aplica el algoritmo de reemplazamiento LRU, modificado para
evitar el rebosamiento de los contadores. A cada bloque del conjunto se le asocia un
contador de 2 bits. Los cuatro contadores de dos bits son C0, C1, C2 y C3. En la tabla
2.

adjunta se muestra el valor de los contadores al realizar la inicializacin y tres determinados accesos.
Indique cul es el valor de los contadores (X0X1X2X3) una vez realizado el acceso nmero 4.
2.68 Una memoria cach con correspondencia totalmente asociativa tiene 16 bloques con 8
palabras/bloque. El tamao de la memoria principal es 216 palabras y la cach est inicialmente
vaca. El tiempo de acceso de la cach es de 40 ns y el tiempo requerido para transferir 8 palabras
entre la memoria principal y la memoria cach es de 1 ms. Se pide:

N acceso

Acierto/Fallo

C0

C1

C2

C3

Fallo

0
0

0
1

0
1

0
1

Acciones
Inicializacin
Bloque 0 rellenado

2
3
4

Fallo
Acierto
Acierto

1
1
X0

0
0
X1

2
2
X2

2
2
X3

Bloque 1 rellenado
Bloque 1 accedido
Bloque 0 accedido

A) Dar el formato de la direccin de memoria.


B) Calcular la tasa de acierto para un programa que ejecuta las instrucciones que estn
localizadas desde las posiciones de memoria que van de la 20 a la 45 y luego efecta
cuatro veces un bucle entre las posiciones de memoria 28 a 45 antes de parar.
Supngase que cuando hay un fallo, el bloque de la memoria cach se carga en 1 ms
y la primera palabra no la ve la CPU hasta que se ha cargado todo el bloque entero en
la memoria cach.
C) Calcular el tiempo de acceso efectivo o medio para este programa.
2.69 Se tiene un sistema con una memoria principal de 256 Kpalabras y una memoria cach
de 32 Kpalabras con bloques de 16 palabras, siendo el tamao de la palabra de 2 bytes. Se
sabe que el sistema de memoria cach tiene asignada una funcin de correspondencia de
tipo directo. Indicar cul de las siguientes direcciones provocara un reemplazamiento del
bloque de memoria cach ocupado por el bloque de memoria principal asociado a la
direccin 856010.
A) 857510 B) 868810 C) 4133410 D) Ninguna de las anteriores
2.70 Un disco magntico con 64 pistas, numeradas del 0 al 63, tiene la siguiente cola de peticiones de acceso:
1, 3, 63, 47, 2, 46. Indique si las siguientes afirmaciones son verdaderas.
I. La LMB (Longitud Media de Bsqueda) asociado a una planificacin SCAN es de 10.5. Se supone que
se parte de la pista 0 en el sentido ascendente de numeracin de las pistas.
II. La planificacin FCFS mejora ostensiblemente la LMB de la planificacin SCAN de la afirmacin
anterior, es decir, se obtiene una LMB mucho menor.
2.71 Una unidad de disco tiene 40 superficies, 1024 cilindros, 128 sectores por pista y 32 Kbytes por sector.
Adems se sabe que el disco gira a 7200 rpm y tiene un formato con entrelazado cudruple. Indique si las
siguientes afirmaciones son verdaderas.
I. La capacidad de la unidad de disco es de 160 GB.
II. La velocidad de transferencia es de 480 Mbytes/s.
2.72 Un dispositivo de entrada/salida tiene como direccin base la 40016. El bus de direcciones del dispositivo
utiliza las dos lneas de direcciones menos significativas A0 y A1 del bus de direcciones del sistema para
seleccionar registros internos del dispositivo. A su vez, la seleccin del dispositivo CS est conectada a un
circuito que implementa la lgica de seleccin y cuyas entradas son A2, A5, A6 y A7. Con cul de las
siguientes direcciones se puede acceder al mismo registro de este dispositivo que con la direccin 403 16?
A) 41B16

B) 48316 C) 40716 D) Ninguna de las anteriores.


12

10

2.73 En una memoria cach en la que se realizan 2 accesos se producen 2 fallos. La memoria cach tiene
un tiempo de acceso medio de 5 ns, mientras que el tiempo de acceso medio de la memoria principal es de
100 ns. Indique si las siguientes afirmaciones son verdaderas.
I. La tasa de aciertos es del 25%.
II. El tiempo de acceso medio al sistema conjunto memoria principal-memoria cach es de 87.5 ns.

2.74 Un computador tiene una memoria principal (M p) de 64k palabras de 16 bits/palabra con un tiempo de
acceso Ta. Tambin tiene una memoria cach (Mc) totalmente asociativa de 4k palabras y 512 palabras por
bloque. Considrese que la memoria cach est inicialmente vaca y que, cuando la cach est llena, se
reemplaza el bloque que se haya utilizado menos recientemente. Supngase que la UCP ejecuta un bucle 5
veces, en el que accede a 4101 palabras, desde la direccin 0 hasta la direccin 4100. La Mc es 8 veces ms
veloz que la Mp. Se pide:
A) Especifique el nmero de bits de los campos en que se descompone una direccin de Mp de este
sistema y calcule cunto tiempo se tardara en realizar estos accesos a Mp si este computador no
tuviera Mc.
B) Realice una tabla con 5 columnas, una columna por cada vez que se ejecuta el bucle, y tantas filas
como bloques tenga la Mc. En cada columna ponga el valor de la etiqueta existente en cada bloque de
la Mc al finalizar cada uno de los cinco ciclos. Expresar el valor de la etiqueta en hexadecimal.
C) Calcule cuntos fallos se producen en la Mc. Explique claramente su razonamiento.
D) Cada vez que se produce un fallo, primero se mueve el bloque completo de Mp a Mc y despus se lee
el dato de la Mc. Calcule cunto tiempo tardara la UCP en realizar estos accesos a memoria.
2.75 Un computador tiene una memoria principal de 128 K palabras de 16 bits por palabra y una memoria
cach con correspondencia directa de 2 K palabras y 512 palabras por bloque. En un momento determinado
comienza a ejecutar 1000 veces un bucle en el que accede a 2200 posiciones de memoria consecutivas.
Indique si las siguientes afirmaciones relativas a la novena ejecucin del bucle son verdaderas.
I. El nmero mnimo de fallos posible es 2.
II. El nmero mximo de fallos posible es 4.
2.76 Un computador con una longitud de palabra de 16 bits tiene un bus de direcciones de 24 bits (A 23-A0). Se
desea disear mediante mdulos RAM de 2Mpalabras 4 bits/palabra su unidad de memoria, con una
capacidad de 9 Mpalabras 16 bits/palabra. Adems se debe reservar el direccionamiento asociado al primer
Mpalabras para una ROM de 1Mpalabras x 16 bits que contendr el arranque del sistema operativo, mientras
que el resto de direcciones se ubicarn de manera consecutiva despus de ese primer Mpalabras (hasta los 10
Mpalabras). Indicar cul de las siguientes afirmaciones es cierta:
I. Una expresin lgica que sirve para detectar direcciones RAM vlidas es:
A23 ( A22 + A21 + A20) + A A22 A21
23

II. Bastan 19 mdulos de RAM y 1 mdulo de ROM para obtener la capacidad deseada.