Tesis ATPCIRCUITOS

UNIVERSIDAD DE CANTABRIA
FACULTAD DE CIENCIAS
TESIS DOCTORAL
PRESENTADA POR
Antonio Tazn Puente

PARA OBTENER EL GRADO DE
DOCTOR EN CIENCIAS FSICAS

ESPECIALIDAD
ELECTRNICA
ESTUDIO DEL COMPORTAMIENTO

NO LINEAL DE DISPOSITIVOS
ACTIVOS MICROONDAS
SANTANDER. Junio de 1987
Gema.
D. NGEL MEDIAVILLA SNCHEZ, Profesor Titular de

Electrnica de la Facultad de Ciencias de
la
Universidad
de Cantabria
HACE CONSTAR:
Que el trabajo titulado "Estudio del comportamien

to no lineal de Dispositivos Activos Microondas",
realizado por D. ANTONIO TAZN PUENTE
en
el
ha
sido
Departamento
de Electrnica de la Facultad de Ciencias de la Universidad

de Cantabria, bajo mi direccin, y que rene las condiciones
exigidas a los trabajos de Doctorado.
Santander, Junio
1987
A. Mediavilla Snchez
Quiero expresar mi ms
sincero agradecimiento al Profesor
D.
NGEL MEDIAVILLA SNCHEZ, Director de esta tesis, su ayuda y sus con

tinuas sugerencias. Gracias a su magistral direccin ha sido posible
llevar a buen trmino este trabajo.
Al Profesor D. Jos Luis Garca Garca quiero agradecer la opor

tunidad que me brind y sus continuos apoyos en el desarrollo de este trabajo, asi como mi sincero reconocimiento al guiar mis primeros
pasos cientficos.
Al Profesor D. Juan Obregn, Profesor de la Facultad de Ciencias

de la Universidad de Limoges, quiero agradecer la oportunidad que me
"
ofreci de utilizar los laboratorios de su Departamento, as como sus

continuas sugerencias tanto en la parte terica como experimental.
A todos los miembros del Departamento de Electricidad y Magnetis

mo, mi consideracin, y en especial a D. Antonio Cordero Moguel por su
ayuda desinteresada.
Finalmente a Guillermina Lpez por su paciente y cuidadoso traba

jo en el ordenador, y a Javier Torralvo por su esmerado trabajo de re
produccin, mi consideracin.
Antonio Tazn
NDICE
CAPITULO I
; INTRODUCCON GENERAL
CAPITULO 11 ; MODELO FET
II-l.- INTRODUCCIN
II-2.- ESTRUCTURAS FET
II-3.- PRINCIPIO DE OPERACIN DE UN MESFET
18
I1-3.1 - Operacin de un MESFET sin Cate
19
II-3.2 - Operacin de un MESFET con Gate
24
II-4.- MODELO GRAN SEAL DEL GaAs-HESFET
31
I1-4.1 - Fuente Ids
34
II-4.2 - Unin Schottky
39
II-4.3 - Efecto Breakdown
43
II-4.4 - Clculo de los Parmetros de un GaAs-MESFET
46
II-5.- MODELIZACION FSICA
59
II-6.- RESULTADOS EXPERIMENTALES
63
CAPITULO III: ANLISIS NO LINEAL - BALANCE ARMNICO
III-l.- INTRODUCCIN
79
II1-2.- PRINCIPIO DEL MTODO : CASOS AUTNOMO

Y NO AUTNOMO
III-3.- PROBLEMA LINEAL
82
88
III-3.1 - Circuito Embeding
S8
III-3.2 - Circuito de erapaquetado
99
III-3.3 - Circuito lineal total
101
III-4.- DISPOSITIVO NO LINEAL
104
III-5.- BALANCE ARMNICO
106
II1-6.- GRADIENTE ANALTICO
109
III-7.- SIMULACIN
119
CAPITULO IV ; OPTIMIZACIN NO LINEAL

IV-1.- INTRODUCCIN
126
IV-2.- TCNICAS DE OPTIMIZACIN POR SIMULACIN
126
IV-3.- OPTIMIZACIN EXPERIMENTAL. LOAD PULL
132
IV-4.- ANLISIS MATEMTICO DEL PROBLEMA
136
IV-4.1 - Formulacin General
136
IV-4.2 - Aplicaciones
137
de la optimizacin
IV-6.- IMPLEMENTACION LINEAL
146
IV-5.1 - Concepcin Oscilador
147
IV-5.2 - Concepcin Amplificador
152
IV-6.- SIMULACIN
153
IV-6.1 - Optimizacin de la mxima potencia aadida
153
IV-6.2 - Simulacin de un banco de Load-Pul 1
175
CAPITULO V
: SIMULACIN. RESULTADOS EXPERIMENTALES
V-1.- RESULTADOS EXPERIMENTALES Y SIMULACIONES

A 10 GHz
180
V-1.1 - Comprobacin de ganancia S21
180
V-1.2 - Amplificador a frecuencia fija
181
V-1.3 - Amplificador en banda 9-10 GHz
190
V-2.- OSCILADOR SINTONIZADO A VARACTOR
195
V-3.- AMPLIFICADOR/OSCILADOR A MXIMA POTENCIA

AADIDA
V-3.1 - Optimizacin a mxima potencia aadida
201
201
V-3.2 - Inipleraentacin y anlisis del circuito

amplificador
212
V-3.3 - Oscilador
225
REFERENCIAS
230
CAPITULO
INTRODUCCIN
GENERAL
nadie
se
le
oculta
hoy
en
dia la gran importancia que han
adquirido las comunicaciones en la vida cotidiana del

punto de
que cualquier
hombre, hasta el
actividad bien sea laboral, familiar o de ocio
tiene necesidad de utilizar algn sistema de comunicacin.

Dentro
de
los
importancia
las
microondas)
lo
sistemas
de
apiicaciones
que
tecnologas. Es
conlleva
por esto
comunicacin
en alta
un
han
adquirido
frecuencia
gran
gran
(frecuencias
desarrollo
en
este
de
tipo de
por lo que el diseador necesita rodearse de
herramientas eficaces, entre ellas el software
de diseo
potente, que
le permita hacer frente a esta demanda.

Estas
razones
hecho
que se hayan desarrollado programas de
anlisis y optimizacin pequea
seal (COMPACT, TOUCHSTONE), pero las
prestaciones
han
que
microondas.
las
se
exigen
apiicaciones
tecnologa monoltica,
hoy en
de
da
potencia
de
y
los
la
dispositivos
aparicin
de
de
la
hacen necesario un conocimiento ms preciso del
comportamiento no lineal de los circuitos,
lo que
hace imprescindible
el tratamiento de este tipo de dispositivos en gran seal.

Para
grandes
progranas
temporales (SPICE, CIRCEC). Este tipo de programas presentan
problemas
de
resolver
tiempo
de
aunque, an
este
clculo
son
problema
la
se han
las series de Voltrra
C463.
resolver no
aparecido
hora de anal izar el estado estacionario
imprescindibles
transistorios. Tambin
han
cuando
se
trata
dado soluciones
[473
pero
de
estudiar
aproximadas basadas en
nicamente
son
tiles para
linealidades dbiles. Un punto de vista interesante es el
tratamiento de circuitos no 1ineales a partir de la funcin descriptiva

483; es una aproximacin al primer armnico, muy til en circuitos que
son
muy
selectivos
dispositivos
de
armnicamente,
microondas. Otro
optimizacin no 1ineal que

(medida de
mtodos
parmetros de
muy
se
cosa
grupo
pueden
que
de
ocurre
mtodos
clasificar
de
en
muchos
analisis y
como experimentales
scattering gran seal C783 y Load Pu11), son
interesantes
aunque
tambin
pierden
informacin
del
contenido armnico.
En los
ltimos aos han sido muchos los autores [453, [533, C543,
[553, [563 . C573 , [773 , [793

resolucin de
hbrido, es
circuitos no
decir, mtodos
que
han
orientado
lineales por
que
tratan
-1-
sus
mtodos de
las
no
esfuerzos
a la
analisis de tipo
linealidades
de un
circuito
en
temporal
la
parte
lineal en frecuencial, comparando
ambas. Estos mtodos son muy eficientes cuando se trata de
estudiar el
funcionamiento de la malla no lineal en el estado estacionario y adems

son capaces de proporcionar informacin armnica del circuito.
El presente trabajo va a tratar
mallas
no
lineales
en
el
precisamente de
estado
la resolucin de
estacionario por medio de mtodos
hbridos.
Para resolver este
comportamiento no
tipo
lineal de
de
circuitos
es
necesario
conocer el
los dispositivos activos que forman parte
del mismo por lo que la modeliaacin, especialmente del transistor FET,

compone
una
parte
importante
del
trabajo. Asi, el captulo 11 va a
tratar precisamente de este problema. En

gran auge
primer lugar
se justifica el
que ha tomado el MESFET en los ltimos tiempos, para pasar a
continuacin a hacer una breve descripcin de su comportamiento fsico.

En sucesivos apartados se describien distintos modelos aparecidos en la
literatura ,as como los diferentes tratamientos que dan
las
no
linealidades, proponiendo
varios
modelos
cuales dos, con diferentes modificaciones, han

programa
de
optimizacin.
Tambin
parmetros del modelo.La ltima parte del
analticos de los
sido
trataremos
los autores a
incluidos
en el
la forma de medir los
captulo est
dedicada a la
medida experimental y posterior modelizacin de un transistor MESFET.

Conviene resaltar la importancia del proceso de modelizacin en el
tratamiento de elementos no lineales, MESFET en este caso, debido a que
un dispositivo
bien modelado permite predecir, en cada situacin, cual
va a ser su comportamiento no lineal. Adems, es la

informacin armnica
del elemento no lineal. Este ha sido el motivo de
que hayan sido muchos los autores

C193, C283,
forma de conseguir
[373, C403,
E63,
C423, C493,
111, C83, C123, C153, C18],
C803, C813 que se han dedicado a
resolver este problema.

En el captulo III se hace un estudio de los
anlisis no
balance
distintos mtodos de
lineal para posteriormente pasar a describir el mtodo del
armnico. Este mtodo ha ido desarrollndose
los aos
en la
dcada de
80 aunque sus bases se dieran a finales de la dcada anterior
C513, C523.
Una vez que el mtodo de anlisis esta
pasa a
perfectamente definido, se
describir el circuito lineal que envuelve al dispositivo activo
-2-
de tres terminales. Es un circuito capaz de resolver la

los problemas
mayor parte de
que se plantean con transistores y se da una formulacin
niatricial compacta. Resuelto el problema lineal, se plantea
la funcin
error que se minimizar por el mtodo de balance armnico.

Como se
van a implementar dos mtodos de resolucin de la funcin
error, sistema
desarrollado
analtica.
de
la
En
ecuaciones
formulacin
la
ltima
miniraizacin
que
parte
nos
con
calcula
del
capitulo
gradiente,
se ha
el gradiente de forma
se
hace
un
estudio
comparativo de las posibilidades y aplicabilidad de ambos mtodos.

El captulo
IV se
ocupa del estudio de la optimizacin no lineal
pero desde un punto de vista diferente; en vez de optimizar el circuito

lineal que rodea al elemento no lineal (FET en este caso), se optimizan
las tensiones y corrientes en los terminales del transistor desprovisto
de
la
envoltura
lineal. Se
ha
descrito
tambin
optimizacin experimental mediante un
banco de
caso
poder
del
anlisis,
optimizacin,
se
con
ha
objeto
de
desarrollado
la
el
proceso
Load-Pull. Como
realizar
de
en el
el
software de
correspondiente
formulacin
matricial. La ltima parte del captulo estar dedicada a comprobar los

resultados del programa de optimizacin desarrollado.
tomado
el
modelo
de
un
transistor
de
la
Para ello
se ha
literatura C73 y se han
comparado resultados de optimizacin con resultados de anlisis para la

mxima potencia aadida en el transistor, cuando se tienem
de generador y
carga
continuacin se
nulas,
ha hecho
inyectando
un estudio
seal
de un
en
ambas
impedancias
puertas. A
amplificador a frecuencia
fija y el de un oscilador, siempre con el mismo transistor.

El captulo V va a estar
dedicado a
resolver distintos circuitos
no lineales, comparando los resultados de simulacin con los obtenidos

experimentalmente. La primera parte est dedicada a la
potencia
de
salida
en
funcin
de
la
potencia
de
obtencin de la
entrada
de un
transistor cargado por 50 ohmios para pasar a disear un amplificador a

frecuencia fija
con una red serie paralelo, resolviendo a continuacin
un amplificador en la banda 9 a 10 GHz. El
transistor utilizado
es un
MGF-1802 medido experimentalmente en el capitulo II.

Posteriormente se ha hecho, con el mismo transistor, un estudio de
un oscilador, entre 6 y 9 GHz aproximadamente, sintonizado con un diodo
varactor. Se
har un
completo estudio del comportamiento del circuito
-3-
en funcin de la capacidad del varactor.

El siguiente apartado est dedicado al anlisis y diseo terico y
experimental de un amplificador y un oscilador. Previamente se ha hecho
una optimizacin a
contenido armnico.
la mxima
potencia
aadida
pero
minimizando su
Tanto en el caso amplificador como en el oscilador
se comparan los resultados tericos con los obtenidos experimentalmente.
-4-
CAPITULO
MODELO
II
FET
II-l.- INTRODUCCIN
A pesar
de que
Hilliaro Schockley en el ao 1952 13 introdujo el
principio de funcionamiento del transistor a Efecto de Campo (FET)#
no
es hasta 1970 cuando se empieza a hablar de la revolucin del MESFET en

ios componentes de estado sol ido de aicroondas, debido principalmente a
la aparicin
del
arseniuro
de
galio
coo
un
material
con
propiedades muy pronetedoras. La movilidad de sus portadores

est en
torno a
tipo
en
los
el
unas
de tipo N
8500 cm^/V/s contra los 1500 para los portadores
silicio. El
limite
de
velocidad
de
portadores es
igualmente ls elevada en el caso del GaAs y adems se puede fabricar

un semiconductor
difcil de
mucho ms
aislante porque, aunque sobre
realizar estructuras
el GaAs es
del tipo Metal-Aislante-Semiconductor
{MIS)(al contrario que en el Silicio 3, es relativamente sencillo hacer

un
contacto
de
tipo
Schottky,
es
decir, unin Me ta1-Sera i conductor
(MES).
Es bien conocido que el transistor a efecto de campo
de arseniuro
de galio (GaAs-HESFET) consigue mejores condiciones de funcionamiento a

bajo ruido y
embargo
mejor
durante
ia
ganancia
primera
desarrollo se restringe
evidentes. Por
altas
mitad
nivel
frecuencias
de
de
un lado el arseniuro
la
dcada
laboratorio.
de galio
(10GHz)
de los aos 7f su
Las
razones
schottky en
son
es un material an muy
poco conocido, y necesita dos tipos de contactos: metlico en

Drain y
C23, sin
Source y
Gate. Por otro lado, la anchura de gate necesaria
tiene una longitud menor que la que la industria de
la poca
es capaz
de garantizar. Todo esto hace que el MESFET sea an un dispositivo muy

poco fiable C33.
Por tanto, hasta el ao 1975 se puede observar un
de los
transistores bipolares y diodos Inpatt sobre todo en el dominio
de las potencias elevadas. Los transistores

liberar
gran desarrollo
10
2GH2
funcionando
en
bipolares son
clase
y,
asimismo, hay
amplificadores a diodo Inpatt con una potencia de salida de

(aunque necesite
una alimentacin
cuando aparecen en
MSN
en
capaces de
IW a 10GHz
de cerca de 60M). Es en el ao 1976
IEEE
Microwave
Theory
and Techniques
C43,C53 nmeros monogrficos dedicados al MESFET.

En la
actualidad el MESFET se utiliza, no slo en aplicaciones de
-5-
pequea sefial y bajo

aplicaciones
de
ruido, sino
gran
seal
que se
utiliza
cada
da
ms en
tales como amplificadores de potencia de
microondas, osciladores, mezcladores, multiplicadores
circuitos
pulsados C6].
En el
amplificadores de
potencia, el FET
tiene una eficiencia y un funcionamiento comparable e
incluso superior
al de
caso de
osciladores o
cualquier otro
dispositivo de estado slido o fuentes TWT C73.
Tambin es atractivo en el diseno de multiplicadores. Ello es

que el
debido a
transistor a efecto de campo proporciona conversin de ganancia
en un determinado ancho de banda adems de mantener un buen aislamiento

entrada-salida C83.
Mencin
mezcladores
responden
ruido
aparte
de
merece
microondas. Las
aproximadamente
intermodulacin
transistores
la aplicacin
bipolares
una
del
HESFET
caractersticas
de
de
GaAs en
transferencia
ley cuadrada,y su caracterstica de
de
tercer
diodos
orden
es menor
Schottky.
Pero
que
en
los
la diferencia
fundamental con los diodos Schottky, (los transistores bipolares quedan

descartados por
su limitacin
FET obtienen conversin
de
implica una
menor necesidad
cabeza
mezclador.
del
mezcladores ancha
en frecuencia) es que los mezcladores a
ganancia
en
lugar
de
prdidas,
de etapas amplificadoras bajo ruido en la
Particularmente
banda en
til
en
la
de RF,
aplicacin
de
microondas es el Dual-Gate HESFET. En este
dispositivo, una puerta se utiliza para la seal LO y

entrada
lo que
pudindose
la otra
para la
tambin utilizar como oscilador-mezclador
para aplicaciones comerciales bajo costo C93,C10].

Teniendo en cuenta lo dicho anteriormente, podemos concluir que el
FET
es
hoy
un
dispositivo
activos de microondas. La
(Irapatt y
Gunn) en
que los diodos son

Adems, a
imprescindible en el diseo de circuitos
razn
de
la
persistencia
los diodos
oscilacin/amplificacin y schottky en mezclado es

elementos
muy
sencillos
la
hora
del diseo.
frecuencias altas son capaces de conseguir potencias mayores
(5w en la banda de 30-40 GHz para

importante,los
diodos
son
un diodo
capaces
de
Impatt).Por ultimo, y ms
alcanzar
superiores a las que en la actualidad puede alcanzar el

(hasta 1000GHz
cada dia
de
el diodo
alcanza
frecuencias
muy
transistor FET
schottky). De todas formas, el transistor FET
cotas roas elevadas
-6-
tanto
en
frecuencia
como en
potencia.
En
frecuencia
es
capaz actualmente de llegar a los 50Ghz
aunque con una potencia muy baja y en potencia es capaz de

la banda de 15 a 20Ghz y
La utilizacin
300mW en la banda 20 a 26Ghz C U l .
del transistor
FET en potencia, como mezclador, y
en la nueva tecnologa monoltica, hace que cada da sea

tener un
dar 2.2W en
ms necesario
conocimiento exhaustivo de su comportamiento. Ya no es vlido
el dsefto a partir de los parmetros scattering

retoques posteriores
en gran
en el
seal. Para
potencia
modelo
partir
circuito: es necesario caracterizar el FET
elle
de
equivalente
existen
un
no
pequea seal haciendo
banco
dos
mtodos:
caracterizacin en
de Load-pul 1 o bien obtencin de un
lineal
que
responda
adecuadamente
al
funcionamiento real del transistor.

Algunos autores
C26D,
C273,
C283,
C29], deducen
un
modelo
equivalente gran seal para el MESFET a partir del modelo pequea seal
considerando a
este ltimo como una aproximacin de primer orden. Para
el lo se efecta una serie de medidas de parmetros de scattering en una

amplia
gama
de
frecuencias
para distintos puntos de polarizacin. A
continuacin, mediante un programa de optimizacin se ajustan, en cada

punto
de
polarizacin,
los
parmetros
variacin con la polarizacin

aquellos
que
no
varien
se
del
fijan,
apreciableraente.
modelo, se
tomando
En
el
estudia su
valor medio,
este punto se vuelve a
optimizar, pero ahora con una serie de elementos fijos y
se obtiene el
resto de parmetros del modelo pequea seal. Si ahora conseguimos para

estos parmetros ecuaciones anal 1 ticas que sean
caractersticas
de
continua
del
MESFET
capaces de
seguir las
(aproximadamente
cuasi-
esttica), habremos conseguido el modelo gran seal.

Otros
autores
C303,
parten
de
las
caractersticas estticas,
suponiendo posteriormente una variacin sinusoidal en los terminales de

tensin. Esto vuelve a
ser una
aproximacin de
primer orden (funcin
descriptiva).
El
presente
capitulo
se
modelizacin
de
transistores
inicialraente
un
estudio
MESFET,
para
estticas de
pasar
va
MESFET.
cualitativo
posteriormente
dedicar
Para
precisamente
ello,
vamos
de
la
hacer
del funcionamiento fsico de un

modelizar
sus caractersticas
donde se pueden obtener las expresiones analticas de las
no linealidades. A continuacin
se estudiar
-7-
el modelo
pequea seal
con
objeto
de
obtener
los
valores de los elementos lineales, para
llegar finalmente al modelo completo gran seal.
II-2.- ESTRUCTURAS FET

Un
transistor
efecto
de campo
(FET) es
un
dispositivo
semiconductor unipolar que puede ser descrito, en primera aproximacin,

como
una
iraraitancia de
material
semiconductor
cuya
seccin
esta
modulada por una unin inversamente polarizada C31. Esta unin tiene la
misin de ser una puerta permanente
corriente a
travs
de
(gate) que
controla
el
paso de
un semiconductor moderadamente dopado (canal)
C10D. Basndose en este principio se
pueden imaginar
bsicas
de campo; una puerta aislada, una
de
transistores
efecto
tres estructuras
unin P-N y una barrera schottky E12D.

En la figura II-l se representa el esquema bsico de un transistor
a efecto de campo de puerta aislada (HOSFET).
Gate
Source
Drain
Oxido
Mtalhacion
Semiconductor
Semiconductor (tipo p)
Tipo n
Fig.II-1 Transistor Metal-Oxido-Semiconductor(MOS)
Este tipo de transistores se fabrican fundamentalmente en silicio,

aunque algunas veces se utilicen semiconductores compuestos.
El
principal
problema
que
presentan
los
transistores
MESFET,problema que les inhabilita para su utilizacin en el dominio de

las microondas, es la presencia de elementos parsitos;
capacidad
muy
grande
capacidad
degrada
ligada
al
xido
considerablemente
-8-
su
que
aisla
velocidad
sobre todo una
la
de
puertas Esta
respuesta. En
algunas
ocasiones
se
utilizan semiconductores compuestos (Fosfuro de
Indio) para compensar en cierta medida
este problema
aprovechando las
propiedades de transporte mas favorables de estos semiconductores.

La figura
II-2 representa
(JFET). Estos dispositivos estn
un transistor
con puerta de unin P-N
fabricados generalmente
en silicio y
su utilizacin sobrepasa IGHz de frecuencia.
Source
Drain
Gate
^
semiconductor tipo n
Gate
Inferior
wmm
'
>
semiconductor tipo P -
mm'////////m/m///im
'imim/m/mk
Fig.II-2 Transistor JFET
Esta limitacin
es debida
principalmente a
donde la corriente debe de estar

tipo N,
ser
ya que
aislante
confinada a
su propia estructura
la lmina
conductora de
la lmina inmediatamente inferior, (substrato) debe de

la
resistividad
suficientemente elevada
intrnseca
para satisfacer
necesario tratar este material
para
del
silicio
no
es lo
esta condicin. Se hace pues
aumentar
la
resistividad aunque
esto representa un problema adicional puesto que el semiconductor tiene

que soportar temperaturas superiores a 800'='C, necesarios para realizar
la
difusin
prdidas
de
de
puerta
propiedades
el
en
substrato
el
de tipo N, lo que significa
material.
Hay
tres
soluciones
tecnolgicas para evitar estos problemas:

a)
Utilizar
tecnologas
frias
(implantacin
inica y recocido
pulsado) que permiten evitar el calentamiento del semiconductor.

b) Aadir una segunda puerta {Fig.II-2), opuesta a la primera, que
permita despoblar de portadores la lmina inferior. Esta es la solucin
adoptada por la casi totalidad. El inconveniente radica en la aparicin
de una capacidad suplementaria que lo inhabilita para su utilizacin en
-9-
altas frecuencias.
c) Realizar la lmina semiconductora tipo N sobre materiales tales
como el zafiro, que presentan una estructura cristalogrfica comparable
a
la
del
silicio.
Esta
es
la
solucin
que
se
utiliza
para la
fabricacin de circuitos monolticos de silicio hasta 2GHz.

Conviene aftadir
galio, aunque
desarrollado
las
son,
que es
posible construir JFET sobre arseniuro de
razones
por
para
un
que
lado,
esta
estructura
no
se
haya
la gran dificultad que existe para
controlar con precisin las dimensiones en la difusin de puerta, y por

otro, la
imposibilidad de conseguir unas dimensiones tan pequeas como
las que son necesarias.

Si en lugar de una puerta difusa como en el
puerta metlica
directamente sobre
se
estructura
obtiene
la
temperaturas de
utiliza una
el semiconductor (unin schottky),
MESFET. Esta
la difusin
JFET, se
y permite
(dimensin en la direccin del flujo
tcnica
evita
las altas
conseguir longitudes de puerta
de electrones)
que pueden llegar
hasta 0.25pm para dispositivos trabajando a muy alta frecuencia.

Los
primeros
dispositivos
MESFET
siendo capaces de alcanzar frecuencias

cabe pensar
que estos
fueron
tan
altas
como
20GHz. Adems
transistores son muy tiles en amplificacin de
media potencia hasta la banda X. Pero para

a unas
fabricados en silicio
utilizar estos dispositivos
altas frecuencias Mead C133 sugiri sustituir el silicio por un
semiconductor compuesto por arseniuro

presenta sustanciales
de galio
(GaAS). El GaAs-HESFET
mejoras en su funcionamiento con respecto al Si-
MESFET C3D,C5J,C103. Estas mejoras
son
debidas
principalmente
a las
siguientes caractersticas:
a) El
lmina
substrato
activa
semiaislante
tiene
mayor(10''/cm). Esto
una
de
GaAs sobre el que se crece la
resistividad
intrnseca
cinco
veces
permite solucionar el problema de aislamiento que
presentan los transistores de silicio tanto JFET como MESFET.

b) La movilidad
velocidad
de
electrnica
conduccin
menor que en el
silicio.
de
dos veces
Esto
GaAs
es
seis
veces
mayor, la
mayor y el tiempo de trnsito es
permite
su
utilizacin
ms altas
frecuencias con un menor ruido de fondo.

c)La
colocacin
de
la
puerta
directamente
sobre el substrato
permite eliminar prcticamente la capacidad de puerta.
-10-
En la
actualidad existen
frecuencias prximas
tipo
de
a los
transistores
aplicaciones
de
GaAS-MESFET que
100GHz. No es extrao, por tanto, que este
hayan
bajo
presentan oscilacin a
adquirido
ruido,
una
oscilacin,
gran
supremaca
amplificacin
de
en
media
potencia, mezcla y multiplicacin hasta frecuencias de 40GHz.
Drain
Gate
Source
Heplexion
Lamina activa
.15 jjm
id=1.Exp(17)Cm
3.0 jjm
Buffer
Substrato
100
Fig.II-3 Esquema bsico de un MESFET (dimensiones tpicas)
En la figura II-3
MESFET. La
regin activa
dopada, crecida
bajo la
se
sobre un
zona de
puede
observar
es una
de 10*' cm-^. En
bsico
de un
dopado. El
canal esta situado
para ios MESFET de arsenuro de galio se
utiliza material de tipo N debido

dopado es
esquema
lmina de 1000 a 2500% moderadamente
substrato no
deplexin y
un
a su
mayor movilidad:
el nivel de
la parte inmediatamente inferior al canal
existe una lmina no dopada o buffer para evitar impurezas en la lmina

activa durante el procesado del material. Las metalizaciones de drain y
source son dos contactos hmicos
cuales
se
aplica
longitudinal. En
suficientemente
una
tensin
operacin
intenso
en
como
la drain. La gate
DC
normal,
para
velocidad de saturacin, crendose

source a
los
extremos
que
crea
el
campo
acelerar
-11-
un
canal
campo
en los
elctrico
elctrico
los
una corriente
forma una
del
es
lo
elecrones hasta la
electrnica desde la
barrera schottky
con el canal
formando, a cero voltios de alimentacin una regin de deplexin que se

extiende a
lo largo
del canal. Al igual
que el
diodo, la regin de
deplexin tiene un efecto capacitivo. Cuando se varia

la gate
la tensin entre
y la source se produce una modulacin en la anchura de la zona
de deplexin y por lo tanto en la anchura del canal: vara la corriente

en el canal.
A lo largo del tiempo, se ha ido introduciendo multitud de cambios
en
la estructura
bsica
funcionamiento. El
del
MESFET
con
objeto
Ya en
ruido en
C143.
su
objetivo de estos cambios es optimizar una serie de
parmetros del circuito que afectan principalmente

ruido.
de mejorar
1972 Llechti
a la
et al. consiguen un GaAs-MESFET con bajo
amplificacin (3.5dB) y 6.6dB de ganancia
La mejora
de la
ganancia y al
asociada a 10GHz
figura de ruido se debe principalmente a: 1)
alta pureza en el buffer situado entre el substrato y la lmina activa,

2) un
alto nivel de dopado (2.5x10^^ cra-^) en la lmina activa de tipo
N, 3) miniraizacin de la resistencia hraica del

la source, 4) consecucin
de pequeas
canal entre
la gate y
longitudes de gate {<0.5pm) ya
que al reducir la longitud de gate se mejoran tanto la ganancia como el

ruido. El
problema no es tan
simple como
cuatro apartados. Cuando se reduce la
le hemos expuesto en estos
longitud de
gate, se
reduce la
capacidad gate source y se mejora la transconductancia, y a que sta es

proporcional la relacin
resistencia de
gate al
longitud-anchura
de
gate, pero
aumenta la
reducir su seccin transversal lo cual tampoco
es conveniente por lo que se hace necesario llegar a un compromiso.

Una de las soluciones tecnolgicas ms comunmente utilizada
para
reducir las resistencias de gate, de canal y de source es introducir la

gate en
un hueco
en forma
de surco
(Fg.II-4) en
una lmina activa
estrecha.
Si
la seccin
trarversal
redondo), la longitud de la zona

tendra si
del
de
surco
tiene
deplexin
es
forma
de U (fondo
menor
que
la que
fuese plano y el efecto es el de una gate de menor longitud
que la que realmente
tiene. Adems, el expesor
de material epitaxial
entre la source y el canal es mayor por lo que disminuye la resistencia

de source. Otra de las caractersticas es que la seccin
la gate
tiene forma
forma de reducir la
de T
tranversal de
lo cual reduce la resistencia de gate. Otra
resistencia
de
-12-
gate
es
travs
de mltiples
contactos pero a costa de incrementar la capacidad parsita (Fig.II-S).
Drain
Source
-)
Gate
Lamina
Epitaxlal
Buffer
Substrato
Fig.n-4 MESFET con la gate (en T) dentro de un surco
mMtt ONOmC PAOS

ORAW MOALtZAtlON
Fig.II-5 MESFET bajo ruido, pequea seal C103
Un
aspecto
importante
compromiso que debe existir

aplicacin proyectada.
bajo ruido es siempre
en
la
entre
fabricacin
de GaAs MESFET es el
costo, frecuencia
de
operacin y
Se ha dicho anteriormente que para dispositivos

deseable
minimizar
la
longitud
de
gate. Sin
embargo, estos dispositivos requieren una tecnologa de fabricacin ms
-13-
depurada, y si a esto se afiade su
limitada fabricacin, se tiene como
resultado un alto costo.

Un dispositivo
que merece
especial atencin es el GaAs-MESFET de
doble gate (Fig.II-6).
II
ig 11 ig
12
Fig.II-6 MESFET de doble puerta
Estos dispositivos pueden realizarse con bajo

dinmico a
frecuencias de
microondas. Las
ruido y
un amplio rango
principales ventajas de la
estructura doble gate respecto a la de simple gate son C15D,C183:

1) Mayor variedad de funciones debido a la presencia de
dos gates
independientes.
2)Henor realiroentacin (mayor aislamiento) lo que hace que aumente
la ganancia en potencia y la estabilidad.
La capacidad de realimentacin de estos dispositivos de doble gate
pueden ser
del orden
de 0.004pF mientras que
en el MESFET de puerta
simple es del orden de 0.02pF: esto hace que el aumento en ganancia sea
-14-
apreciable. Adems,
la ganancia
rango
alimentacin
variando
facultad
que
la
les
hace
control de ganancia
portadoras
de
muy
R.F puede
DC
de
tiles
ya
la
para
(amplificadores
microondas)
ser controlada en un ancho
que
segunda
gate C163,C173,
disear amplificadores con
en
receptores
moduladores de
su
respuesta esta por debajo del
nanosegundo.
Conviene
dispositivo
resaltar
limitado
pequea seal
MESFET de
por
ltimo, que
nicamente
y bajo
ruido, sino
potencia C121,C19].
el
GaAs-MESFET
no
es un
amplificadores de ancho de banda,

que ya
en 1973
apareci el primer
Para disear un GaAs-MESFET de potencia
hay que tener encuenta las siguientes consideraciones:

a) Tiene que tener
controlar
una
una
corriente
anchura
de
de
drain
gate
suficiente
para poder
grande. Sin embargo nicamente se
puede llegar hasta una cierta anchura pues a partir de ella la tensin
a lo
largo de la gate comienza a ser no uniforme. Un criterio prctico
para calcular la mxima anchura de gate puede

sea menor
que 1/10
de la
una gate
dicha dimensin
longitud de onda de la linea de transmisin
formada por los electrodos de source

anchura para
ser que
gate. Por
ejemplo
la mxima
de Ipra de longitud deber ser de 50pm en 10GHz
C191. Entonces, cuando se
quiera
para mantener
de gate
la tensin
paralelo varias gates, cada
conseguir
una
determinada anchura,
uniforme, deberemos
una de
ellas con
de conectar en
anchura mxima (Fig.II-
7).
Fukuta
demostr
experimentalmente
(Fig.II-8) que la potencia de
salida por unidad de ganancia Pu es proporcional

total Wg
a la anchura de gate
hasta un cierto Wgl por encima del cual la potencia de salida
es menor que la esperada. Por tanto, existe
un lmite
prctico Wgl en
la anchura total de gate.

b) Otra
forma de incrementar la potencia de salida es disear una
estructura FET con un voltaje breakdown entre drain y source alto. Esto
se
debe
que
cuando
se
alimentacin drain-source Vds

aumento de
la tensin
consigue
puede
ser
aumentar
dicha
mayor. Para
tensin, la
conseguir este
de breakdown se introducen regiones n+ bajo los
electrodos drain y source (Fig.11-7).
-15-
Fig.n-7 Vista en corte de un MESFET
Pu (Watt)
2.0
1.5
1.0
0.5
Anchura de Gate {pmj
200
500
1000
5000
10000
Fig.lI-8 Potencia en funcin de la anchura de gate
-16-
c) otro aspecto importante es conseguir
un substrato semiaislante
(buffer) de alta resistividad para aislar la lmina activa.
Fig.II-9 MESFET interdigital de potencia

Los
MESFET
de
potencia
(Fig.II-?), no slo para

adems, al
se construyen con estructuras interdigitales

conseguir
uniones
gate
paralelas
estar los dgitos de source unidos a la metalizacin total
del chip, tienen una baja impedancia de conexin y proporciona

camino trmico
11-10.
La
de la
estructura
10a) se localiza en la parte

para
la
un buen
para la disipacin C203. Una estructura que proporciona
ciertas ventajas sobre la

figura
sino que
disipacin
de
figura II-9
se puede
observar en la
interdigital de drain y source (Fig.IIsuperior mientras
calor, esta
que la
gate, plateada
localizada en la parte inferior
{Fig.n-10b).
Las ventajas
activa esta
de esta
configuracin son
unida ntimamente
las siguientes:
al disipador
de calor:
1) la regin
2) permite una
estructura interdigital en un solo lado ya que los contactos hmicos de

drain y
source, y
la gate
estn localizadas en distintos lados de la
-17-
estructura: 3) reduce la resistencia parsita entre source y gate: y 4)

facilita
el
proceso
de
alineamiento. La
proporciona esta estructura es que sus
principal
desventaja que
capacidades gate-drain
y gate-
source son mayores por lo que tiene una gran limitacin en frecuencia.
Seccin
_
D
L
transversal
\ _ J
=
^
Lomind
N(+)
1 Lamino
AcUyg N
( b ) Seccin t r a n s v e r s a l
( a ) Structura
Fig.n-10 MESFET de potencia

Por ltimo decir que se han investigado, adems de las estructuras
MESFET de Si y
tiene una
GaAs, estructuras
velocidad de
de InP, El InP es un
material que
arrastre mxima un 50* mayor que el GaAs, esto
hace que tenga un mayor ancho de banda para la ganancia de corriente -r

(1.6 veces mayor) C213. Sin embargo su frecuencia de oscilacin mxima
fmax es un 20* menor. Adems presenta una capacidad gate-drain
mayor y
una resistencia de salida menor lo que hace que se degrade la ganancia.

La figura de ruido del InP-MESFET es tambin superior.
n-3.- PRINCIPIO DE OPERACIN DE UN MESFET
La estructura del MESFET es superficialmente igual a la del JFET y

las caractersticas de drain de ambos dispositivos son cualitativamente
similares. Una
reside en
diferencia fundamental, vista en
que el
JFET tiene
MESFET tiene una unin
la seccin anterior,
una unin P-N en la gate mientras que el
Schottky. En
-18-
el presente
apartado se
ver el
comportamiento cualitativo
campo elctrico, y a
del Si y del GaAs cuando se les somete a un
continuacin
el
principio
de
operacin
de un
MESFET.
II-3.1 - OPERACIN DE UN MESFET SIN GATE
Supongamos que tenemos inicialraete una lmina de silicio de tipo N
sobre un substrato aislante tambin de silicio. En la superficie
lmina
conductora
se
hacen
dos
contactos
de la
hmicos: source y drain
(Fig.11-11).
Contaco
,- ohmico
' 4"
n -Ep}
Vds
^Sustrato
îslante
Fig.II-11 S-MESFET sin gate
Realmente esta estructura puede ser un MESFET al cual le

gate y
su caracterstica
falta la
corriente-tensin esta asimismo representada
en la figura 11-11. La estructura obtenida es totalmente similar

resistencia: los
electrones se
desplazan de
puesto que el substrato soporte es
la source
aislante, la
la lmina activa. Su amplitud viene dada por:
-19-
a una
a la drain y,
corriente circula por
(II-l)
Ids = Vds/R
Vds es la tensin drain-source y R es la resistencia igual a:

(11-2)
R = Rds + 2Rc
Re representa
la resistencia
de contacto
de cadaraatalizacincon el
semiconductor y Rds es la resitencia de la lmina activa cuya expresin

es:
Rds = Lsd/{q.n.po.a.2)
(11-3)
siendo:
Lsd: la distancia entre source y drain
n
: la
densidad de
portadores libres supuesta uniforme
en toda la
lmina activa e igual a la densidad de donadores a 300K (Nd)

a
: espesor de la lmina activa entre source y drain
: la superficie de contacto
po : la movilidad de los electones con campo nulo.

Cuando se aplica una pequea
lmina de
silicio acta
tensin
como una
Cuando
se
aumenta
la
por
tensin,
electrones ya no aumenta de forma
source
lineal
las
expresiones
con
el
campo
V d r f f l (i.E+7 c m / s e g )
Fig.11-12 Velocidad electrnica de arrastre en el Si

en funcin de campo elctrico
-20-
(II-2) y
la velocidad de arrastre de
colisiones con la red) (Fig.II-2).

4
drain, la
resistencia lineal y los resultados
experimentales coinciden con los dados

(II-S).
entre
(debido a
Consecuentemente,
la
pendiente
de
la caracterstica corriente-
tensin disminuye respecto a la resistencia lineal inicial. Si se sigue

aumentando la
tensin, llega
un momento
toma un valor Ec (campo critico)

velocidad saturada
Vs. Para
en el que el campo elctrico
para el
que los
esta tensin
electrones toman su
de drain,
la corriente que
atraviesa el semiconductor comienza a saturarse.

En el caso del GaAs el anlisis en la regin de medio y alto campo
es
considerablemente
raultivalles y
a la
mas
complicado.
presencia en
Ello es debido a su estructura
el material
de electrones calientes
1:223,C233.
Cuando un
el
gas
semiconductor est
electrnico
Maxwelliana
su
tiene
en equilibrio trmico con la malla,
entonces
energa
media
una
es
3KT/2
funcin
de
distribucin
. Si se aplica un campo
elctrico dbil, los portadores adquieren una energa suplementaria que

intercambian con
la malla
a travs
de colisiones.
La solucin de la
ecuacin de Boltzmann consta entonces de una parte que corresponde a la

distribucin Maxwelliana
trmino
proporcional
portadores tienen
para la
al
temperatura de la malla y un pequeo
campo
elctrico.
Se
considera
que
los
aun la temperatura de la malla y el nico efecto del
campo elctrico es determinar su velocidad de arrastre, mucho menor que

la velocidad trmica.
Este mecanismo de intercambio de energa entre los electrones y la
malla empieza a ser ineficiente
cuando
se
aplican
campos elctricos
altos: la energa de los portadores excede considerablemente el trmino

de
energa
electrnica
media
trmica
3KT/2.
como
3KTn/2,
donde
Se
Tn
puede
corresponde
distribucin Maxwelliana mayor que T. Estos

Tn>T se
llaman electrones
escribir
calientes y
la energa
una
hipottica
portadores con temperatura
su efecto es muy importante en
dispositivos de canal corto como es el caso del GaAs-MESFET.

Otro efecto caracterstico del
existencia de
multivalle. La
propiedad muy
GaAs apuntado
anteriormente es al
movilidad diferencial negativa inherente a su estructura

movilidad
diferencial
importante de
cara a
dv/dE<0
(efecto
Gunn) es una
la construccin de dispositivos a
resistencia negativa para la generacin y amplificacin de potencia. En

la
figura
11-13
se
pueden
observar la estructura de bandas para el
GaAs. En dicha figura se pueden destacar dos
-21-
detalles muy importantes.
En primer
lugar la energa del
caso del silicio) facilitando

adems
la diferencia
de
bandgap Eg es grande (mayor que en el
la
formacin
energa
de electrones calientes;
entre los dos valles inferiores es
nicamente de 0.31eV mientras que en el silicio es del orden de

lev E231.
Fig.11-13 Estructura de bandas

de energa en GaAs
t.
[too]
[III)
Consideremos ahora que en el valle inferior los electrones tienen

una
masa
efectiva ral y
una
movilidad
pi mientras que en el valle
superior la masa efectiva es ra2>ml y la movilidad p2<pi.

elctricos poco
intensos los electrones nicamente
inferior, pero a medida

que adquieran
ste
empezar
que incrementemos
su valor,
Para campos
poblarn el valle
habr electrones
la suficiente energa como para pasar al valle superior:

a
llenarse
antes
de saturarse
el
valle
inferior.
Simplificando el modelo, podemos suponer que todos los electrones estn

en equilibrio trmico con
entre la
densidad de
una
temperatura
electrnica
Tn. La razn
electrones pesados n2 y electrones ligeros viene
dada por C223:
n2/nl = Cte.exp-A/KTn)
-22-
(11-4)
donde A es la energa entre
A = 0.36eV
valles (
para el
GaAs). La
temperatura electrnica aumenta con el campo elctrico

(II-5)
T-TnoCE
de esta
forma va
incrementndose la
suponemos ahora que p2->0,
poblacin del valle superior. Si
la velocidad
media electrnica
viene dada
por:
V = {nl.pl+n2.p2).E/{nl+n2) = Pl.E/(i+n2/nl)
Por
lo
tanto
rpidamente que
galio
debido
decrecer
el campo
su
E, condicin
rpido
energa intervalles
aumento
de
Gunn) cuando n2/nl crezca ms

que se
da en
de Tn y su relativamente pequea
arrastre-campo
de
bandas
elctrico
del
GaAs
toma
la
la caracterstica
forma
observar en la figura 11-14. Dicha caracterstica se

es la
el arseniuro de
Debido a esta estructura

velocidad
Czona
(II-6)
que se puede
puede suponer que
resultante de componer las dos lineas a trazos largos, aunque un
tratamiento mas exacto necesitara la

Boltzraan
acopladas
C223.
regiones esenciales:
una
La
solucin
figura
regin
de
11-14
de
dos
presenta
campo
dbil
ecuaciones de
por tanto tres
(E<Esl)
que tiene
movilidad constante (R=cte) y un comportamiento similar al del silicio,

una regin de campo intermedio
inicialmente
con
una
misma
Esl<E<Es2)
pendiente
donde
hasta
(Ep=4kv/cm), para decrecer a continuacin con
la
velocidad crece
alcanzar
un
mximo
una movilidad diferncial
negativa o zona gunn. Una tercera zona o regin de campo fuerte {E>Es2)
donde la
movilidad es
aproximadamente constante
y velocidad saturada
(Vs=10i"='cm/seg). Es2 es del orden de 20kv/cm.

Finalmente conviene resaltar que para lminas delgadas fuertemente
dopadas del tipo de las utilizadas
campo nulo
es del
orden de
importancia de la zona con

considerablemente. Esto
en los FET donde
4000 cm^/v/s en lugar de 8500 cwF/v/a, la
movilidad
hace que
aproximar por las dos rectas
la movilidad con
diferencial
negativa
se reduce
la curva de la figura 11-14 se pueda
dibujadas
-23-
con
trazos
cortos, donde se
considera una
zona de
movilidad constante ( E < E s i ) y otra en la que la
velocidad es constante ( E > E S i ) .
V d r t f t (1 . E + 7
cnn/seg)
^ V o I J e inferor
Esl
Es2
Ep
Fig.11-14 Velocidad de arrastre de electrones para el GaAs,

funcin del campo elctrico
II-3.2- OPERACIN DE UN MESFET CON GATE
Si se aade un contacto metal-semiconductor (gate) entre
source y
drain, se crea una zona cuya caracterstica principal es la ausencia de

portadores libres (zona de deplexin), an
en
ausencia
de tensiones
aplicadas en sus terminales.

Este
comportamiento
es
independiente del tipo de semiconductor,
tanto el Si como el GaAs tienen por tanto, un comportamiento similar en

la regin de bajo campo. El problema surge cuando la anchura de gate es
pequea
la
suficientemente
intensidad
grande.
arseniuro de galio son

lugar el
del
En
campo
este
elctrico
caso
el
en
el
canal
es lo
MESFET de silicio y el de
diferentes. Varaos pues a
considerar en primer
funcionamiento del Si-MESFET para ver posteriormente el GaAs-
MESFET en la regin de alto campo.

Recogiendo el hilo del comienzo de
que la
zona de
deplexin acta
este apartado,
se puede decir
como una regin aislada que modula la
seccin transversal por donde circula el flujo de corriente electrnica
-24-
en la
lmina activa. La altura de la zona de deplexion observada en la
figura II-15a, depende de la tensin aplicada entre

la gate. La regin
situada bajo
lmina activa, se denomina

source estn
la zona
canal. En
de deplexion
la figura
dentro de la
II-15a la
gate y la
cortocircuitadas y se ha aplicado una pequea tensin en
drain. Bajo estas condiciones aumenta la zona de

adquiere una
deplexion y
el canal
altura "d" menor que la correspondiente a la de la figura
11-11, como consecuencia de ello, la

aumenta. La
el semiconductor y
resistencia entre
source y drain
corriente Ids que circula de drain a source viene dada por
la expresin C123,C23]
Ids = w.q.n(x).v{x).d(x)
(II-7)
donde:
w : es la longitud de gate
q : la carga del electrn
n : la densidad de electrones de conduccin, igual a la de
donadores
Nd
V ; la velocidad electrnica de arrastre
d : la altura del canal
X ! la coordenada en la direccin del arrastre de electrones.
Cuando se
zona
de
polariza inversamente
deplexion
trasversal
del
comienza
canal
se
hace
la unin metal-semiconductor, la
crecer
ms
(Fig.II-15b) y
pequea, esto
decrecimiento de d(x) debe de ser compensado con

elctrico y
corriente
velocidad electrnica
en
el
canal. Si
electrones alcanzan
se
la seccin
implica
un aumento
que el
del campo
con objeto de mantener constante la

aumenta
la
tensin
de
drain, los
la velocidad limite Vs como se indica en la figura
II-15b. El canal ha comprimido su seccin y su altura
bajo la
gate es
ahora do, el campo eltrico alcanza su valor crtico Ec y la intensidad

comienza a saturarse.
Incrementando la
Vsat, la
zona de
tensin de
drain por
encima
de la saturacin
deplexion crece en la direccin de drain y xl (punto
donde los electrones alcanzan la

desplazamiento hacia
la source
que decrezca la tensin en el
velocidad
limite)
tiene
un pequeo
(Fig.II-15c). Este desplazamiento hace

punto xl| como consecuencia
-25-
de esto la
NO GATE
Ids A
Vgs-0
I9A
Vds
(a)
NO GATE
Ids.
Vgs-0
Vsat
Vds
(b)
Fig. 11-15 (a)-(c) Cor.riente controlada por 1a zona de deplexion bajo

la gate cortocircuitada con la source. (d) funcionamiento
cuando la gate se alimenta con una tensin negativa.
-26-
seccin trarversal
di aumenta
{dl>do) y se inyecta mas corriente a la
zona de velocidad limite. Esto hace
que exista
una pendiente positiva
en la curva Ids lo cual implica una resistencia finita drain-source mas

all de la corriente de saturacin C24]. Este efecto es particularmente
importante
en
MESFET
de
microondas
con
anchuras
de gate pequeas
{efecto tpico en GaAs-MESFET).

Desde el punto xl hacia la zona de
aumenta,
la
zona
de
deplexin
tranversal del canal disminuye

electrnica, el
cambio en
compensado
un
por
se
drain, el
hace
mas
(d<dl). Cuando
potencial del canal

grande
se satura
la seccin
la velocidad
la seccin tranversal del canal debe de ser
cambio
en
la
concentracin
de
portadores para
mantenerse la corriente constante, esto implica segn la expresin (114), una acumulacin electrnica entre xl y x2, donde d es menor que di.
En x2
la seccin transversal tiene de nuevo una altura di (Fig.II-15c)
y la carga espacial negativa

preservar la
cambia
corriente constante.
debe a la ausencia
parcial
de
permanece saturada
entre x2
Vsat, se
espacial
positiva para
La acumulacin de carga positiva se
electrones.
La velocidad electrnica
y x3 debido al campo aadido por la carga
espacial negativa. Resumiendo, cuando

superior a
carga
forma una
se aplica
una tensin
de drain
lmina dipolar que extiende la zona de
deplexin hacia la zona de drain C24].

Cuando se aplica una tensin negativa en la gate (Fig.II-15d), la
unin gate-canal
esta polarizada inversamente y la regin de deplexin
aumenta (d2<dl). Para pequeos valores de Vds, el canal acta

resistencia lineal
(igual que
este caso debido a que la

flujo de
corriente es
cuando Vgs=0),
pero esta ser mayor en
seccin transversal
menor. Cuando
como una
del canal
til para el
Vds aumenta, se alcanza el campo
crtico para intensidades menores que en el caso en que
Vgs=0 debido a
la mayor resistencia del canal.

En el GaAs la curva velocidad de saturacin-campo elctrico es ms
complicada
(Fig.11-14), esto
hace
que
se
complique
asimismo
el
comportamiento del GaAs-MESFET en la regin de alto campo. En la figura

11-16 se puede observar
regin de
saturacin. La
al final de la
tiene un
el
gate por
pico en
xl que
funcionamiento
de
un
GaAs-MESFET
en la
abertura ms estrecha del canal esta situada

el lado
de drain.
disminuye hasta
-27-
La velocidad
alcanzar el
de arrastre
valor Vs en el
extremo de la gate. Para que se mantenga la continuidad de la corriente

de acuerdo
con la
ecuacin (11-7). se tiende a formar una acumulacin
de electrones pesados en esta regin C121 causada por el estrechamiento

de la seccin transversal del canal, es decir, los electrones se mueven
mas lentamente a medida
entre x2
que aumenta
x. Exactamente
lo opuesto ocurre
y x3. La seccin tranversal del canal se va estrechando y los
electrones se mueven
cada
vez
mas
rpidos
provocando
una estrecha
lmina de deplexin.
lo/Z (mA/cm>
200-
100-/
Vg .-v
Campo elctrico
M. de arrastre
de electrones
Carga espacial
en el canal
Fig.11-16 Seccin tranversal del canal, campo elctrico,

velocidad de arrastre, y distribucin de carga
espacial en el canal de un GaAs-HESFET que opera en la regin de saturacin en corriente
Las
cargas
en
las
lminas de acumulacin
-28-
deplexin
son
prcticamente iguales y la
mayor parte
de la
caida de
la tensin de
drain se produce en esta lmina dipolar.

Existe un efecto que an no se ha mencionado que tiene lugar en la
zona de mas alto campo en el extremo de la zona de deplexin entre gate
y drain (Fig.11-17) conocido como efecto breakdown C31]. Esta corriente
Idg
es
debida
la
comportamiento breakdown
generacin
tiene su
de
zona
lmina dipolar, absorbe parte
drain y gate facilitando la acumulacin

zona de
electrn-hueco. El
origen en la formacin de la lmina
dipolar, anteriormente mencionada, en la

drain. Esta
pares
del
canal
al
lado de
de la citada tensin entre
de campo
en el
extremo de la
deplexin e incrementando la caida de tensin total entre gate
y drain hasta llegar a la ruptura o breakdown.
Drain
Source
Substrato
Ig
id
Idg b r e a k d o w n
Igs
tds
Fig.11-17 Efecto breakdown
La corriente breakdown Idg desde el drain a la gate

por la
linea continua
est indicada
en la figura 11-17. Otras corrientes que tienen
lugar en un MESFET son: la corriente del canal Ids entre drain y source
y la
corriente rectificada
Igs entre gate y source aunque esta ltima
existe nicamante cuando el MESFET opera bajo rgimen de gran seal.

Se ha mencionado anteriormente que para longitudes de
-29-
gate cortas.
hay
electrones
que
no
alcanzan
el equilibrio de las condiciones de
transporte en la regin de alto campo del canal. En la figura
11-18 se
puede observar la situacin de no equilibrio C123, C25].
E
o
>
%0
g
"o
o
Fig.11-18 Velocidad "Overshoot" electrnica
en la regin de alto campo {E>Ep)
Cuando el
valor del
los electrones permanecen

entran en
la regin
gran velocidad
equilibrio Vp
dos
campo es menor que el valor de treshold Ep,

en
de alto
veces
sus
condiciones
de
equilibrio. Cuando
campo {E>Ep) se aceleran y adquieren una
por
encima
de
la
velocidad
de
pico de
para tender otra vez a la velocidad de equilibrio cuando
han transcurrido 0,6pm. Este
efecto
-30-
tiene
importancia
nicamente en
dispositivos con una anchura de gate menor de 3Mm.

Hasta
ahora
funcionamiento
se
hecho
una
descripcin
MESFET,
pero
esto
es
inadecuado
requiere
por
tanto
un
modelo
del
dispositivos. Se
relacione los
ha
parmetros fsicos
parmetros discretos
de un
determinacin
de
todos
especialmente
sus
no
del FET
y sus
cualitativa
para
del
disear
cuantitativo
que
dimensiones, con los
modelo equivalente. Es pues importante la
los
parmetros
1inealidades.
Este
del
circuito
modelo
es el problema que vamos a
abordar en sucesivos apartados.
II-4.- MODELO GRAN SEfiAL DEL GaAs-MESFET
1
DRAM
:Fig.11-19 Circuito equivalente de un MESFET
SOUffCE
SOURCE
ORAIN
Fig.11-20 Origen fsico

de los elementos de
de un MESFET
En la
figura 11-19
se puede
observar el circuito equivalente de
elementos concentrados dado por Liechti C12] y que responde, en primera

aproximacin, al comportamiento fsico de un MESFET, visto en apartados
anteriores.
La
figura
11-20
muestra
elementos.
-31-
el
origen
fsico
de
estos
Un
estudio
detallado
de
la
bibliografa
relacionada
modelos de transistores a efecto de campo til, C83, C263,

C303,
C313,
C323
pone
emplea un modelo distinto

modelos
anteriores
con
de
manifiesto
a base
el
de
[273, C28],
que prcticamente, cada autor
de incluir
fin
con los
o eliminar
mejorar
elementos en
la simulacin de alguna
caracterstica, bien sea de las propiedades fsicas del semiconductor o

de las medidas experimentales, propia del dispositivo considerado.
A
la
hora
de
analizar
optimizar dispositivos con MESFET no
parece razonable el planteamiento
de un
modelo muy
complicado, entre
otras cosas, porque las medidas experimentales no presentan la cantidad

de fenmenos
que se
pretenden modelizar,
puesto que
muchos de ellos
quedan enmascarados en los errores cometidos al realizar tales medidas.

El modelo completo que se va a caracterizar en el presente trabajo
se puede observar en la figura 11-21. Salvo
a
la
hora
de
obtener
las distintas alternativas
las ecuaciones analticas de los elementos no
lineales, bsicamente se trata
del circuito
propuesto por
Materka et
al. C73 y Obregon C323.

El
circuito
clasificarn
dependan o
en
consta
de
extrnsecos
no de
diecisiete
e
elementos
intrnsecos
segn
los
que
cuales se
sus
valores
las tensiones aplicadas al dispositivo. Esta posible
dependencia procede de la naturaleza del fenmeno fsico modelizado.

Clasificaremos como elementos extrnsecos a Rg, Rd, Rs, Lg,
Ld, Ls, Lpg, Lpd,
parmetros Rg,
dependencia
Rd, y
con
extrnsecos. Rg
Rd es
la
Cpgs, y
la
Rs como
representa la
resitencia drain-canal
de
autores C263
han
incluido
su
poca
como parmetros
resistencia de la metalizacin de gate,
metalizacin
de
drain
juntamente
con la
y Rs al igual que Rd representa la metalizacin
resistencia source-canal.
extrnsecos modelizan
clasifican los
intrnsecos aunque, debido a
polarizacin, se
resistencia
de source ms la
Cpds. Algunos
las caractersticas
El resto
de los elementos
de paso bajo del conjunto y
los hilos de conexin del chip.

En cuanto a los parmetros
intrnsecos
se
pueden
clasificar en
tres bloques:
a) Un
primer bloque que modela los efectos que sufre la corriente
en la direccin drain-source. Cds es

(Fig.11-19,20). Ids
representa la
la capacidad
debida al substrato
intensidad que atraviesa el canal y
-32-
co
co
s:
I
w
C3
O)
XJ
co
o
iC
(U
E
I-
XJ
o
CVJ
en
O)
>
m
en
Q .
II
w
>
-33-
depende de las tensiones Vgi
Vdi
que
son
las que
en definitiva
modulan el dicho canal.

b) El
segundo bloque
corresponde a
la corriente forward If y su
conjunto representa un diodo schottky real 331. Igs es la

representa la
corriente en
la unin
fuente que
gate-canal. Cgs es la capacidad
equivalente gate-source y Ri es la resistencia de la parte
ohranica del
canal entre la regin de deplexin de gate y drain.

c) Por
al timo, el
tercer bloque modela la intensidad reverse Ir,
donde la fuente Idg modela el efecto breakdown entre drain y gate y Cdg
representa la capacidad parsita gate-drain.
A continuacin vamos a estudiar el comportamiento y a calcular los
parmetros
del
modelo
1 ineal idades:
Ids,
capacidad, son
las
de
Idg,
que
la
figura
11-21
Igs, Cgs. Estas

tienen
una
considerando
tres
influencia
cuatro no
corrientes, mas la
mas
acusada
en el
comportamiento no lineal del GaAs-HESFET.

II-4.1- FUENTE Ids
Se
han
dado
diversas soluciones
modelizar la fuente de
reproducir lo
intensidad de
ms fielmente
analticas
no
lineales para
drain Ids. Todas ellas intentan
posible las curvas caractersticas DC del
MESFET.
J^l_Drain
-VW
Fig.11-22 Circuito
equivalenteCSl
-34-
Gopinath et al. &l parten en su trabajo del modelo equivalente de

la figura 11-22. Los valores de los parmetros se obtienen por medio de
la
medida
de
los
parmetros
de
scatering
pequea
seal
las
caractersticas Ids del dispositivo en funcin de Vds tomando Vgs como

parmetro vienen dadas en la figura 11-23.
Para simular estas carateristicas
se
emplea
una
funcin
de la
forma :
Ids = Idss.Fg(Vgs).Fd(Vgs.Vds)
(11-10)
siendo
Fg(Vgs) = (1-Vgs/Vp)s
(11-11)
Fd(Vds) = (1+Vds/Idss/Rdso)
Fd{Vgs,Vds) =
(Vds>Vtan) (II-12a)
l+Vds/Idss/Rdso-((Vtan-Vds)/Vtan)3
(Vds<Vtan) (II-12b)
Vtan sigue la parbola (linea de trazos) que pasa por
el origen y
por el punto (Vdt, Idt) en la figura 11-23.
Idt = (Idss + Vdt/Rdso)
(11-13)
Vtan = Vo.Cl+l+2.Rdso.Idss/Vo)-='3
(11-14)
Vo = (l-Vgs/Vp)s.vdt2/2/(Idss.Rdso+Vdt)
(11-15)
donde
Los parmetros que aparecen en las relaciones (II-ll) a (11-15) son:

Vp
: Tensin de gate de pinchoff
Rdso; conductancia de salida cuando Vgs=0

Idss: corriente de saturacin drain-source
Se
puede
representar
Fd
caractersticas
observar
segn
son
estemos
existen
en
fuertemente
Vds>Vtan donde se pueden

Vds. Por
que
dos
la
no
ecuaciones
zona
lineales
(11-12) para
Vds<Vtan
respecto
considerar cuasi-lineales
donde
a
Vds
las
o en
tambin respecto a
otra parte, las variables independientes utilizadas son Vgs y
Vds (Fig.n-22) en vez
de utilizar
Vgi y
Vdi que
son las
caldas de
tensin de la unin schottky y la fuente Ids directamente (Fig.11-21).

Tajima et
al. C303 han propuesto un modelo de ecuacin nica para
-35-
01
r-
>
w
o
>
10
in
>
in
f
H
I
00
II
M
0)
(/)
-O
>
m
o
"f
p
V)
s-
4J
i
in
OJ
0)
-p
o
(O
Sro
O
00
O)
U-
I
1
1
1
1
1
4J
O
>.
V
N.
\
N
sX \
1
- 1
in
-36-
Ids, funcin
de
Vgi, Vdi. Posteriormente
Obregon
C323
modific y
complet el modelo de Tajima. Su expresin analtica viene dada por :
Ids = Idss.Fg(Vgi,Vdi).FdCVgi,Vdi)
(11-16)
Cuyas funciones vienen expresadas como:

Fg = CVgin-(l-exp(-Mss.Vgin))/MssD/Kss
(11-17)
Fd = l-expC-Vdin.l+Ass.Vdin+Bss.Vdin^)]
(11-18)
Kss = l-Cl-exp(-Mss)3/Mss
Vgin = l+(Vgi_vphi)/Vp
(11-19)
Vdin = Vdi/Vdiss/(l+Wss.Vî/Vp)
Vp = Vpo+Pss.Vdi+Vphi
Los parmetros a destacar son:
Idss: corriente de saturacin drain-source
Vpo : valor opuesto a la tensin
de pinchoff
Vgi = Vgi(t-7) siendo T el tiempo de trnsito

En
la
figura
11-24
se
puede
apreciar la representacin de la
fuente Ids en funcin de Vdi tomando Vgi como parmetro.
Si comparamos
con la figura 11-23 podemos observar que este transistor tiene una Idss
mayor, lo cual nos
responden
hace pensar
transistores
con
que las
ecuaciones (11-16) a (11-19)
mayores niveles de intensidad de drain
(mayor potencia de salida).

Materka et al. C7] han publicado en 1985
un modelo
de fuente Ids
muy interesante. La ecuacin de partida es idntica a (11-16) pero Fg y

Fd son dos ecuaciones simples. La expresin total viene dada por:
Ids = Idss. (l-Vgi/Vp)^.TanhE(x .Vdi/(Vgi-Vp)]

Vp = Vpo+ yVdi
Idss= es la corriente de saturacin drain-source

Vpo= es la tensin de pinchoff
y r = son parmetros de ajuste del modelo
-37-
(11-20)
La funcin Tanh adquiere su mayor importancia en el tramo de curva

donde su
crecimiento es mayor (valores pequeos de Vdi) y la expresin
(1-Vgi/Vp)s tiene importancia en

Esto es
lgico debido
figura 11-25
se
a que
pueden
el tramo
de variacin
cuando Vdi>>
observar
las
lenta de Ids.
la funcin Tanh>1. En la
curvas
caractersticas
de la
ecuacin (11-20) para un transistor

GaAs-FET .
Por
ltimo
diremos
destacar C383 por haber

simulacin
SPICE
que
existe
otra
sido implementada
C393, siguiendo
aproximacin
en el
que
merece
conocido programa de
el modelo desarrollado por Curtice
C37].
IDS =
fi.(VGS-Vt)^.(l+r.VDS).tanh(a.VDS)
(11-21)
donde:
Vt
tensin de threshold
parmetro de transconductancia
parmetro de modulacin de la longitud del canal
parmetro de la funcin tangente hiperblica

Como en
los
casos anteriores, se
puede
definir
la corriente
instantnea como
Ids(t) =fCVgi(t-T),Vdi(t)3
siendo T
el
tiempo
de
trnsito, considerado como un parmetro del
modelo.
II-4.2 - UNION SCHOTTKY
Volviendo sobre la figura 11-21 se puede observar dos elementos no

lineales
en
paralelo:
la
fuente
Igs y la capacidad Cgs. Estos dos
elementos junto con las resistencias serie Rg, Ri y Rs
representan una
unin schottky real C7], C83, C293, C333.

La ecuacin no lineal de la capacidad gate-source viene dada por:
Cgs = Cgsod-Vgi/Vbi)"'^
para
-39-
VgKK.Vbi
(II-22a)
-40-
donde K es un parmetro del modelo.

La
expresin
(II-22a)
mayores que K.Vbi lo
crece
rpidamente
cual representa
un grave
para
valores
problema a
de Vgi
la hora de
utilizar del modelo en el ordenador. Lo que se ha hecho es aproximar la

caracterstica
pendiente de
Cgs
por
la recta
una
recta
ser el
partir
valor de
punto Vgi = K.Vbi y adems deber pasar
del
punto
la expresin
por dicho
limite. La
(II-22a) en el
punto. La expresin
resultante viene dada por:

Cgs = CgsoCl-k)^"* C r .Vgi/Vbi+l-k.{l-D3
Vgi>K.Vbi
(II-22b)
Los parmetros que aparecen en (11-22 a y b) son:

Cgso: capacidad gate-source cuando Vgi=0
Vbi: potencial de contacto en gate
jf,k: parmetros que dependen del tipo de transistor
La figura
11-26 representa
funcin de Vgi. Los
valores
la variacin
de
los
de la
parmetros
capacidad Cgs en
vienen
dados
en la
literatura C73.
La
fuente
de
corriente
Igs se
representa
por
la ecuacin
exponencial tpica de un diodo de unin dada por:
Igs = Ins.Cexp(as.Vgi)-13
(11-23)
donde:
Ins: es la corriente de saturacin
as : es un parmetro que depende del diodo.
En la ecuacin (11-23) se
puede
intuir
un
problema
anlogo al
ocurrido con la capacidad Cgs, es decir, el trmino expas.vgi) se hace

desmesuradamente
grande
convergencia
programacin.
en
al
crecer
Vgi
Para
ecuacin (11-23) por una parbola
lo
cual
crea
problemas de
solventarlo vamos a aproximar la

partir
de una
determinada cota
superior M del producto as.Vgi, es decir:
P(Vgi) = exp(M).Cl+(as.Vgi-M)+(as.Vgi-M)e/23; as.Vgi>M
(II-24a)
P(Vgi) = expas.Vgi)
(II-24b)
;s.Vgi<=M
-41-
-42-
Por tanto la expresin (11-23) queda definitivamente de la forma:

Igs = InsC:P(Vgi)-n
(11-25)
II-4.3- EFECTO BREAKDOWN
En
la seccin
II-3 se ha
discutido
el efecto de avalancha o
breakdown. Vamos ahora a modelizarlo aunque, al igual
que ocurra con
la fuente Ids, existen en la literatura varios modelos de los cuales se

discutirn nicamente los que hemos considerado mas significativos 171,
C313, C323.
Tajima el
al. C313, simulan la fuente de corriente Idg mediante
dos ecuaciones dependientes de los parmetros Vb (tensin
breakdown) y
Rb (resistencia serie) es decir:
Idg = 0
para Vr < Vb
{II-26a>
Idg = (Vr-Vb)/Rb
para Vr >=Vb
(II-26b)
su vez, Vb y Rb son funciones
lineales
de
la fuente de
intensidad Ids de la forma:
Vb = Vbo + Rl.Ids
(II-27a)
Rb = Rbo + R2 (Ids/Idss)
(II-27b)
conociendo los parmetros Vbo, Rbo, Rl y

efecto
breakdown.
En
la
figura
R2 se puede
11-27
se pueden
describir el
observar
caractersticas de la corriente Idg en funcin de Vds tomando

parmetro y
en la figura 11-28 se representa
las
Vgs como
la misma corriente Idg
pero en funcin de Vdg=Vr tomando asi mismo Vgs como parmetro. En esta
ltima
grfica
se observa
pinchoff (Vg<=Vp),
como
una vez que el FET se encuentra en
la caracterstica
breakdown depende exclusivamente
de la diferencia de tensin entre gate y drain.

Obregon
C323
aproxima
el
efecto
breakdown
por una funcin
exponencial de la forma:
Idg = Insr.Cl+Insro.Vdi"-""]"-''
(II-28a}
asr = CAsr-Bsr.VgiJ
II-28b)
-43-
La expresin (11-28) es una

tomadas
como
independientes
Vgi
funcin
directa
las tensiones
y Vdi (fig.11-21) e introduce cinco
parmetros: Insr, Insro, asro, Asr y Bsr. En

observar las
de
la figura
11-29 se puede
caractersticas obtenidas a partir de las ecuaciones (II-
28) para un transistor MESFET.
Idg (mA)
15 Vds (Volts)
15 Vdg (Volts)
Fig.11-27 Idg funcin de Vds
Sin
embargo, Materka
el
Fig.11-28 Idg funcin de Vdg
al
C7D
modelan
el
efecto breakdown
mediante la caracterstica de un diodo.
Idg = Insr.[exp(asr.Vr)-13
La
diferencia
fundamental
(11-29)
estriba
en
que los parmetros de la
ecuacin (11-29) son diferentes de los valores habituales
de un diodo
schottky.
Por analoga
con la
expresin (11-23) varaos a
superior Mr para el producto sr.Vr
a partir
de la
definir una cota

cual la expresin
(11-29) se aproxima por una parbola. Nos queda:
Pr(Vr)=exp(Mr).Cl+asr.Vr-Mr)+{asr.Vr-Mr)^/23;
Pr(Vr) = exp(asr.Vr)
asr.Vr>Mr
(11-303)
; asr.Vr<=Mr {n-30b)
-44-
>
13
>
21
O
-O
RES
5X!
01
0)
-O
ra
C
u
+->
O!
O
(O
S_
8
O)
63
(yuj)
6pi
-45-
La ecuacin (11-29) quedar expresada de la forma:

Idg = Insr.CPr(Vr)-13
(11-31)
de esta expresin respecto a (11-26) Y (11-28) radica en el
La ventaja
hecho de que nicamente introduce dos parmetros Insr y sr

dada en
pero viene
funcin de Vr en vez de las tensiones independientes Vgi y Vdi
como ocurra con (11-28).

En la figura 11-30 observamos la
funcin
de
Vds
tomando
Vgs
como
forma
de
la
corriente
Idg en
parmetro para los valores Mr=40,
asr=1.28V-* e Insr=6.5nA.
I1-4.4 - CALCULO DE LOS PARMETROS DE UN GaAs-MESFET
Hasta ahora lo que se ha hecho es
describir el
modelo qran seal
de la figura 11-21. De la observacin de dicha figura se puede concluir

que para cada tipo de transistor
considerados como
es necesario
lineales adems
de los
modelos de los elementos no lineales
conocer trece elementos
parmetros incluidos en los
escogidos para
describir nuestro
dispositivo.
Algunos
medidas
en
de
estos
continua
caractersticas
de
parmetros
mientras
que
medidas
apartado se
para
los
todos
pueden obtener a partir de las
otras
necesitan
de
las
curvas
de parmetros de scattering en pequea
seal. En el presente
calcular
se
va a seguir un
elementos y
proceso secuencial
parmetros del circuito hasta
tenerlo totalmente caracterizado.
a) Calculo de Rs y Rd:
Vamos a calcular en primer lugar la resistencia de source Rs. Para ello
se
hace
pasar
una
corriente
cpntinua
por
la unin
manteniendo flotante el terminal de drain. El circuito

se obtiene
gate-source
equivalente que
es el de la figura 11-31 ; mediante el ampermetro se puede
conocer la intensidad Ig y midiendo la tensin Vds se
puede poner [73,
C293:
(Rs = AVds/A Ig) drain flotante
-46-
(11-32)
01
>
0
"O
>
8
c
S
-a
r
a
O)
s-
0)
a
IA
n
s:
c
a>
-M
X
O)
m
4-)
m
.rS_
CU
4->
O
o
sn3
o
o
co
I
O)
j
Q
!
CD
t L
1 > I
cu
tD
-47-
63
El problema
de esta medida radica en la estrecha dependencia de Rs con
la corriente Ig por lo que se hace aconsejable hacer
un amplio nmero
de medidas para diferentes valores de Ig y tomar su valor medio.
Rg
<A>
Schottky
Ig
Vgs
Vds
Rs
Source
Fig.11-31 Circuito de medida de Rs
De forma anloga se puede medir Rd alimentando la unin drain-gate

y midiendo la tensin
drain-source
manteniendo
esta
ltima flotante
(Fig.11-32). Se tiene:
(Rd = AVds/AIg)source flotante
_
&~(A)
Rg
WV14
(11-33)
Rd
Vds
Fig.11-32 Circuito de medida de Rd
-48-
El problema de medida de Rd es anlogo al de Rs por lo que tambin

se necesitar un amplio nmero de medidas.
b) Unin schottky real; calculo de Rq, Ri, s y Ins;
Al hablar de la medida de
Rs, se
ha puesto
de manifiesto la
dificultad de dicha medida debido a su dependencia con Ig

(Fig.11-31).
Este
problema
se
ve
agravado
terminal de drain ya que Rs varia tambin

en
dicho
terminal. Kurita
et
pudindose adems medir Rs y Rg

schottky de
la ecuacin
se
alimenta el
cuando se aplica una tensin
al. C333
junto con
cuando
demuestran esta variacin,

los parmetros
de la unin
(11-25). Para ello vamos a utilizar el modelo
de la figura 11-33 en la que se puede apreciar
estructura unilateral y
adems se ha separado la dependencia de Ids con Vgi y Vdi.
Fig.11-33 Modelo de MESFET unilateral
El hecho de no tener en cuenta el efecto breakdown se basa en que vamos

a actuar en la zona de
aproximadamente
las curvas
constante
con
caractersticas en
Vds, y
la cual
Ids es
por tanto aun no ha aparecido
dicho efecto. Este valor de Vds tambin nos va a permitir despreciar la

componente de Ids dependiente de Vds.
Como primer
paso se
deja el
terminal drain
caracterstica de un diodo real de la forma:
-49-
flotante y queda la
(11-34)
Vdodo = Vgs = Ig.R + {1/as).InIg/Ins)
donde R = Rg+R+Rs.
Por otra parte, se
construye
experiraentalraente
figura 11-34. y cuando Ig es pequea (
adems
en
la
zona
permite calcular 1/as como

que se
puede calcular
dos parmetros de
lineal
la unin
schottky
de la
(11-35)
de
pendiente de
el parmetro
curva
100P) se cumple:
Ig.R << (l/o(S).ln(Ig/Ins)
estando
la
la grfica logaritralca. Esto

dicha recta, al mismo tiempo
Ins. De esta forma se conocen los

s
Ins, ya
que
estos son
independientes del punto de polarizacin.
Ig (mA)
10
Drain : OPEN
1.0
0.1
0.01
.001
Fig.n-34 Caracterstica Ig-Vgs cuando no

est alimentado el terminal de drain
Una vez
conocidos as e Ins, tomando puntos donde la curva deja de
-50-
ser lineal, se puede aplicar la ecuacin (11-34) y tomando

Rs de
el valor de
la ecuacin (11-32) se puede calcular Rg C293 segn la expresin
(11-36).
(11-36)
Rg = (R - Rs) / 3
El problema, ya
nicamente
de
apuntado
Ig sino
que
anteriormente,
es
que
Rs
no depende
adems es funcin de la alimentacin del
terminal drain, ya que Rs aumenta cuando hay tensin en dicho terminal.

Esta es la razn que induce a efectuar el anlisis cuando la tensin en
el
terminal
(dependencia
drain
con
hace
Vdi
que
Id
este
despreciable).
en
la
zona
de
saturacin
Entonces, teniendo en cuenta el
circuito de la figura 11-33, se puede escribir:
Vgs = Vgi(Ig) + Ig.R'+ Cgra.Vgi(Ig)+Io3.Rs
(11-37)
Id = lo + gm.Vgi(Ig)
(11-38)
donde R'y Rs representan
Rs
cuando
el
terminal
drain est
polarizado. lo es la componente de Id debida al valor escogido de Vds.

Id (mA)
Ig (nfA)
VdS= 3.0 V
10
VdS= 5V
1.0
0.1
0.01
.001
O
1. 1.5 2. 2.5
Fig.11-35 Caracterstica
-3.-2.-1. O
Ig-Vgs
1. 2. 3. 4.
Fig.11-36 caracterstica Id-Vgs
(alimentacin en drain)
(Vds = 3 volts)
El primer trmino de (11-37),
dependiente
-51-
de
Ig,
representa la
cada de tensin en la unin schottky, y por tanto es independiente del

circuito de drain {unilateral)! el segundo
las
resistencias
debida
Ig, y
el
es la caida de
tercer
tensin en
trmino representa la
contribucin a la caida de tensin en Rg de la intensidad Id.

Visto
esto, se
constituyen
las curvas experimentales
de las
figuras 11-35 y 11-36.

Cuando Ig
el trmino
es pequea (zona lineal de la curva de la figura 11-35)
Ig.R'
se
puede
despreciar
en
la expresin
(11-37) y,
despejando Vgi en (11-38), se puede poner:

Vgs = (l/gm+R).ld-Io/gra
(11-39)
Teniendo en cuenta la figura 11-36 se pueden calcular los trminos

(1/gm+Rs) e (lo/gm). Si ahora se combinan las curvas de las figuras II34,35,36, quedan
perfectamente determinados
R'. En efecto, una vez conocido

obtener
ahora
los
trminos
R&, de
los parmetros gra,Io,RS y
la ecuacin
(1/gm+R) e
(lo/gra). Como
se
ya
se han
calculado gro e lo de
la ecuacin
Vgi(Ig). Si
un valor de Ig sobre la zona lineal de la grfica
se toma
(11-38),
(11-39) se pueden
conoce inmediatamente
11-36, y aplicando (11-37), se puede calcular R', y por tanto R^:
Rg = (R'-R)/3
(11-40)
Si adems recordamos que Ri=R'-R(-R se conocen entonces todos los

parmetros del diodo schottky real.
Kurita et al. C333 obtuvieron los siguientes valores:
Ins=1.14pA
s=24.1
R=18.5J
Ig=100pA
R&=21.9ft
R'=60ft
Conviene resaltar
Io=39.5raA
gmo=14.1mraho
de estos valores la gran diferencia que existe entre
el clculo de R con el terminal de drain flotante y R' cuando se aplica

una tensin Vds.
c) Parmetros del efecto breakdown:

En el
efecto breakdown,el nmero de parmetros a calcular depende
del modelo elegido. Ahora bien, si se consigue

la corriente
medir experimentalmente
Idg (a travs de medidas en impulso). mediante simulacin
-52-
con ordenador, se podrn obtener
los
parmetros
del
modelo escogido
para Idg.
Fig.11-37 Modelo de continua de un GaAs-MESFET
En el modelo de continua de la figura 11-37 la corriente breakdown

Idg fluye de drain a gate. Las relaciones entre corrientes son:
Id = Ids+Idg
{II-41a)
Ig = Igs-Idg
(II-41b)
De las relaciones (11-41) se deduce

unin schottky
est inversamente
midiendo en gate se
como
ya
se
las
cuando la
polarizada la corriente Igs es nula:,
puede conocer
conocen
inmediatamente que
la corriente
resistencias
tensin Vr. Quiere esto decir, que
Rd
Idg. Por
otra parte,
y Rg, se puede deducir la
podemos medir
experiraentalmente la
corriente breakdown bien en funcin de Vds como en el caso de la figura

11-27, o de Vr como
en
las
figuras
-53-
11-28,29,30. A
partr
de aqu.
buscando por
cualquier mtodo
de optimizacin
una concordancia entre
las curvas tericas y las experimentales, se deducen los parmetros del

modelo elegido para simular este efecto.
Conviene resaltar que si se elige el modelo de las ecuaciones (1126) y (11-27), es
necesario conocer
previamente los
parmetros de la
corriente Ids. Lo mismo ocurre cuando se elige el modelo de la ecuacin

(11-28) ya que depende de las tensiones internas Vgi y Vdi, Sin embargo
con la
ecuacin (11-31) sto no es necesario pues depende directamente
de Vr.
d) Parmetros de la fuente Ids;

Cuando se desea calcular ios parmetros de la fuente de intensidad
Ids sin
conocer previamente los de la corriente Idg, se deben de hacer
medidas experimentales pulsadas para valores de Vds no muy elevados, es

decir, antes
de que se produzca
el breakdown. SI circuito a tener en
cuenta en este caso es el de la figura 11-38.
Rd
^9
WV
Id
Igs
Vgs
Vdi > < Ids

Vds
RI
Rs
Si
Fig,11-38 Modelo CC unilateral de un GaAs-MESPET
-54-
Si medimos Id
(Fig.11-39), y
en
funcin
teniendo en
de
Vds,
tomando
Vgs
como parmetro
cuenta que conocemos el resto de elementos
del circuito de la figura 11-38, se pueden determinar los parmetros de

Ids utilizando cualquer mtodo de optimizacin convencional.
En el
caso de que se conozca previamente Idg, se pueden medir las
curvas caractersticas para valores de Vds que pueden llegar a

breakdown. Dichas
figura
11-37.
curvas respondern
En
la
figura
caractersticas obtenidas
en este
11-40
caso al
podemos
la zona
circuito de la
observar
las curvas
por Materka et al. C73, incluyendo el efecto
breakdown.
e) Modelo pequea seal;
Quedan
capacitivos
aun
por
calcular
considerados
lineal Cgs (Fig.11-21).

exige la medida de
como
El
todos
los
parmetros
lineales, adems
clculo
experimental
inductivos y
de
la capacidad no
de
estos elementos
parmetros de scattering pequea seal. El modelo
equivalente a tener en cuenta es por tanto el de pequea seal (Fig.II41), del
cual se
deduce inmediatamente que los puntos de polarizacin
deben de estar alejados del breakdown y la unin schottky polarizada en

inverso C34J,C35],C36D.
Como se
conocen las curvas caractersticas Ids, podemos deducir,
mediante las relaciones (11-8), los valores de gm y Gd

de
polarizacin.
determinada
polarizacin
banda
Midiendo
de
entonces
frecuencias
dados) se
puede
parmetros
(para
una
para cada punto
de scattering en una
serie
de
puntos de
simular la caracterstica Cgs (Fig.II-
26), es decir sus parmetros Cgso,Vbi, y k, junto con el
resto de los
elementos lineales del modelo.
gm = { Îds/dVgi) (Vgso,Vdso)
{II-42a)
Gds= { Slds/dVdi) (Vgso,Vdso)
(II-42b)
siendo (VgscVdso)
el punto
de polarizacin elegido. Naturalmente, el
tiempo de retardo de los portadores T se tiene en
cuenta utilizando en
el modelo lineal izado gm dado por;
gm = gm.exp-jWT)
-55-
(11-43)
-56-
-u
CL
n
o
II
O)
w
(0
IC
O)
=3
CT
O)
Q-
co
co
en
ct:
eeO
-a
co
_l
0)
>
as
>
OCU
11
o
-p
f
=s
o
t.
o
.-I
<5f
CL
II
O.
-58-
(/).
MODELIZACION FSICA
Un
interesante
punto
de
vista
en
la
modelizacin
descrito por Madjar et al. C6D, modelo utilizado

raodelizacin de un Dual-Gate-MESFET
C40D. La
FET es el
posteriormente en la
figura 11-42 muestra el
modelo intrnseco del MESFET junto con el resto de los elementos de la

malla. Los
diodos
drain, los cuales se

resistencia
de
representan
uniones
suponen ideales
la
lmina
drain y source, mientras
schottky gate-source y gate-
C63. Rsd
y Rss
representan las
activa hasta los contactos metlicos en
que Rsub
representa
las prdidas
en el
substrato.
El
mtodo
de
anlisis
no
lineal
del
transistor
proporciona
soluciones analticas aproximadas para las ecuaciones diferenciales del

semiconductor,
incorporando
la
parmetros del material. El

forma: dadas
las
geometra
problema puede
tensiones
instantneas
del
dispositivo
resumirse de
los
la siguiente
Vgs, Vds y sus derivadas
temporales, se pueden calcular las corrientes instantneas Id, Ig, Is.

El transporte de carga en un dispositivo MESFET est gobernado por
una serie de ecuaciones C413,C42], que se pueden escribir como:
yV=
- e.(Nd-n)/
(11-44)
q.On/^t) = V . T
(11-45)
7 = - e.n.v + e.D.Vn
(11-46)
It = T + .(S/^t)
(11-47)
Nd: concentracin de donadores

e: carga del electrn
: permitividad dielctrica
J: densidad de corriente de conduccin
E: campo elctrico
v; velocidad media de transporte
Las incgnitas
de las
ecuaciones son la distribucin instantnea
de portadores n, el potencial
total
Jt. La
resolucin
de
elctrico Y y
este
densidad
de corriente
sistema de ecuaciones pasa por el
conocimiento de las condiciones de contorno
-59-
la
geomtricas, las tensiones
en
CL
o
J2t
CO
L
L_i
O
C
O
ci_
c1
co
0
y
'
UJ
(O
1
^
-rw^__>.
o
a:
UJ
3
O)
-O
o
o
-o
o
CVJ
DI
"I
Ll_
Q.
O
-60(/).
externas
aplicadas
la
relacin
velocidad
de
portadores-campo
elctrico.
Madjar et
(linea de
al.C63
aproximan
tramos cortos
linealmente
en Fig.
11-14) de
ecuacin (11-48). En este caso, solo

debajo de
la gate. La ecuacin
se
la
caracterstica v(E)
la forma C413 dada por la
considera
la
zona
de canal
completa de vE), incluido la zona de
movilidad negativa, fue dada por Yamaguchi et al. C423,
v(E) = P.E
E<=Epl
(II-48a)
v(E) = vs
E> Epl
(II-48b)
Si conseguimos encontrar una expresin analtica

de portadores
n, estaremos
para la densidad
en disposicin de deducir expresiones para
la densidad de corriente y los campos. Para ello, la regin activa bajo

gate
puede
dividirse
en
tres secciones
deplexion (n=0), una regin de canal
(Fig.11-43): Una regin de
libre (n=Nd) y una
regin en la
que n varia de 0 a Nd segn la coordenada "y".
Y
Fig.11-43 Regin activa
bajo la gate
Source
La altura
"d" de la zona de transicin es del orden de 6 veces la
longitud de Debye C63. La altura del canal dlx) varia

Vgs pero
fuertemente con
dbilmente con Vds. La regin de transicin puede describirse
C413 como:
n(x,y) = NdCl-ix(x-r)3.Cl+cos{ir{y-dl)/d)3/2
(11-49)
donde los parmetros a y r se deducen de las condiciones de contorno.
-61-
Conocida la funcin distribucin de portadores, se pueden deducir

la expresin
para
el
ecuaciones de Poisson y
campo elctrico
campo
elctrico
sin
ms
que
resolver
las
Laplace C63,C413. Posteriormente, conocido el
se pueden
calcular numricamente las corrientes C413,
aunque Madjar et al. C63 las resuelven analticamente.

La corriente de desplazamiento viene dada por la expresin:
Jdis = .cal/at)
(11-50)
integrando sobre las condiciones de contorno

teniendo
en
cuenta
que
el
de los electrodos. Pero,
campo elctrico
depende de Vgs,Vds, la
corriente de desplazamiento se podr poner en funcin
de las derivadas
temporales de estas tensiones:

Ig = GVGS.(dVgs/dt) + GVDS.(dVds/dt)
(11-51)
Id = ICN + DVGS.(dVgs/dt) + DVDS.(dVds/dt)
(11-52)
Is = ICN + SVGS.(dVgs/dt) + SVDS.(dVds/dt)
(11-53)
siendo ICN
la corriente de conduccin. El resto de los parmetros son
coeficientes capacitivos no lineales que, junto

los valores
instantneos de
Vgs y
con ICN, dependen de
Vds. Debido a la continuidad de la
corriente, los coeficientes estn relacionados de la forma:
SVGS = DVGS - GVGS
(11-54)
SVDS = DVDS - GVDS
(11-55)
Por otro lado, la resistencia de carga efectiva Re, a travs de la

cual se
carga y
lineal de Vgs y
activa
bajo
descarga la
Vds. El
la
gate
regin de
clculo est
como
deplexin, es
basado en
considerar la regin
una linea de transmisin distribuida R-C.
Teniendo en cuenta que la potencia disipada en la malla

igual a
una malla
una funcin no
equivalente que
distribuida es
contenga a Re y la capacidad total
del canal podemos escribir:
Re = /
(l-C(x)/Ct)e.R(x).dx
^0
-62-
(11-56)
donde:
Ct; es la capacidad total del canal
C{x): es la capacidad en el canal entre 0 y x
RCx): es la resistencia de canal por unidad de longitud
Debido a que se conoce la relacin entre
y el
campo elctrico, el tiempo
distribucin del
campo
la velocidad electrnica
de trnsito se conoce a partir de la
elctrico.
El
resto
de
los
parmetros del
circuito estn suficientemente vistos en la figura I1-21,
II-6.- RESULTADOS EXPERIMENTALES
Vamos a
media
modelizar experimentalmente
potencia.
Se
trata
de
un
un transistor GaAs-MESFET de
MITSUBISHI
MGF-1802
cuyas
caractersticas dadas por el fabricante son:

Banda de frecuencias de utilizacin:
2-14GHz
Pout a 1 dB de comprensin de ganancia:
22dBra a 12GHz
Ganancia asociada:
7dB
Eficiencia en Padd:
18*
Empaquetado:
metal/cermico
El modelo
que se
va a
til izar es
ecuaciones correspondern al modelo

dadas en:
(11-16,19) para
el de
de Tajima
la figura 11-21 y las

modificado
C30], C32j
la fuente no lineal Ids, (11-22,23) para la
unin schottky y (11-28) para el efecto breakdown.

El procedimiento de medida de continua en impulso empleado ha sido
explicado ampliamente en el apartado II-4.4. En la grfica de la figura
11-44 hemos representado los
simulacin del
resultados experimentales
modelo de la corriente Id en funcin de Vds tomando Vgs
como parmetro correspondientes al

tensin
y la posterior
externa
Vds
nicamente
circuito
se
de
la
figura
11-38. La
ha medido hasta 5V con objeto de
evitar el efecto breakdown que como veremos empieza a dejarse
sentir a
partir de Vds=7V.
Si tenemos en cuenta que mediante los circuitos de las figuras II31,33 podemos medir experimentalmente la unin schottky real, Rd y Rs,
se deduce inmediatamente las curvas caractersticas de la fuente Ids en
funcin de Vdi tomando Vgi como
de la
figura 11-45.
En la
parmetro representadas
en la grfica
figura 11-46 se pueden observar los puntos
-63-
01
CM
O
00
IL
0
o
re
a>
s-
(O
E
S-
a>
X
a>
m
(O
o
-M
o
<o
sm
u
- E
>
O
^
-rU.
G)
C^)
PI
-64-
00
H
I
LL
0
O)
-M
c
a>
r
Sso
<J

m
en
(3
(yui)
in
in
s 6
-66-
experimentales de
Igs
puesta
en
funcin
de
Vgi. Vemos
que sigue
perfectamente la caracterstica de un diodo schottky.

Una vez
que hemos medido Ids, Igs y las resistencias Rg, Rd y Rs,
podemos medir la corriente Idg (efecto

estn representados
los puntos
breakdown). En
la figura 11-47
experimentales, teniendo en cuenta que
para obtener las curvas de simulacin se ha
empleado la
28), la
funcin de Vdi tomando Vgi
representacin de
Idg se
hace en
ecuacin (11-
como parmetro.
Una vez hechas las
continua
de
las
medidas en
fuentes
de
impulso de
intensidad
las caractersticas de
no lineales asi como de las
resistencias Rg, Ri, Rd y Rs nos quedan por obtener todos los elementos
inductivos y
capacitivos lineales asi como la capacidad no lineal Cgs.
Siguiendo el procedimiento descrito en el apartado e)

representado en
las figuras
de II-4.4, hemos
11-48 y 11-49 las pendientes de la fuente
de intensidad Ids, es decir, los parmetros Gra y Gds. Se puede observar

que la
pues
representacin se ha hecho en funcin de las tensiones externas
nos
va
interesar
polarizacin. El
conocer
circuito de
sus valores
en
cada
punto
de
pequea seal que vamos a utilizar es el
de la figura 11-41.
En las figuras 11-50 a 11-53 se ha representado los
scattering seal
sobre carta
parmetros de
de Sraith para Sil y S22 y diagrama polar
para S12 y S21. Esta representacin se ha hecho a partir del
ajuste de
los parmetros medidos experimentalmente en mdulo y fase en funcin de

la frecuencia y que podemos observar en las
punto de
polarizacin exigido
ha sido
figuras 11-64
a 11-57. El
Vgs = -IVolt y Vds = 6 Volts y
corresponde a la zona de comportamiento lineal de del transistor.

Para
este
punto
de
polarizacin
mediante
un
programa
de
simulacin se han obtenido los siguientes valores:
Vgs = -IVolt
Ig = 10-=mA
Cgs = 1.02 pF
Gm
Vds =
Id = 104 mA
Ggs = infinito
Gds = 7.71 ra
Volt
Si observamos
los valores
con las grficas de
las
= 103 m
de Gm y Gds vemos que estn de acuerdo
figuras
11-48
11-49
para
ese
punto de
polarizacin.
Teniendo en
cuenta la
ecuacin (11-22),
-67-
la curva que se obtiene
4-
o
09
H
I
y.
0
El
4
01
E
s
o
<ts
a>
sXJ
m
a>
ss_
o
o
I
es
ai
fU
(yuj)
6pi
-68-
S3
01
O
CO
H
I
IL
0
KJ
o
>
>
o
x>
c
o
E
O
4->
m
-o
>
>
T3
C
(O
l
o
c
c
(D
fO
U
O
(O s-
4-> p
O 0
T3 <o
C
sO n3
o Q.
c
O
0 E
s
o
1 o
00
1
o>
Ll.
0
S
ID
-69-
o
(O
i
L
-70-
MGF-1302
SIX
Vgscc = -1
Vdscc = 6
VSWR
"I I i ii-it-I
tSG3 (S
1I 1 I I 1 I I
RHO
I 1 I I I I "1
F1g.n-50 Parmetro Sil
MGF-1S02
90
Si2
Vgscc = -1 Volt
Vdscc = 6 Volt
180
270
Fig.11-51 Parmetro S12
-71-
90
M G F - 1 8 0 2
2
Vgscc = -1 Volt
Vdscc = 6 Volt
GHz
180
270
Fig.11-52 Parmetro S21
S 2 2
MGF-asoz
Vgscc = -1 Volt
Vdscc = 6 Volt
gg
2":
a::
Fig.n-53 Parmetro
S22
-72-
MGF-1802
SMl 1
111
111
< ti
I11
4.4
I I .1 .1 l i l i
6.8
l i l i
1
,
1
1 1111
9.2
1 1 .G
14
Frequency
F1g.n-54a Ajuste del Parmetro Sil:" mdulo
SPll
MGF-1802
lB0r
Vgscc = -1
Vdscc = 6
90 -
~ B0'' ''' " '" "'' rrt.!. 1111

4.4
6.8
9.2
Frequency
Fig. II-54b'Ajuste del Parmetro S U : fase
-73-
si . r I I
11.6
14
...t
I ,t
M G F - X 8 0 2
SH12
Vgscc = - Volt
Vdscc = 6 Vo5t
.07S-
.85
.02E
.t.....L.k...t.......J
. ,i, |,,f
6.0
4.4
9.2
Frequency
11.G
14
Fig.n-55a Ajuste_cle1 Parmetro S12: mdulo
M G F - 1 8 0 2
50
~
25
rV
S P 1 2
* -Vgscc = -I Volt
. Vdscc = Q Volt
. !
-25
-50
.1.1
1 i.Lti.ti t .1
4.4
i .1
, i
... n
.. t
9.2
Frequency
6.8
lîg.II-55b-Ajuste del Parmetro S12: fase
-74-
11.B
. . . . ,
MGF-X802
SH21
5r
I i.i I i.i
4.4
6.8
11.6
9.2
1.1
14
Frequency
ig.n-56a Ajuste del Parmetro S21: mdulo
SP21
MGF-XS02
120r
Vgscc = -I Volt
Vdscc = Volt
11
4.4
6.8
I I I I I . 1 1 I
I I I 1 1 1 . i I . I I I
9.2 U . 6
Frequency
Fig.n-56b Ajuste del Parmetro S21: fase
-75-
14
SM22
,65r
J
^ r - f . .
I . . . . I , , , ,t
4.4
F!g.n-57a
.,^x
, . . . t . . . I . . . .J , t , t l ,
6.8
9.2
Frequency
11.6
14
Ajuste del Parmetro S22: mdulo
SP22
MGF-ia02
160
'
l.n
Vgscc = -I Volt
. Vdscc = Q Volt
90
-90
-180
i t 1 1 . . 1. i . , < . . . . 1 , , . . 1.,,,,77T>tfc,,, 1 < . . 1
4.4
9.2
6.8
Frequency
Fig.n-57b
Ajuste del Parmetro S22: fase
-76-
ii.s
14
para la capacidad Cgs esta representada en la figura 11-58.

En este instante
estamos
en
condiciones
de obtener
todos los
parmetros del modelo de la figura 11-21 dadas en la tabla II-l.
Tabla II-l
Parmetros del GaAs-HESFET MGF-1802
Parmetros Lineales:
R. Lineales(Ohm): Rg
= 3.2
Rd
= 1.5
Rs = 0,3
L. Lineales CnH): Lg
= 0.297
Ld
= 0.32
Ls = 0.039
C. Lineales (pF): Cdg
= 0.057
Cds
= 0.293
C. Empaquetado:
Cpgs = 0.31
Cpds =0.3
L. Empaquetado:
Lpg
Lpd
= 0.167
Ri=2.1
= 0,127
Parmetros no Lineales:
Cgs;Cgso(pF) = 1.592
VbiVolt)
Igs:Ins{nA)
oSl/Volt) = 25
= 0.87
Idg:Insro{n)= 0.0304
= 0,8
otsro
= 1.81
=3.6
Bsr
=1.24
Ids:Idss(mA) = 232
Mss
= 26.6
Vpo(Volt)= 2.21
Pss
= 0.081
Bss
Wss
= 0.01
Asr
= 0.002
Tiempo de trnsito (ps) = 6.41
-77-
Ts = 0.5
Insr(nA) = 294
Vphi(Volt) = 17.6
Ass = 0.002
Vdiss(Volt)= 0.096
CAPITULO
ANLISIS
NO
LINEAL:
III
BALANCE
ARMNICO
III.1.- INTRODUCCIN
En
el
capitulo
II
se
ha
puesto de manifiesto la necesidad de
introducir elementos no lineales en la circuitera de

ha hecho
que en
la dcada de los setenta, y sobre todo en los ltimos
aos, haya sido motivo

desarrollo
de
microondas, esto
de especial
mtodos
atencin de
programas
de
los investigadores el
resolucin
lineales. A pesar de todo, los mtodos de anlisis no
de
circuitos no
lineal no tienen
carcter general por lo que la eleccin de uno u otro, para resolver un

problema
especifico,
estructura del
depender
de
una
gran
variedad
de factores:
sistema, forma de las ecuaciones diferenciales, tipo de
no linealidades, resolucin de problemas transitorios
o estacionarios,
etc.
Los
mtodos
de
anlisis
de sistemas
no
lineales
se
pueden
clasificar en cuatro grandes grupos [433:
a)
Mtodos de integracin directa;

Estos mtodos de resolucin consisten en
temporal, un
conjunto de
resolver, en
el dominio
ecuaciones integro-diferenciales que definen
el sistema C44D. Este tipo de mtodos temporales
estn gestionados por
programas tales como CIRCEC, SPICE, etc. El problema que plantean estos
mtodos se presenta cuando
estacionaria de
un sistema
interesa
conocer
solucin
del
estado
la respuesta
excitado por generadores de igual periodo.
Como es sabido, al integrar el sistema de

la
nicamente
ecuaciones se
obtiene tanto
estacionario, como la respuesta transitoria.
Esta respuesta transitoria decrece
con
el
tiempo
para
los sistemas
fsicos y esto hace que exista un gran consumo de tiempo de clculo.

Una
forma
de
evitarlo
es
utilizar
lo que se denomina mtodos
shooting C453. Bsicamente estos mtodos tratan de encontrar

de condiciones
se integre sobre
un vector
iniciales XO) tal que, cuando el sistema de ecuaciones

un
periodo
completo
T,
el
vector
de
estado sea
X(T)=X(0)
b) Series de Voltrra:
Las series funcionales de Voltrra han sido ampliamente utilizadas
en el estudio de sistemas que
contienen no
-79-
linealidades dbiles C46D,
C473,
C483
estn
particularmente
adaptadas
para
el
pequefas distorsiones en los sistemas de comunicacin. Se

generalizacin del
anlisis convencional
circuitos no lineales, el cual
expresa
de series
la salida
clculo de
trata de una
de potencias para
de
un
sistema no
lineal dinmico en potencias de la entrada.

Si llamamos
X(t) e Yt) a la entrada y salida respectivamente, la
serie de Volterra aproxima l i t ) por un sumatorio acotado de la forma:

rcK>
YCt) =
M
n=l
roo
.../ hnCul,...,un).X(t-ul)...X(t-un).dul...dun 3=
J'oo
J-oo
= Y n ( t )
n=l
{III.D
donde hnCul,...,un) es el ncleo de Volterra de
orden n,
del sumatorio
como la convolucin de
anterior puede
ser interpretado
una respuesta impulsional equivalente con
la
potencia
y el trmino
n-sima
de la
entrada. En la figura III-l se muestra la representacin del sistema no

lineal, esta
trminos
representacin ser
requeridos
para
til siempre
representar
y cuando
el nmero de
YCt) adecuadamente
no sea
excesivamente grande.
hl(Ul)
x(t)
Y2(t)
h2(U1.U2)
hn(U1
Y(t)
Yn(t) .,
Un)
Fig.III-1 Representacin de un sistema no lineal

en series de Volterra
c) Funcin descriptiva y parmetros gran seal:

La funcin descriptiva
es un
mtodo aproximado
-80-*
muy utilizado en
el anlisis
de circuitos no lineales. Trata de extender el concepto de
respuesta en frecuencia de sistemas lineales a los sistemas no lineales

[433, C483,
C493. Supongamos
sinusoidal X(t), se define

como el
conciente entre
que introducimos
la funcin
al sistema una entrada
descriptiva al
la componente
primer armnico
fundamental de
la salida y la
entrada. Esta operacin se puede expresar formalmente cono:
y = ACX)
donde la operacin
(III-2)
es, en
general, el
resultado
de
resolver una
ecuacin diferencial de la forma:
d"Y
d"-*Y
d"-*
^ gj^^Y = bl.
+...+ bn.X
dt"-^
dt"-*
dt"
(III-3)
siendo el operador :
n-l
bl,
n-e
.. + b2.
(it"-
+...+ bn
Ao = .
(111-4)
d"
d"~^
+ al.
+...+ an
dt"
dt"-^
La precisin de este tipo de anlisis depende del nivel de filtrado que

tengan los armnicos superiores a la salida. Como vemos este
una
aproximacin
al
armnico
fundamental
pierde
mtodo es
el resto de la
informacin armnica del sistema.

Otro mtodo utilizado en anlisis y diseo de sistemas no lineales
orientado especficamente
medida de parmetros
de
a sistemas
de dos
scattering
gran
puertas, es partir de la
seal
C503.
Este
tipo de
anlisis pierde igualmente informacin armnica.
d) Anlisis Hbrido - Balance Armnico:

Cuando se
trata de
buscar la
respuesta de un circuito no lineal
nicamente en el estado estacionario, el Balance Armnico es uno de ios

mtodos ms
atractivos y
utilizados actualmente.
-81-
Ello es debido a su
gran sencillez
algoritmos de
conceptual y
generalidad? adems
permite utilizar los
resolucin de redes lineales ,proporcionando informacin
armnica.
Se puede considerar como precursor del mtodo a
1974 aunque
fueron Nakla
y Vlach
impulso definitivo. Posteriormente
S. Egami
C51] en
C523 en
1976 quienes
le dieron el
ha sido
ampliamente
utilizado en
anlisis no lineal C453, 53], C543, C553, C563, C573.

El
presente
capitulo
ampliamente el mtodo del

mallas
no
lineales
caso autnomo
completo
como
va
precisamente
Balance Armnico
(transistores
en
el
de
anlisis
programa
tratar
aplicado
de
al
estudiar
anlisis de
MESFET especialmente), tanto en el
no-autnono, desarrollando
con
dos
tipos de
para
ello un
algoritmos
de
resolucin: sistema de ecuaciones y mtodo del gradiente.

III.2.- PRINCIPIOS DEL MTODO; CASOS AUTNOMO Y NO-AUTONOMO
Aunque como se ha
ventajas
del
mtodo
dicho en
era
su
el
apartado
sencillez
anterior, una
de las
conceptual, para una mejor
comprensin del problema varaos a partir de un circuito al cual se le ha

dividido
en
dos
subredes: una
lineal
aunque, eventualmente, esta ltima

Posteriormente
generalizaremos
y otra no lineal (Fig.III-2)
pueda tener
el
mtodo
algn elemento lineal.
para
un conjunto de redes
lineales y no lineales.
i(t)
MALLA
MALU\
v(t)
NO-LINEAL
LINEAL
Fig.III-2 Malla no lineal simple
-82-
Supongamos en primer lugar que

ninguna
fuente
dependiente
de
lineal. Aumentamos la malla no

i^t) y
la
malla
intensidades
lineal
con
no
lineal
no contiene
o tensiones de la malla
una
fuente
de intensidad
la malla lineal con una fuente de tensin VL.(t) como se indica
en la figura III-3.
MALLA
V N
NO-LINEAL
Fig.III-3 Divisin en mallas lineal y no-lineal
Partiendo
de
una
determinadas
condiciones
iniciales, podemos
calcular una determinada tensin y corriente vî(t) e NI(t)en la malla

no-lineal. A continuacin se igualan las intensidades iî(t) = iuiCt),
se calcula
la tensin
Vi_i (t) a travs de la malla lineal y se compara
con VN(t). La solucin

Vu(t).
Evidentemente
estacionaria
el
clculo
se
de
alcanzar
la
malla
dominio frecuencial mientras que el clculo

har
en
el
dominio
temporal. La
mencionado es trabajar en
Vn)
balancear
estacionaria
otra
el circuito
las
en la malla no
posibilidad
en
que
el nmero
de mallas
lineales y
lgico aumento de variables a optimizar.

armnico
cada
desarrollo en
serie
periodicidad,
si
caso
la
se ha
Vi_{t} =
solucin
de
variable
Fourier
tenemos
de
que
no lineales debido al
En efecto,
estado
en el
ajustadas
mediante
un
proceso
impracticable el mtodo si no se toma un
-83-
mtodo del
est representada por un
satisface
variables
complica enormemente
el
requerimiento de
de estado y cada una requiere
2.M+1 coeficientes de Fourier, se tendr N.(2.M+1) variables

ser
no
se alcanzar cuando i^, (t) = i^ (t).
cuando aumenta
de
lineal se
la tensin
este
Este mtodo conceptualmente tan sencillo se
balance
lineal se har en el
lineal con
intensidades,
VN)
cuando
de
que deben
optimizacin. Esto hara
criterio que
permita reducir
el nmero
de variables
a optimizar en el sistema. En este sentido han
ido encaminados los esfuerzos de los autores que

mtodo
de
balance
lineales 451,
armnico
521,
en el
proceso
pretenden utilizar el
de anlisis de redes no
C553.
Aunque es dficii establecer reglas de carcter general con objeto

de conseguir
una reduccin de las variables a optimizar, Nakhla et al.
C523 proponen la utilizacin del mtodo siguiendo los siguientes pasos:

1) La red no lineal deber
descomponerse en
el mnimo
nmero de
subredes lineales y no lineales.

2)
Los
terminales
de
las subredes
lineales
se excitarn con
fuentes peridicas en forma de desarrollos en serie de Fourier.

3) Resolviendo las subredes lineales en
utilizando
una
rutina
de
optimizacin
el dominio
frecuencial y
adecuada, se
ajustan los
coeficientes de la serie de Fourier de tal manera que se satisfagan las

relaciones de interaccin entre subredes.
MALLA
MALLA
I.
U
V]
LINEAL
'<
MALU
LINEAL
NO
NO-LINEAL
Fig.in-4 Circuito no-lineal general

Por
otra
parte
Filicor i et
submallas no lineales deben

facilitar la
formulacin de
de
al,
ser
[463,
C573 sostienen que las
lo suficientemente
simples para
sus ecuaciones, y Camacho C553 establece
que hay que considerar todas las
tensiones y
-84-
corrientes que controlan
los elementos no lineales, como variables desconocidas.

Todas estas
aseveraciones van
encaminadas de
reducir el nmero de varibles y por tanto
uno u
el nmero
otro modo a
de ecuaciones que
hay que controlar en el proceso de optimizacin. En el presente trabajo

se ha optado por
mayora
de
un
los
criterio
casos
de
que
consideramos
anlisis
representado en la figura III-4 y
no
se puede
muy
prctico
lineal. En
esencia
describir de
en la
esta
la siguiente
forma:
Cada malla
no lineal representar los elementos intrnsecos de un
dispositivo activo de una o dos puertas incorporando aquellos elementos

lineales que
faciliten la
obtencin de
las ecuaciones analticas que
describen el dispositivo en funcin de sus variables independientes.

Visto esto, se puede generalizar el mtodo de
Supongamos una
red no
la siguiente forma:
lineal dividida en redes lineales y no lineales
del tipo de la representada en la fig.III-4. Se supone que la red ya ha

alcanzado
el
pulsacin w.
estado
estacionario
Supongamos
por
otra
y tiene una respuesta peridica de

parte
que
existen
puertas de
conexin.
MALLA
NO
^
VNJ
LINEAL
MALU
NO-LINEAL
Fig.III-5 Divisin del circuito general en subredes
-85-
Se separan
las mallas
lineales y no lineales y se aaden fuentes
de intensidad en cada puerta lineal y fuentes de tensin en cada puerta

no
lineal
(Fig.III-5).
El
caso
contrario
conlleva
un
desarrollo
totalmente anlogo. Para la conexin j se tendr:
i^jCt) = Aoj + 21 CAk].cos(kwt) + Bkj.senkwt)] =

k=l
N
N
= Aoj + Re T" CAkj - jBkj) .exp jkwt) = ReCX INkj.exp(]kwt)3
k=l
k=o
(III-5)
anlogamente
v^3(t) = Re^
VNk].exp(]kwt)]
k=o
(III-6)
donde
3 : representa el nmero de puerta variando desde 1,...,M
K : el nmero de armnico suponiendo que tomamos N armnicos ms el
trmino de continua
N : es el subndice que indica que la malla es no-lineal
Por tanto, si partimos de unos determinados valores iniciales para
las variables independientes en las mal las
ecuaciones temporales
en serie de Four1er
cuenta,
que
intensidad
en
de
en cada malla, se pueden conocer los desarrollos
en cada
cada
uno
no 1ineales, conocidas las
de
puerta
los
puerta j de conexin.
j nicamente
terminales
de
es
Hay que
tener en
necesario conocer la
conexin
puesto
que
la
intensidad que circula por el otro terminal, o es igual en mdulo (caso

de una red no lineal de una puerta),
o es una combinacin
lineal del
resto de las intensidades de la malla no lineal.

En este
momento podemos igualar las tensiones de cada puerta 3 , o
bien las intensidades de la rama independiente de dicha puerta. Varaos a

suponer que igualamos intensidades, podemos poner:
-85-
N
INkj.expCjkwt)] = R e C S . ILk] exp(jkwt)3 =
k=o
k=o
iw3(t) = ReCÎ
= li.J(t)
Por otro
III-7)
lado, la malla no lineal satisface la relacin matricial para
cada armnico:
CAk3.CVLk3+EBk3.CILk3 = CCk3
donde CVLkl e CILk3 son los

las tensiones
(III-8)
vectores columna
del armnico
K-simo de
y corrientes, CAk3 y CBK3 son las matrices que describen
el circuito y CK es el vector columna que tiene
en cuenta
las fuentes
independientes.
A partir
de la expresin (111-8) podemos calcular las componentes
armnicas de las tensiones en
cada
puerta
de
conexin
de
la malla
lineal y se puede definir la funcin error de la forma 523:
C(t)3 = Cv^t) - VNCt)3
(III-9)
siendo su valor cuadrtico medio en un periodo
'T
P = l/T.y
E(t)3^.CCt)3.dt
(III-IO)
puesto que C(t)3 es una matriz columna, se puede poner:
C v ^ l t ) - v^l(.t)l^
P = l/T.y
, t + ... +
'T
+ 1/T./
CvL.{t)
- VN(t)32
. dt
(111-11)
4>
teniendo
en
cuenta
que
son
integrales
a lo largo de un periodo de
funciones peridicas, aplicando Fourier podemos escribir:
-87-
...+ ^
VLkl - VNkl
{III-12)
VLkM - VNkM
k=o
Ciertamente, la funcin P tendr un mnimo nulo
cuando en
cada puerta
se cumpla:
M
y~
3=1 CVLj(t) - VN3{t)3 = 0
Hasta ahora
O <= t <= T
se ha dado por supuesto el conocimiento del periodo T
(caso no autnomo), pero
hay
que
tener
en
cuenta
que
en
el caso
autnomo el periodo es desconocido y por tanto P deber ser una funcin

explcita de T es decir:
P = 1/T.I
-r(t,T).Ct,T).dt
Una vez definida la funcin error

de obtencin
de su
gradiente en
(111-13)
queda por
el caso
resolver el problema
en que se elijan rutinas de
optimizacin con algoritmos que necesiten dicho gradiente.
III-3.- PROBLEMA LINEAL
III-3.1 - CIRCUITO EMBEDING
El circuito lineal objeto de
estudio
es
el
representado
en la
figura II1-6.
Los
puntos
G,
son
los
terminales
de conexin con el
transistor. Los elementos
Tgll
Tgl2
CTg3 =
Tdll
Tdl2
: CTd3 =
Tg21
Tg22
Tsll
Tsl2
Ts21
Ts22
CTs3 =
Td21
-88-
Td22
es
1-
Q
O)
0)
E
CM
a>
co
en
>-
3
O
so
I
DI
-89-
Tgill
Tdill
Tgil2
Tdil2
;
; ETdi3=
CTgi3=
Tgi21
Tdi21
Tgi22
son los cuadripolos representados
por
Tdi22
sus
Tsill
Tsil2
Tsi21
Tsi22
CTsi3=
parmetros
de transmisin
mientras que
Ygdll
Ygdl2
Ygd21
Ygd22
Ydsl2
Ygs22
yds21
Yds22
sus
de admitancia.
Ygsi2
ygs21
; cygs3=
; CYgs3=
i:Ygd3=
son
Ydsll
YgsU
cuadripolos
representados
Asimismo
han
se
por
iraplementado
tres
parmetros
generadores, uno
terminal del transistor con sus respectivas impedancias.
J Ns
Fig.III-7 Circuito lineal embeding
-90-
por cada
El circuito de la figura III-6, que varaos a llamar embeding, es lo

suficientemente general como para permitir la resolucin de la prctica
totalidad de los problemas planteados con un dispositivo activo de tres
terminales.
El primer paso que vamos a dar en la resolucin del circuito de la
figura III-6
es calcular
su matriz
de transmisin, para ello vamos a
hacer una redistribucin como indica la figura 111-7.

Los trminos JN e YN de
la
figura
III-7
son
las
corrientes y
admitancias Norton de las fuentes e irapedancias externas juntamente con

los cuadripolos Tg, Td y Ts dados por las expresiones:
Zog.Tg21+Tgll
Vg
{III-14)
; YNg =
JNg =
Zog.Tg22+Tgl2
Zog.Tg22+Tgl2
Vd(Td11.Td22-Tdl2.Td21)
jNd =
Zod.Td21+Td22
Zod.Tdll+Tdl2
JNs =
(111-15)
; YNd =
Zod.Tdll+Tdl2
Vs(Tsll.Ts22-Tsl2.Ts21)
Zos.Ts21+Ts22
^
; YNs =
Zos.Tsll+Tsl2
Zos.Tsll+Tsl2
(111-16)
La relacinraatricialdel circuito de la figura III-7 ser:
Ve4
Ve5
Ve6
VI
V2
V3
CTeJ .
Ie4
Ie5
Ie6
donde CTeJ
Consta de
(III-17)
II
12
13
es la
matriz total
36 elementos
de transmisin
los cuales
pueden ser
del circuito embeding.

distribuidos en cuatro
matrices cuadradas de 9 elementos de la forma:
Ve4
Ve5
Ve6
CTein.
VI
V2
V3
II
+
C T e l 2 3 . 12
13
-91-
(III-18a)
Ie4
Ie5 =
Ie6
11
CTe22] 12
13
VI
V2
V3
CTe2i3.
(III-18b)
siendo!
CTelI]
CTe3
CTel2:
(III-193
i:Te213
En
el
clculo
encontrarnos con
de
CTe223
los
elementos
dos situaciones:
de
la primera
las
matrices
vamos a
CIl, 12, 133 =
O y la
segunda en que CVl, V2, V33 = 0. Vamos a ir viendo que es lo que ocurre
en cada uno de estos casos, partiendo siempre de la figura 111-7:
a) Caso en que II = 0;
Vlgi = Tgill.V2gi + Tgil2.I2gi
(III-20)
Ilgi = Tgi21.V2gi + Tgi22.I2gi
pero
teniendo
en
cuanta
que
I2gi=Il, que
V2gi=Vl y que Il=I2gi=0
tenemos:
Ve4 = Vlgi = Tgill.VI
(III-21)
Ilgi = Tgi21.Vl
b) Caso en que 12 = 0:
Vldi = Tdill.V2di + Tdil2.I2di

(in-22)
Ildi = Tdi21.V2di + Tdi22.I2di
pero Vldi=V2 e lldi=-12=0 luego de la expresin (111-22) se obtiene:
-92-
ATdi
Tdi22
V2 = V2d .
Ve5 = V2di =
Tdi22
.V2
ATdi
(III-23)
ATdi
V2 = -I2i.
Tdi21
=^
I2di =
Tdi21
.V2
Ti
Siendo ATdi el determinante de la matriz de la red Tdi.
Caso en me 13 = 0;
Este caso es totalmente anlogo al anterior y
por tanto
se puede
escribir:
Tsi22
Ve6 = V2si =
. V3
ATsi
(111-24)
Tsi21
I2si =
. V3
ATS
siendoATsi el determinante de la red Tsi
 Caso en que VI = 0;
Vlgi = Tgill.V2gi + Tgil2.I2gi

(III-25)
Ilgi = Tgil2.V2gi + Tgi22.I2gi
pero teniendo en cuenta que I2gi=Il y V2gi=Vl=O se tiene:
Ve4 = Vlgi = Tgil2.Il

(III-26)
Ilgi = Tgi22.Il
-93-
e) Caso en que V2 = 0;
O = Tdill.vadi + Tdil2.I2di
(III-27)
I2=-Tdi21.V2di - Tdi22.I2di
de (111-27) se puede deducir;

ATdi
Tdil2
12 = _
. V2di = ^ Ve5 = V2di =
Tdil2
ATdi
. 12
(III-28)
ATdi
12 =
Tdill
.i2di -zzf:^
I2d =
Tdill
.12
ATdi
f) Caso en que V3 = 0;
Se puede escribir anlogamente:
Tsil2
Ve6 = V2si =
.13
ATsi
(111-29)
Tsill
I2si =-
.13
ATsi
g) Relaciones de constitucin:
Vamos
construir
ahora
las
relaciones de constitucin de las
matrices admitancia de los cuadripolos CYgsl, Cygd3, CYdsl. Volviendo

al circuito de la figura 111-7 tendremos:
Ilgs = Ygsll . Vlgs + Ygsl2 . V2gs

(111-30)
I2gs = ygs21 . Vlgs + Ygs22 . V2gs
-94-
Ilgd = Ygdll . Vlgd + Ygdl2 . V2gd

(III-31)
I2gd = Ygd21 . Vlgd + ygd22 . V2gd
Ilds = Ydsll . Vlds + Ydsl2 . V2ds

(III-32)
I2ds = Yds21 . Vlds + Yds22 . V2ds
Las expresiones
(III-30), (111-31) y (111-32) se pueden poner en
funcin de las tensiones Ve4, Ve5, Ve6 de la forma:
Ilgs = Ygsll . Ve4 + Ygsl2 . Ve6

(III-33)
I2gs = Ygs21 . Ve4 + Ygs22 . Ve6
Ilgd = Ygdll . Ve4 + Ygdl2 . Ve5

(III-34)
I2gd = Ygd21 . Ve4 + Ygd22 . Ve5
Ilds = Ydsll . Ve6 + Ydsl2 . Ve5

(III-35)
I2ds = Yds21 . Ve6 + yds22 . Ve5
En este
momento
tenemos
todas
las
relaciones
necesarias para
calcular las matrices de la expresin (III-19).
1) Calculo de la matriz CTelll;

De la expresin (III-18) se puede deducir que:
Ve4
Ve5
Ve6
CTell] .
VI
V2
V3
cuando CI1,I2.I31 = O
teniendo en cuenta (III-21) se puede deducir;
(Tell)ll = Tgill
anlogamente de (ni--23) se tiene:
-95-
(III.36)
Tcli22
(Tell)22 =
ATdi
Y de (111-24)
TS22
(Tell)33 =
ATsi
Si se
observa detenidanente
las expresiones (III-21), (111-23) y
(111-24) se puede fcilmente deducir que el resto
de los elementos de
la matriz son nulos y por tanto quedar:

Tgill
CTell3 =
Tdi22
Afdi
(III-37)
Tsi22
ATsi
2) Clculo de la matriz CTel23:

Observando de nuevo la expresin (111-18) tenemos en este caso:
Ve4
Ve5
e6
i:Tel23
II
12
cuando CV1,V2,V33 = O
(111-38)
13
Segn las expresiones (III-26), (III-28) y (I11-29) tenemos:

(Tel2)ll =
Tgil2
Tdil2
(Tel2)22 =
A-Tdi
Tsil2
(Tel2)33 =
ATS
-96-
anlogamente al caso anterior, el resto de los elementos son cero y por

tanto:
Tgil2
Tdil2
CTel23 =
(111-39)
ATdi
Tsil2
ATsi
3) Clculo de la matriz CTe213:

La relacin raatricial obtenida tambin
de
(II1-8)
en
este caso
ser:
Ie4
Ie5
Ie6
i:Te213
VI
V2
V3
cuando [11,12,133 = O
(III-40)
desarrollando la expresin (111-40) y teniendo en cuenta la figura III7 tenemos:
Ie4 = yng.Ve4 + Ilgs + Ilgd + Ilgi

Ie5 = Ind.Ve5 + I2gd + I2ds - I2d
CIII-41)
Ie6 = Yns.Ve + I2gs + Ilds - I2si
teniendo en
cuenta
(111-33,35)
sustituyendo
en
(III-41) podemos
poner:
Ie4= {Yng+Ygsll+Ygdl).Ve4 + Ygdl2.Ve5 + Ygsl2.Ve6 + Ilgi

Ie5= Ygd21.Ve4 + (ynd+Yds22+Ygd22).Ve5 + Yds21.Ve6 - I2d
(III-42)
Ie6= Ygs21.Ve4 + Ydsl2.Ve5 + Yns+Ydsll+Ygs22).Ve6 - I2s
por tanto,
teniendo en cuenta CIII-36) y (111-21,23,24) se consigue la
relacin matricial:
-97-
YngH-Ygsll+Ygdll
Ie4
leS
Ygd21
Ie6
Ygdl2
Ynd+Yds22+Ygd22
Ygs21
Tgi21
Ygsl2
Ydsl
. CTein +
Yds21
Yns+Ydsl1+Ygs22
O
VI
Ti21
ATdi
(III-43)
V2
V2
Tsi21
ATsi
que se puede poner:

Yng+Ygsll+Ygdll
CTe213 =
Ygd21
Ygdl2
Ynd+Yds22+Ygd22
Ygs21
Tgi21
Ygsl2
Ydsl2
Yds21
. CTelO
Yns+Ydsll+Ygs22
Tdi21
ATdi
(III-44)
TsiZl
ATsi
4) Clculo de la matriz CT223;
Ie4
Ie5
Ie6
CTe22:
II
12
13
cuando CV1,V2,V3] = O
(III-45)
Partiendo del sistema de ecuaciones (111-42) y teniendo en cuenta

las expresiones (111-38), (111-26,28,29) se puede poner:
Yng+Ygsll+Ygdll
CTe223 =
Ygd21
Ygs21
Ygdl2
Ygsl2
Ynd+Yds22+ygd22
Yds21
Ydsl2
-98-
Yns+Ydsll+Ygs22
. CTel23 +
Tgi22
Tdill
Ti
(111-46)
Tsill
ATsi
Con las expresiones (III-37),(III-39), (111-44) y (III-46) tenemos

perfectamente
embeding de
definida
la matriz
de
transmisin
del
circuito
de
la ecuacin (III-19) en funcin de los parmetros T e Y de
las redes de dos puertas que
formarn parte
del conjunto
de datos de
entrada.
III-3.2 - CIRCUITO DE EMPAQUETADO:

Varaos ahora
a calcular
empaquetado de un transistor
dicho
circuito
aquellos
figura 11-21. El circuito
la matriz
de transmisin del circuito de
MESFET, Consideramos
que
se
como
han definido como extrnsecos en la
de tres
terminales que
representa a dichos
elementos viene dado en la figura III-8.
11
Lpg
Lg
Rg
ip4
Ls
Rs
|p6
Ld
Rd
ip5
1 ^^rw-yx
Cpgs
13
Cpds
12
Lpd
elementos de
2*-
Fig.II1-8 Circuito empaquetado

La relacin matricial total vendr dada:
-99-
VI
V2
V3
II
12
13
Tpll
Tpl2
Vp4
Vp5
Vp6
Tp22
Ip4
Ip5
Ip6
(III-47)
Tp21
Vamos a calcular las matrices CTpij componentes de la matriz CTpD

total.
1) Haremos CIp4,Ip6,Ip63=0 lo cual
implica
que
los terminales 4,5,6
estn abiertos. Podemos poner:

VI = 2pg.ypgs.Vp4 - 2pg.Ypgs.Vp6 + Vp4
V2 = 2pd.Ypds.Vp5 - 2pd.Ypds.Vp6 + Vp5
(III-48)
V3 = Vp6
lo cual implica;
l+2pg.Ypgs
CTpin =
-2pg.Ypgs
l+2pd.Ypds
-2pd.Ypds
(III-49)
Anlogamente de la figura II1-8 se obtiene:

11 = (Vp4-Vp6).Ypgs
12 = {Vps-Vp6).Ypds
(111-50)
13 = - Vp4.Ypgs - Vp5.Ypds + Vp6.(Ypgs+Ypds)

y por lo tanto:
Ypgs
CTp21] =
O
-Ypgs
-Ypgs
Ypds
-Ypds
-Ypds
(111-51)
Ypgs+Ypds
2) Hacemos ahora Vp4 = Vp5 = Vp6 = O y de la figura III-8 obtenemos:
-100-
11 = Ip4 + Ypgs.Zg.Ip4 - Ypgs.Zs.Ip6

12 = Ip5 + Ypds.Z<.Ip5 - Ypds.Zs.Ip6
(III-52)
13 = Ip6-Ypgs.Zg.Ip4+Ypgs.Zs.Ip6-Ypds.Zd.Ip5+Ypds.Zs.Ip6
de donde se deduce:
1+Ypgs.Zg
CTp223 =
O
-Ypgs.Zg
-Ypgs.Zs
l+Ypds.Zd
-Ypds.Zs
-Ypds,Zd
(HI-53)
1+C Ypgs+Ypds).Zs
por otra parte:

Vi = Zpg.Ip4+Zpg.Ypgs. Zg.Ip4-Zpg.Ypgs.Zs.Ip6+Zg.Ip4
(111-54)
V2 = Zpd.Ip5+Zpd.Ypds.Zd.Ip5-Zpd.Ypds.Zs.Ip6+Zd.Ip5
V3 = Zs.Ip6
y por lo tanto
Zg+Zpg+Zg.Zpg.Ypgs
O
CTpl23=
Zd+Zpd+Zd.Zpd.Ypds
Con lo
cual la
-Zpg.Ypgs.Zs
-Zpd.Ypds.Zs
matriz de
Cni-55)
Zs
transmisin del empaquetado est totalmente
definida.
III-3.3 - CIRCUITO LINEAL TOTAL:
Hasta el momento se han calculado

los circuitos
embeding
empaquetado
las matrices
de transmisin de
de las expresiones (111-19) y
(111-47), es decir, se han resuelto los circuitos
de la
figura III-9.
Vamos ahora a calcular la matriz total del circuito lineal.

En efecto, si tenemos
en cuenta las expresiones (111-17) y ( I I I -
47) y observando la figura III-9 podemos poner:
-101-
Pig.ni-9 Circuito lineal total
Vt4
Vt5
Vt6
Ve4
Ve5
Ve6
=
Ie4
Ie5
Ie6
CT113
Cfl23
Vt4
Vt5
Vt6
CT223
It4
It5
It6
I:T3
CTe3.CTp3
It4
It5
It6
CT213
(111-56)
donde hemos hecho
Vp4
Vp5
Vp6
Vt4
Vt5
Vt6
Ip4
Ip5
Ip6
It4
It5
It6
(in-57)
La ecuacin (III-56) se puede escribir!
CVe3 = CT113.CVt3 + CT123.CIt3

(111-68)
tle3 = CT213.CVt3 + CT223.CIt3
donde:
-102-
CT113 = CTein.CTpin + CTel23.CTp213

CT123 = CTell3.CTpl23 + CTel23.CTp223
(III-59)
CT213 = CTe213.CTpll3 + CTe223.CTp213
CT223 = CTe213.CTpl23 + CTe223.CTp223
y las ecuaciones (111-58) y (III-59) obedecen al circuito de
la figura
III-IO.
Fig.in-10 Circuito lineal total
Ahora bien,
obtener
una
teniendo en cuenta las expresiones (111-58), se puede
relacin
de
las
tensiones
funcin
explcita
de
las
corrientes. Es decir:
tle3 = CT213.CVt3 + CT223.CIt3
despejando la matriz de tensiones:
CVt3 = - CT213-*.CT223,CIt3 + CT213-^.CIe3

y puesto en formulacinraatricialKII,
CVt] = :A13.CIt3 + CB13.Cle3
donde:
-103-
CB13 se obtiene:
(III-60)
EAl] = - CT21D-^.CT223
(III-61)
LEU
La
= CT21]-'
ecuacin
(111-60) es
efectuar el balance armnico con
justamente
la
malla
la
que
se utilizar para
no
lineal
que
veremos a
continuacin.
in-4.- DISPOSITIVO no LINEAL
Teniendo en cuenta que el modelo de MESFET que varaos a implementar
es el representado en la figura 11-21, el
circuito sin
lineal ser dicho
los elementos que han sido considerados cono extrnsecos.
Si observamos la figura lll-ll, el

corrientes
bloque no
tensiones
del
problema
MESFET
reside
el
calcular las
intrnseco de forma que se pueda
conectar a la red lineal.
114
Igint
Vt4
CIRCUITO
Vf
RS
=^6
LINEAL
Vt6
INTRNSECO
Vdl
TOTAL
^5
MESFE1
Isint
S
D
Idfnt
.
V15
Fig.III-ll Circuito no-lineal total
Para
facilitar
este
clculo, sobre
todo
cuando
se
trata de
programar las ecuaciones del dispositivo MESFET, vamos a representar su

diagrama de flujos (Fig.lll-12) como funcin explcita de las variables
independientes Vgi y Vdi.
En el
capitulo anterior viraos las ecuaciones que relacionan todos
los elementos intrnsecos de un MESFET, por lo tanto siempre
-104-
se podrn
o
u
t/5
Q)
O)
-o
e
s-
D)
(O
CM
t-H
I
-105-
obtener las
tensiones y
funcin de las variables
corrientes en sus terminales (Fig.III-ll) en

independientes. Quiere
esto
decir
que si
tenemos en cuenta la expresin (III-60) podemos poner:

It4
Vt4
Vt5
= CA] .
(111-62)
+ CJel
It5
It6
Vt6
donde
Jel
[Je] = CB13 . Ce] =
(111-63)
Je2
Je3
desarrollando la expresin (I11-62) podemos escribir:

Vt4-Vt6=(Alll-A131).It4+(A112-A132).It6+(A113-A133).It6+Jel-Je3
(III-64)
Vt5-Vt6=(A121-A131).It4+(A122-A132).It5+(A123-A133).It6+Je2-Je3
La expresin (111-64) en el estado estacionario tomar la forma:
Vf = Al.Igint + A2.Idint + Jel-Je3

(III-65)
Vdi= A3.Igint + A4.Idint + Je2-Je3
donde
Al = A H + A133 - A131 - A113

A2 = A112 + A133 - A132 - A113
(111-66)
A3 = A121 + A133 - A131 - A123
A4 = A122 + A133 - A132 - A123
II1-5.- BALANCE ARMNICO
Partiendo de
la figura
(Ill-li), vamos
a implementar el balance
armnico tal y como se indica en el esquema de la figura (III-13).
-106-
- > It4=lg!nt -*vfl

y -
>Vf
Error
*Vf
Vgi.Vdi
->lt5=ldnt^Vdil
y -
Error
->Vdl
Fig.II1-13 Balance armnico
Hay que tener en cuenta en
la
figura
III-13
que
Vfl=Vt4-Vt6
y que
Vdil=Vt5-Vt6.
Supongamos ahora que N el es numero de armnicos de trabajo y M el
nmero de armnicos de las fuentes
ellas.
Teniendo
en
cuenta
externas
igual
las ecuaciones
del
para
cada
una de
MESFET vistas en el
capitulo anterior, partiendo de unos valores iniciales de vgi y vdi, se

puede obtener:
N
igintCt) = Re
Igintk.expCjkwt)
k=o
(III-67)
N
idintCt)=Re^
k=o
vf (t)
N
Re ^
k=o
Idintk.expCjkwt)
Vfk.expCjkwt)
(III-68)
vdi(t)
Entonces,
= R e ^
k=o
teniendo
en
Vdik.exp jkwt)
cuenta
la ecuacin matricial (III-65) se
puede escribir:
-107-
N
vfHt) = Re
C(AlK.IgintK+A2k.Idintk).exp( jkwt)3 +
k-o
M
y
C(Jelk-Je3k).exp(3kwt)3
k=o
(III-69)
N
vdil(t) = Re ÊCA3k.Igintk+A4k.Idintk+).exp(ikwt) +
k=o
H
+ ^
C(Je2k-Je3k)D.exp(jkwt)3
k=o
Teniendo
en
cuenta
las
expresiones
(111-9,10,11,12)
y (III-
68,69), la funcin error vendr dada por:
este
(111-70)
k=o
k=o
En
Vdilk - Vdik
Vflk - Vfk
punto
se
pueden
seguir
solucin del estado estacionario: se
dos
puede
caminos para alcanzar la

buscar
el
mnimo
de la
expresin (III-70) o bien resolver el sistema de ecuaciones mediante el

cual se representa dicha
impleraentado
los dos
presenta cada una de
expresin. En
tipos
ellas
el
de opciones
sobre
la otra
presente
debido
trabajo
se han
a las ventajas que
dependiendo
del
tipo de
ecuaciones
es una
condiciones exigidas.
La
subrutina
que
resuelve
modificacin de la subrutina
el
sistema
de
Zscnt perteneciente
a la
librera IMSL.
Teniendo en cuenta que se tienen N armnicos en parte real e imaginaria

y que el balance se hace en las
puertas gate-source
y drain-source se
deber resolver un sistema de 4N+2 ecuaciones con 4N+2 incgnitas.

En cuanto a la resolucin por bsqueda de un mnimo de la ecuacin
(III-70) se ha optado por la subrutina ValSad de la librera HARWELL la
cual necesita conocer el gradiente de la funcin a minimizar y permite
-108-
mover externamente
parmetros tales
de variables. Asimismo se
como precisin exigida y escalado
ha implementado
un sistema
de seleccin de
dichos parmetros.
ni-6.- GRADIENTE ANALTICO
Hay dos
opciones claras
a la hora de calcular el gradiente de la
funcin error: una aproximada por
incrementos
otra
obteniendo las
expresiones analticas del Jacobiano de la funcin error. La primera de

las opciones presenta de entrada un
error en
la aproximacin
grave inconveniente
puede confundirse con el propio gradiente en
un entorno cercano al valor minirao considerado como

parte, si
tenemos en
puesto que el
cuenta que
solucin. Por otra
existen dos variables independientes
(Vgi,Vdi) y cada una de ellas
con N
4N+2 derivadas
lo cual implica que por cada interaccin
que calcular,
hay que repetir el proceso de
armnicos, tendremos
clculo
4N+2
veces
lo
en realidad
que incrementa
enormemente el tiempo de clculo.

El
gradiente
analtico
sin
embargo, a
formulacin mucho ms compleja, una vez

ordenador, se
puede conocer
del
hecho que
nmero
en el
de
que sta
de utilizar una
se iraplementa
en el
en cada iteraccin el Jacobiano total sin
necesidad de repetir clculos, adems

depende
pesar
armnicos
presente trabajo
de
ganar
en
precisin
ya que
elegido. Estas consideraciones han

se haya
optado por
el clculo del
gradiente analtico que expondremos a continuacin.

La expresin (III-ll) se puede poner en este caso:
T
P = Pl + P2 = 1/T, Cl(t)]s.dt + 1/T.
o
C2(t)3=.dt
(III-71)
siendo
C H t ) = vflt) - vf(t)
(III-72)
2(t) = vdil(t) - vdi(t)
teniendo en cuenta la expresin (III-71) el gradiente vendr dado pors
-109-
= 2/T
donde Vk
ai(t)
-.dt
i(t)]
(111-73)
i=l,2
representa la parte real o imaginara del armnico K-simo de
las tensiones de control vgi o
vdi. Segn
las expresiones
(I11-69) y
(I11-73) se deduce que hay que calcular ocho Jacobianos armnicos de la

forma:
dFcc
dVcc
dFlr
dVcc
dFli
dVcc
dF2r
dVcc
dF2i
dVcc
.... dFNr
dVcc
dFNi
dVcc
dFcc
dVlr
dFlr
dVlr
dFli
dVlr
dF2r
dVlr
dF2i
dVlr
dFNr
dVlr
dFNi
dVlr
dFcc
dVli
dFlr
dVli
dFli
dVli
dF2r
dVli
dF2i
dVli
dFNr
dVli
dFNi
dVli
dFcc
dV2r
dFlr
dV2r
dFli
dV2r
dF2r
dV2r
dF2i
dV2r
.... dFNr
dV2r
dFNi
dV2r
dFcc
dV2i
dFlr
dV2i
dFli
dV2i
dF2r
dV2i
dF2i
dV2i
.... dFNr
dV2i
dFNi
dV2i
dFcc
dVNr
dFlr
dVNr
dFli
dVNr
dF2r
dVNr
dF2i
dVNr
.... dFNr
dVNr
dFNi
dVNr
dFcc
dVNi
dFlr
dVNi
dFli
dVNi
dF2r
dVNi
dF2i
dVNi
.... dFNr
dVNi
dFNi
dVNi
donde Fi representa las componentes

idint o
bien las
tensiones vf
armnicas
de
(III-74)
corrientes
igint o
o vdi, mientras que Vj representa las
componentes armnicas de las tensiones de control vgi vdi.

Varaos a calcular a
continuacin
las componentes
Jacobianas del
modelo intrnseco del MESFET representado en la figura 111-14.
1) Clculo de las derivadas de iqs(t)=iqs[Vqi(t)3;

îgs(t)
digs
^Vgikr
dvgi
. Re Cexp(3kwt)D
-110-
(III-75a)
Sigst)
digs
SVgiki
dvgi
. Ira Cexpjkwt)]!
(III-75b)
îgs(t)
= O
SVdikr
(III-76)
^gst)
= O
Vdiki
Fg.III-14 GaAs-MESFET intrnseco
2) Derivadas de la corriente icqs;

Teniendo en
cuenta que
icgs(t) es la intensidad que atraviesa la
capacidad no lineal CgsCvgi(t)] podemos poner:
-111-
d
icgs(t) =
dt
(Qgs)
luego
îcgs(t)
_=
^Vgkr
dt
dOgs
ReCexpC jkwt) )3
dvg
{111-77)
dicgst)
^Vgik
d
i
dOgs
dt
dvgi
.imexpCjkwt))3
y teniendo en cuenta (111-77):
Bicgs
dCgs(t)
=
.ReCexp(jkwt)3 - kw.Cgs(t).IitiCexp(3kwt)3
SVgikr
dt
(111-78)
dCgs(t)
-.IrnC exp (jkwt) 3-kw, Cgs (t). ReCexp (jkwt) 3
Sicgs
avgiki
dt
Si cgs
SVdikr
(III-79)
Si cgs
=
SVdiki
3) Derivadas de if(t):
De la figura III-14 se puede deducir:
ift) = igs(t) + icgs(t)
por lo tanto, de las expresiones (111-75,76,78,79) se obtiene:
-112-
A(t).ReCexp(3kwt)] - kw.B(t).ImCexpjkwt)3
dVgikr
(in-80)
aif{t)
=- ACt).IniCexp{3kwt)3 - kw.B(t).ReCexp{3kwt)3
avgiki
dift)
^Vdikr
(111-81)
dif(t)
=
dVdiki
donde:
digs
ACt) =
dCgs
+
dvgi
dt
(111-82)
BCt) =
Cgs(t)
4) Derivadas de la tensin Vf(t)
Si tenemos en cuenta que
vf(t) = vgi(t) + if{t).Ri
podemos poner:
=
avgikr
ReCexp jkwt)3 + Ri.^Vgikr
^vfCt)
aift)
=- IraCexpCjk t)) + Ri.
SVgiki
^Vgik
-U3-
Teniendo en cuenta las expresiones (III-80) se puede escribir:
3vf(t)
= n+Ri.A(t)3.ReCexp(ikHt)3 - CRi.B(t)3.IinCkw.exp(jkwt)]
dVgikr
(111-83)
dvft)
=-Cl+Ri.A(t)3.IraCexp(jkwt)] - ERi.B(t)3.ReCkw.expjkwt)3
dVgika
Svf(t)
= O
dvdikr
(111-84)
dvf(t)
= O
dVdiki
5) Derivadas de la tensin Vr(t):

De la figura III-14 se deduce:
vr(t) = vdi(t) - vf(t)
y podemos escribir:
dvr(t)
avgikr
Svf(t)
=-El+RiA(t)3.ReEexp(jkwt)3+ERiB(t)3.Im[kw.exp(jkwt)3
dVgikr
(111-85)
avr(t)
3vf(t)
dVgiki
dVgiki
=+Cl+RiA(t)3.Im[exp(jkwt)3+[RiB(t)3.ReEkw.exp(jkwt)3
-114-
^vr(t)
= ReCexpjkwt)3
SVdikr
(III-86)
SvKt)
= -ImCexpjkwt)]
SVdiki
6) Derivadas de la corriente idq(Vr)!
Teniendo en cuenta
que
idg(t)
no
depende
directamente
de las
variables independientes, se tiene:
Sidg(t)
didg
^vr
SVgikr
dvr
SidgCt)
didg
Svr
SVdikr
dvr
dVdikr
SVgikr
Sidgt)
didg
Svr
dVgiki
dvr
SVgiki
Sidg(t)
didg
Svr
SVdiki
dvr
SVdiki
llamando
didg
C(t) =
. Cl+R.A(t)3
dvr
didg
DCt) =
CRi.B(t)]
dvr
podemos escribir:
Sidgt)
= -C(t).ReCexpjkwt)] + D(t).ImCkw.expjkwt)3
SVgikr
(111-87)
Sidgt)
=
Ct).ImCexp(jkwt)] + D(t).ReCkw.exp(jkwt)]
SVgiki
-115-
ddgCt)
didg
^Vdikr
dvr
. ReCexpjkwt)]
(111-88)
didgCt)
didg
avdiki
dvr
. ImCexp(Jkwt)3
7) Derivadas de la corriente icdq(t);
Si tenemos
en cuenta
que la corriente icdg(t) se puede expresar
como
icdgt) = Cdg .
dt
(vr)
tenemos que:
dicdg
3 i cdg
d / ^vr
dVgikr
/ avr
= Cdg
= Cdg .
dt X^Vgikr/
dt \SVgiki/
^Vgiki
(III-89)
Bicdg
/ ^vr
avdikr
Teniendo en
/ 3vr
= Cdg .
dt X^Vdikr/
cuenta
îcdg
= Cdg
(111-85,86),
^Vdiki
podemos
dt VdVdiki,
poner
(III-89) de la'
forma:
aicdgt)
- CCdg.Ri.A'- k^..Cdg.Ri.BD.ReCexp(jkwt)3 +
^Vgikr
+ CCdg.kw.Ri.B'+ Cdg.kw.(l+Ri.A)3.IroCexp(3kwt)3
(III-90)
5icdg(t)
CCdg.Ri.A*- k^.w^.Cdg.Ri.B3.ImCexp(jkwt)3 +
^Vgiki
+ CCdg.kw.Ri.B'+ Cdg.kw.(1+Ri.A)3.ReCexp(jkwt)3
-116-
dicdg(t)
= - CCdg.kwD.ImCexpCjkwt)]
dVdikr
(111-91)
aicdg(t)
= - [Cdg.kw3.ReCexp{3kwt)3
avdiki
siendo A' y B' las derivadas temporales de A(t) y BCt).
8) Derivadas de la corriente irCt);

Si tenemos en cuenta que irt) = idg(t) + icdg(t) podemos escribir
directamente:
dirCt)
- c:C(t)+Cdg.Ri.(A'-k'*.we.B)3.ReCexp(jkwt)3 +
dVgikr
+ Ckw.D{t)+Cdg.kw.(R.A+Ri.B*+l)3.Irai:expC jkwt)3
(III-92)
Sirt)
+ i:C{t)+Cdg.Ri.(A'-k^.w8.B)3.ImCexp(3kwt)3 +
avgik,i
+ Ckw.D{t)+Cdg.kw.(Ri.A+Ri.B'+l)3.ReCexp(jkwt)3
dirCt)
didg
dVdikr
dvr
. ReCexp(jkwt)3 - CCdg.kw3.ImCexp(jkwt) 3
(III-93)
dirCt)
didg
. ImCexpjkwtl - CCdg,kw3.ReCexp(jkwt)]
dVdik.i
dvr
9) Derivadas de la corriente iqint(t):
igintCt) = if{t) - ir(t)
-117-
Como conocemos las derivadas respecto a
ifCt) e
ir(t) calculadas
en los apartados 3) y 8), las derivadas de igint(t) estn perfectamente

definidas.
10) Derivadas de la corriente ids(t) = is(Vqi,Vdi);
Podemos deducir de forma inmediata:
Sids
dids
dVgikr
Svgi
. ReCexpjkwt)3
(111-94)
Sids
Sids
SVgiki
Svgi
Sids
Sids
SVdikr
Svdi
. ImCexpjkwt)3
ReCexpjkwt)]
(III-95)
Sids
aids
. ImCexpjkwt)]
SVdiki
Svdi
11) Derivadas de la corriente icdst);

La corriente
que
atraviesa
la
escribir de la forma:
dvdit)
icdst) = Cds ,
dt
por lo tanto tenemos:
-118-
capacidad
lineal
Cds
se puede
dicdst)
= O
(III-96)
3icds(t)
= O
avgiki
Sicds(t)
= - CCds,kw3.IniCexpCjkwt)3
^Vdikr
(111-97)
dicds(t)
= - CCds.kwJ.ReCexpjkwt)]
dVdiki
12) Derivadas de la corriente idint(t);

Volviendo de nuevo sobre la figura 111-14 podemos poner:
idint(t) = ids(t) + icds(t) + ir(t)
como
conocemos
todas
las
derivadas
(III-98)
de la expresin (111-98), estn
definidas las derivadas de idint(t).

Con los apartados 4), 9) y 12) y teniendo en cuenta que una de las
tensiones sobre
la que
tenemos que calcular el gradiente es la propia
Vdi(t), se conocen todos
los Jacobianos
de la
forma de
la expresin
(III-74).
III-7.- SIMULACIN
El
programa
anlisis para los

diagrama
de
que
se
ha
circuitos
bloques
suplementado
de
las
simplificado
figuras
es
programa es capaz de distinguir entre
resuelve
el
11-21
el
y
problema de
II1-6
y cuyo
de la figura III-15. Dicho
anlisis autnomo
y no autnomo
adems, como se ha dicho anteriormente, tiene impleraentado dos tipos de

optimizacin: sistema de ecuaciones y miniraizacin con gradiente.
-119-
ENTRADA
DE DATOS
IMPRESIN
DATOS DE
ENTRADA
Modificacin
RED Lineal
INTER-
POUCION
CALCULO
ANLISIS
CONTINUA
3^
OPTIMIZACIN
OPTIMIZACIN
IMPRESIN
GRD
SEC
CONTINUA
MESFET
INTRNSECO
F.
ERROR
ERROR
CALCULO
CIRCUITO
GRADIENTE
LINEAL
IMPRESIN
Resultados
Fig.III-15
Anlisis. Diagrama de bloques simplificado
-120-
La razn para implementar los dos tipos de
optimizacin reside en
el hecho de que ninguno de los dos es definitivamente superior sobre el

otro puesto que, mientras el sistema de cuaciones
por iteraccin
consigue
en
y armnico
muchos
iteracciones, adems
(SEO es
ms rpido
(2 veces ms) el mtodo del gradiente (GRD)
casos
un
en este
nmero
notablemente
inferior
de
mtodo no se han encontrado problemas de
convergencia y s en el sistema de ecuaciones.

A continuacin vamos a hacer un estudio comparativo
mtodos para
tratar de discernir cuando se debe de emplear uno u otro.
El estudio se ha
funcin del
entre los dos
hecho
mdulo de
representando
la tensin
el
nmero
de
iteracciones en
de entrada (la fase se supone cero)
para el circuito de la figura III-16 y un punto de operacin cualquiera

(Vgscc=-0.5, Vdscc=3)
a 10 GHz de
frecuencia para un MESFET de media
potencia.
2 0 = 5 0 Ohms
Z L = 5 0 Ohms
Fig.ni-16 Circuito de anlisis
En las grficas de la figura III-17 se ha estudiado el caso

armnico
se
representa
el
nmero de iteraciones en funcin de la
tensin de entrada siendo el parmetro

tensin. En
este caso
no se
el
paso
en
barrido
de Vinp=5V.
de dicha
han observado problemas de convergencia,
adems se puede deducir fcilmente que es ms rpido el

los alrededores
de un
SEC excepto en
De todas formas se puede augurar que para
pasos de barrido mayores, el SEC puede dar problemas de convergencia.

En la figura 111-18 se ha repetido el estudio para dos armnicos y
pasos de
1, 2 y 4 voltios. En el caso de incrementos de 1 voltio vemos
-121-
-.o
00
( O
N
X
O
O
>
II
(O
II
>
(D
"
00
>
LO
N O
E II
O
O
O
>
n
o
c
o
.-I
I
Ien
o
es
( O
a.
0 .
-122-
C L
a .
oo
>
5 II
o
T
o
>
CO
^>
0)
0 0
1 -
Li- >
" lO
II oI
II
( O
c o
>
00
t-l
* o
11
II
( O
o
I
la-;
o.
5,2'
II
a.
-123-
Q .
Joo
Q. I
N
X
o
JtD
>
11.
o
en
cr
.5
>
LO
:5
LO
II
oD
400
np
4(0
co
en
C4
m
o
O.
c
o
*o
p
(O
-124-
T-l
I
O)
f
que el SEC funciona perfectamente hasta llegar a
16 voltios, punto en
el que deja de converger. En el caso de incrementos de 2 voltios el SEC

aumenta
considerablemente
converge a
partir de
el
nmero
de
iteracciones
de
forma
estable
convergencia. Se
puede decir
armnicos, cuando
se trata
en
los
tres
pruebas
para
que el
GRD va
casos sin dar problemas de
categricamente que, en el
caso de dos
de dar incrementos de barrido mayores de 1
voltio, hay que utilizar necesariamente el mtodo de

hecho
no
los 15. Cuando el incremento es de 4 voltios el
SEC no converge en ningn caso. Por contra, se observa

variando
adems
pasos menores
de
gradiente. Se han
1 voltio y empieza a ser ms
rentable el sistema de ecuaciones.

Por
ltimo,
incrementos de
en el paso de
hemos
0.2 y
0.2
estudiado
caso
de
armnicos
para
1 voltio {Fig.III-19). En el caso de incrementos
voltios
perfectamente vlido
el
vemos
que
el
sistema
de
ecuaciones es
hasta los alrededores de 11 voltios pero a partir
de ah presenta problemas de convergencia.
En el
caso de
pasos de un
voltio est claro que hay que utilizar siempre el mtodo de gradiente.
En
el
estudio
comparativo
que acabamos de realizar, ha quedado
claro que, si bien el sistema de ecuaciones es ms rpido por iteracin

y por armnico, es el gradiente el que nos da una completa seguridad de
convergencia, por eso
es
conveniente
la
Impleraentacin
mtodos y elegir uno u otro dependiendo de la aplicacin.
-125-
de
los dos
CAPITULO
OPTIMIZACIN
NO
IV
LINEAL
IV-1.- INTRODUCCIN
Habitualmente
se
ha
considerado
en
microondas
que
comportamientos no lineales de un dispositivo estn superditados

condiciones de
los
a sus
adaptacin, es decir, partiendo de una topologa lineal
ptima es necesario encontrar un comportamiento no lineal que se adapte

a dicha
topologa C63], C64]. En
este sentido actan programas tales
como COMPACT, TOUCHSTONE, etc.

Sin
embargo,
totalmente nueva;
desprovisto
de
ha
aparecido
una
concepcin
de
la optimizacin
parte del hecho de optimizar el cuadripolo no lineal
toda
envoltura
lineal
con
objeto
de
obtener
las
tensiones y corrientes ptimas C583, C593, C60], C613, C623, C653,C763.

La topologa del circuito final es una consecuencia
del comportamiento
ptimo del dispositivo no lineal.

Es justamente
esta ltima
concepcin la que varaos a tratar en el
presente captulo en sus dos facetas: optimizacin experimental LoadPull) y optimizacin mediante simulacin con ordenador.
La parte final del capitulo estar dedicada a la implementacin de
dispositivos no lineales y a
la
discusin
de
los
resultados
de la
simulacin, adaptando estos resultados a los que se obtendran mediante

la optimizacin experimental.
IV-2.- TCNICAS DE OPTIMIZACIN POR SIMULACIN
Existen dos puntos de vista claros cuando se aborda el problema de

la optimizacin:
a) Optimizar
de
parte
antemano
la
no
la parte lineal del circuito prefijando
lineal
b)
optimizar
las
tensiones y
corrientes del dispositivo no lineal desprovisto de su envoltura lineal

que se implementar a posterior i.
a) El primer mtodo, definido esquemticamente en la
parte del
hecho de
lineal deseada estn

conponente no
que las
dadas
lineal que
caractersticas que definen la funcin no

a
del
circuito
priori, esto
nos
lleva
elegir la
se ha de til izar en el circuito asi como la
tecnologa que se va a emplear.

elementos
figura IV-1,
Si variamos
lineal,
se
ahora los
puede
llegar
valores de los
a
obtener
el
comportamiento ptimo deseado del circuito no lineal total. Si variando
-126-
ELECCIN
COMPONENTE
NO-UNEAL
DEFINICIN
CARACTERSTICAS
DESEADAS
ELECCIN
TECNOLOGA
I
MODELO
ANLISIS
NO-UNEAL
LINEAL
1
TOPOLOGA
TOTAL DEL
CIRCUITO
1
ELEMENTOS
CIRCUITO
LINEAL
ELEMENTOS
DISPOSITIVO
ACTIVO
ANLISIS
NO-UNEAL
OPTIMIZACIN
NI
DECISIN ?
y
CARACTERIS>TICAS
OBTENIDAS
DECI5I0N ?
REAUZACION
EXPERIMENTAL
Fig.IV-l
Optimizacin del circuito lineal

-127-
N2
dichos elementos
mediante el
proceso de
optimizacin no se consiguen
las condiciones de funcionamiento deseadas, hay
que volver
a comenzar
definiendo una nueva topologa en la parte lineal del circuito.

Este mtodo
de optimizacin
es el
ms extendido en la actualidad en los procesos
de los
programas comerciales
y su
bondad depende de
hasta que punto somos capaces de definir incialmente una red lineal que
consiga las
caractersticas de
adaptacin, ganancia, ancho de banda,
mxima potencia aadidas, etc, que se desean obtener del dispositivo.

b) El
segundo mtodo parte del hecho de considerar el dispositivo
no lineal, MESFET en este
caso, sin
su
envoltura
lineal {Fig.IV-2)
aunque, al
contrario de lo que ocurra en el problema de anlisis, hay
que
en
tener
elementos fijos
cuenta
sus
elementos
extrnsecos
debido
que son
dados de antemano. El modelo equivalente a utilizar es
el dado en la figura 11-21.
Id
MODELO
COMPLETO
Vgs
Vds
MESFET
Fig.IV-2 Circuito a optimizar
Podemos entonces optimizar las

Ig e
Id armnicamente
tensiones Vds, Vgs e intensidades
a partir de las variables de control juntamente
con las restricciones exigidas
hasta conseguir
la minimizacin
de la
funcin error que deber cumplir las especificaciones de funcionamiento

definidas
de
antemano.
El
problema
que
queda
por
resolver
es
exclusivamente de sntesis lineal {Fig,IV-3),

El mtodo
es ms potente que el descrito en el apartado a) puesto
que evita las limitaciones contraidas en

del
circuito
lineal
la iroplementacin,
a priori,
nicamente tiene las limitaciones propias del
-128-
DEFINICIN
CARACTERSTICAS
DESEADAS
ELECCIN
COMPONENTE
NO-LINEAL
MODELO
NO-LINEAL
OBJETIVOS
RESTRICCIONES
PROBLEMA
FUNCIN ERROR
INICIALIZACION
A MINIMIZAR
ANLISIS
NO-LINEAL
OPTIMIZACIN
NI
DECISIN- ?
^
CARACTERI55TICAS
OBTENIDAS
DECS3I0N ?
y
SNTESIS LINEAL
Fig.IV-S
Optimizacin no lineal
-129-
N2
dispositivo no lineal
concreto de
(encapsulado,
etc). Sin
embargo, en
dispositivos osciladores, la optimizacin de las tensiones
y corrientes en los terminales de la figura IV-2 no

tipo de
informacin respecto
lineal, siempre
proporciona ningn
a estabilidad aunque, teniendo en cuenta
el grado de libertad que deja el proceso

circuito
el caso
podemos
a la
mejorar
hora de
la
implementar el
estabilidad a base de
circuitos con factores de calidad altos como demuestran 1663 y
C673 en
anteriores trabajos.
Existen dos
mtodo
tipos de
estructuras que se pueden resolver con este
de optimizacin, estructuras
osciladoras
Los
estructuras son
problemas
similares, la
amplificadoras
nivel
de
y estructuras
optimizacin
diferencia radica
de
estas
exclusivamente en el
tipo de funcin que se debe minimizar o raaximizar.

En
el
optimizar
caso
la
de
amplificadores
mxima
potencia), la
potencia
potencia de
C583,
aadida
C653, C613, C593 se puede
(caso
de
amplificadores
salida en un determinado ancho de banda, la
ganancia, etc. En el caso oscilador C603 es tpico optimizar

potencia
aadida
con
de
objeto
de
obtener
la
mxima
oscilacin, una determinada potencia aadida menor
la mxima
potencia
en
que la mxima para
conseguir estabilidad C663, etc.

Tanto en
el problema amplificador cono en el oscilador, aunque se
trabaja al armnico fundamental,

controle
el
contenido
la optimizacin
armnico
de
la
debe de
potencia
de
ser tal que
salida
(caso
amplificador) o de la potencia en oscilacin (caso oscilador).

El
problema
minimizar
una
potencia, la
de
la
funcin
optimizacin
error
ganancia, etc
contenido
en
armnicos
maximizar
dicho
multiplicadores
de
contenido
y
que
al
no
nos
el
fundamental
maximizar o
contenido en
minimizando su
superior, sino que adems se puede
armnico
divisores
reduce
proporcione
armnico
orden
se
bien
en
sean
dispositivos
tipo
tales
como
amplificador, auto-
osciladores C693 o mezcladores.

Queda
aun
por
hablar
de
un
problema
muy
importante
en
optimizacin, se trata de las restricciones. Cada funcin a maximizar o

minimizar debe
aceleren el
de
ir
proceso de
acompaado
de
una
convergencia C623.
serie
condiciones que
Por ejemplo, podemos poner
restricciones tales como adaptacin a la entrada en
-130-
de
amplificadores, no
a.
-a
o
5
!->
E
sa.
X
O
(TS
N
4->
CL
O
DI
-131-
permitir a
la impedancia
de entrada del dispositivo no lineal hacerse
negativa, etc.
IV-3.- OPTIMIZACIN EXPERIMENTAL. LOAD PULL
Para
ciertas
lineales puede
aplicaciones,
efectuarse a
la
optimizacin
IV-4.
Este
dispositivo,
dicho
caracterizacin de un cuadripolo en
desfasaje entre
cuadripolos no
partir de las medidas experimentales gran
seal obtenidas a partir del banco de doble

figura
de
las seales
una determinada frecuencia con
seal esquematizado
de
forma general, permite la
funcin
incidentes y
en la
de
las
amplitudes
y el
reflejadas en las puertas a
la consiguiente
prdida de informacin
armnica.
Bsicamente se
trata de
una seal de microondas de alta potencia
dividida en dos caminos, uno de

variar la
referencia y
otro que
nos permitir
fase y la atenuacin de la seal. Los conjuntos circulador y
filtro tienen como misin asegurar la
frecuencia deseada
en la seal.
En las puertas del cuadripolo se han colocado sendos acopladores dobles

con objeto de desviar las seales hacia un analizador vectorial.
En
la
figura
dispositivo bajo
IV-5
se
test donde
representa
el
conjunto
acopladores
se destacan los parmetros de inters. En
la figura IV-6 se representa el circuito equivalente
de la
figura IV-
5.
E1
Pin
E2
Pout^
Pref
a1
b1
b2
a2
Fig.IV-5 Detalle del banco de medida Load Pul
-132-
Id
Zo
AAAA-
e
Fig.IV-6 Circuito equivalente del banco de medida
Las ecuaciones
que se
cumplen en
el circuito
de la figura IV-6
son:
Vgs + Zo.Ig
al =
2.y/Z0"
Siendo
Il =
Siendo
2 =
al
(IV-1)
Vgs - Zo.Ig
bl =
Vds + Zo.Id
a2 =
b2
(IV-2)
a2
Vds - Zo.Id
b2 =
2 . ^
las relaciones de potencias en ia puerta 1 son:
-133-
El
Pin =
al
=,
8.Z0
Pref =
bl
Pdiss = al
bl
(IV-3)
al
al
.Cl-
ri =3
= 1/2 ReCVgs.Ig*3
en la puerta 2 tendremos:
b2
Pout =
Vi
Dada una potencia
incidente
a2
puerta 2
potencia
en la
E2
V2
a2
(IV-4)
8.Z0
Pin
en
la
forman
valor de
2. Jugando
puertas 1 y 2
la puerta
junto con
1 se
fija una
variando progresivamente el desfase 0
entre puertas. De esta manera se

potencia en
puerta
el desfase
circuios
sobre
con las
entre ambas
para cada
potencias en las
podemos llegar, por
ejemplo, al punto de mxima potencia aadida definida como:

Padd = Pout - Pdiss
En
este
controlables
reflexin
punto
conocemos
externamente.
P 1 y
(IV-51
El, E2
Adems, se
y jzT puesto que son cantidades

conocen
los
coeficientes de
2 en cada puerta. Con estos valores, y acudiendo a
las ecuaciones (IV-1) a (IV-4), se pueden determinar las impedancias de

entrada y salida del transistor asi como los valores de las tensiones y
corrientes en los terminales y puesto que:
El = Zo.Ig + Vgs
(IV-6)
E2 = Zo.Id + Vds
podemos poner:
-134-
Zo.(al+bl)
El
Vgs =
al =
(IV-7)
al - bl
ig =
bl = fl.al
anlogamente
2o.(a2+b2)
E2
Vds =
a2 =
{IV-8)
a2 - b2
b2 = r2.a2
Teniendo en cuenta (IV-7) y CIV-8),
las irapedancias
de entrada y
salida sern:
Vgs
2in
al+bl
= zo .
al-bl
{IV-9)
Vds
2out=
Id
El
a2+b2
= 2o .
probleaa se
a2-b2
reducir, a
la hora de implementar un circuito
autnomo o no autnomo al clculo de la red lineal

irapedancias.
-135-
que sintetice estas
IV-4.- ANLISIS MATEMTICO DEL PROBLEMA

IV-4.1 - FORMULACIN GENERAL
Ignt
>
lg
>
t
CIRCUITO
Vgs
ls
>
1
1
Isint
>
DE
Vds Id
>
EMPAQUETADO
* K
Fig.IV-7 Circuito empaquetado de un MESFET
El circuito
de partida es el cuadripolo representado en la figura
IV-2. En el capitulo
corrientes
pero
en
teniendo
empaquetado es
los
en
anterior,
se
hablan
obtenido
las
tensiones y
terminales del transistor intrnseco (Fig.111-14),

cuenta
la
figura
IV-7
que
el
circuito
del
el de la figura III-8, se pueden calcular las tensiones
y corrientes en los terminales
externos
del
transistor
mediante las
relaciones:
H
vgs(t) = R e ^ C2pg(kw)Igk+Zg(kw)Igintk+Vfk-2s(kw)IsintkD.exp(iKwt)
k=o
(IV-IO)
N
vdst) = Re 2 1 CZpd(kw)Idk+Zd{kw)Idintk+Vdik-2s(kw)IsintK].exp{jkwt)
k=o
-136-
N C2pgs(kw)Igintk+2g(kw)Igintk+ Vfk-2s{kw)IsintkD
ig{t)=Re
^
^.exp(jkwt)
k=o
2pgs(kw)
(IV-ll)
N C2pds(kw)Idintk+2dCkw)Idintk+Vdik-2s(kw)IsintkD
d(t)=Re
.exp(jkwt)
k=o
2pds(kw)
Las expresiones
la inexistencia
CIV-ll) plantean un problema de indefinicin ante
de las
capacidades Cpgs
y Cpds
CPig,III-8), pero se
puede resolver teniendo en cuenta que;
limite igt) = igintCt)

2pgs <(IV-12)
limite idt) = idint(t)
2pds
Entonces, mediante
las relaciones
IV-IO) y
(IV-ll) podemos
conocer las tensiones de la forma:
N
vgs(t) = FgNL(vgi,vdi) = Re^! Vgsk.exp(jkwt)
k=o
(IV-13)
N
vdsCt) = FdNL(vgi,vdi) = R e ^ Vdsk.expCJkwt)
k=o
N
igt) = GgNL(vgi,vdi) = R e ^ Igk.exp(jkwt)
k=o
(IV-14)
H
idCt) = GdNL(vgi,vdi) = R e ^ Idk.exp( jkwt)
k=o
El nmero de variables independientes de las expresiones CIV-13) y

(IV-H) cuando se consideran N armnicos ser 2(2N+1) es decir:
-137-
Vgicc Vgilr Vgili Vgi2r Vgi2i ... VgiNr VgiN

(IV-15)
Vdicc Vdilr Vdili Vdi2r Vdi2i ... VdiNr VdiNi
(IV-133 y
{IV-14) representan el cuadripolo de la figura IV-8 que
es una aproximacin de
puerta representan
orden N
la parte
y las
real e
tensiones y
corrientes en cada
imaginaria del fases del armnico
correspond iente.
Igcc
Idee
Vgscc
Vdscc
Igl
CUADRIPOLO
Id1
Vg1
NO-LINEAL
Vd1
Ign
Idn
Vgn
2.E2N+1]
Ig
Variables
Independientes
Vg
Vdn
id N
Vd
Fig.IV-8 Cuadripolo no-lineal
Consideremos la potencia disipada en gate
para el
armnico n (en
drain seria totalmente anlogo):
Pg(nw) = l/2.ReCVgsn.Ign*] = l/2.i:Vgsnr.Ignr+Vgsni.Igni3
(IV-16)
Puesto que estaraos trabajando con N armnicos, la potencia en gate

al armnico n depender de
las
variables
-138-
de
control
desde continua
hasta N, es decir, existirn las siguientes derivadas:
dVgicc
avgilr
dPgCnw) dPg(nw)
dPg(nw) dPg(nw)
dPg(nw) dPgnw) dPg(nw5
dVginr
dVgili
dVgiNr
avgini
dVgiNi
(IV-17)
dPg(nw) dPg(nw) dPgCnw)

dVdicc
dVdilr
dPgCnw) dPgCnw)
dPg(nw) dPg(nw)
dVdinr
dVdili
dVdiNr
dVdini
dVdiNi
Para cada potencia armnica necesitaremos conocer las derivadas de

la expresin (IV-17). Anlogamente ocurrir en la puerta drain.
Podemos definir, a
vectores
(matrices
efectos
fila) por
de
programacin
cada
puerta
que
formulacin, dos
den
cuenta de este
gradiente de la potencia al armnico n en gate y k en drain respecto de

todas las componentes armnicas de las variables de control.
^Pg(nw)
dPg(nw) dPgCnw)
dVginr
dVgini
dPg(nw) dPgnw)
dVgiNr
dVgiNi
(IV-18)
dPg(nw) dPgCnw)
dVdicc
dPd(kw)
dvgi
dPd(kw)
dvgicc
dVdinr
dVdini
dPdkw) dPdCkw)
dvgikr
dVdiki
dPg(nw) dPgnw)
dVdiNr
dVdiNi
dPd(kw) dPdkw)
dVdiNr
dVdiNi
CIV-19)
dPdCkw)
dPdkw)
dvdi
dVdicc
dPdCkw) dPd(kw)
avdikr
dVdiki
dPdkw) dPdkw)
dVdiNr
dVdiNi
donde cada matriz tiene 2N+1 trminos.

Definamos tambin vectores fila para las tensiones y corrientes en
los terminales de la forma:
-139-
CVgs3 = CVgscc Vgslr Vgsli ... Vgsnr Vgsni ... VgsNr VgsNi3
CVdsD = CVdscc Vdslr Vdsli ... Vdsnr Vdsni ... VdsNr VdsNiD
(IV-20)
CIg] = C Igcc
Iglr
Igli
... Ignr
Igni
...
IgNr
IqMl
Cid] = C Idee
Idlr
Idli
... Idnr
Idni
...
IdNr
IdNi3
Por analoga, podemos definir
matrices
de
2N+1
trminos
de la
forma:
CVgs(nw)] = CO , O , O
Vgsnr , Vgsni
O , 0]
CVds(nw)] = CO , O , O
Vdsnr , Vdsni
,0 , 0]
CIV-21)
Clg(nw)] = CO , O , O
Ignr ,
Igni
,0 , 03
CldCnw)] = CO , O , O
Idnr ,
Idni
,0 , 03
es
decir,
las matrices
(IV-21}
son
las
(IV-20) a
las que hemos
eliminado todo el contenido armnico salvo el armnico n.

Por otro lado, a los ocho jacobianos de la forma
calculados mediante'' las expresiones
de (III-74) pero
(IV-lO) y (IV-11) y sus derivadas
en los terminales externos del transistor, se les puede llamar:
avgs
Svgi
Svgs
ff
Svdi
Svds
Svds
i
Svgi
Bvdi
CIV-22)
Sig
avgi
Sid
Sig
f
Svdi
Sid
avdi
matrices que son cuadradas de 2N+1 * 2N+1 elementos.

Teniendo en cuenta CIV-22>.
las matrices
(IV-18) y (IV-191 pueden ponerse cono:
-140-
gradiente expresadas en
dVgsnw)
Îg" (nw)
)Pg(nw3
+ 1/2 , CIg"(nw)] .
= i/2 . CVgs(nw)3
"bvgi
c)vgi
vgi
(IV-23)
c)Vgs{nw)
2)Ig" (nw)
c)Pg(nw)
+ 1/2 . CIg*(nw)3 .
= 1/2 . CVgsCnw)3
"b vdi
^vdi
vdi
bVds(kw)
Îd(kw)
c)Pd(kw)
+ 1/2 . CId"{kw)3
= 1/2 . CVds(kw)3
C) vgi
vgi
C> vgi
(IV-24)
h vdi
^Vdskw)
C)Id(kw)
^Pdkw)
+ 1/2 . Cid-{kw)3
= 1/2 . CVds(kw)3
^ vdi
C) vdi
Con las
totalmente
expresiones (IV-16),
las
transistor, esto
potencias
sus
nos permitir
IV-23) y (IV-24) tenemos definidas

gradientes
definir a
en
las
puertas
del
continuacin las diferentes
funciones que se van a optimizar.
IV-4.2 -
APLICACIONES DE LA OPTIMIZACIN
a) Aproximacin de primer orden;
Un primer problema a resolver es la optimizacin (raaximizacin) de

la
potencia
aadida
al
cuadripolo de la figura
primer
IV-9, la
armnico. Supongamos que tenemos el

potencia aadida
al primer armnico
vendr dada por:
Padd = Pout(w) - Pdiss(w) = - Pd(w) - Pg(w)
(IV-25)
y teniendo en cuenta la figura (IV-9) podemos poner:
Padd = - l/2.Vdsl.Idl" - l/2.Vgsl.Igl"
-141-
(IV-26)
d Vds
MESFET
Vgs F >
. 1
<
Zin(w)
Id
<
Zout(w)
Fig.IV-9 Cuadripolo no-lineal
El gradiente de la potencia aadida vendr dada por:
"bPadd
^PdCw)
"bvgi
vgi
^vgi
(IV-27)
'b
C)PgCw)
^PdCw)
"dPadd
vdi
~d
vdi
vdi
Las expresiones (IV-27) estn compuestas por matrices fila de tres

elementos puesto que para la aproximacin de primer orden las variables
independientes Vgi
y Vdi
tendrn cada una de ellas tres elementos; su
componente de continua y las
partes
real
imaginaria
del armnico
primero.
Este
tipo
de
optimizacin
osciladores al primer armnico

implimentacin del
es
tpica
puesto que
de
amplificadores
su diferencia
radica en la
circuito lineal que, como ya se ha dicho, se hace a
posteriori.
La rapidez de convergencia es uno de los problemas ms importantes
que
aparecen
importante
en
para
los
procesos
resolver
restricciones 1:62].
este
de
optimizacin.
problema
es
la
Una
tcnica
utilizacin
muy
de
En el presente caso existen dos tipos: las debidas
-142-
a la polarizacin y las debidas a las impedancias entrada y salida.

Si
en
el
proceso
de optimizacin
se
fijan
de
antemano las
condicciones de polarizacin, el dispositivo no lineal de la figura IV9
deber
de
cumplir
polarizacin en
dos ecuaciones
de
continua,
una
para
la
gate y otra en drain. Adems, debern de cumplirse las
ecuaciones de estabilidad 1621, 701:

Re CZin(w)3 > O ==> Pg(w) > O
{IV-28)
ReCZout(w)] < O ==> Pdw) < O
b) Aproximacin de orden N;
Tanto en el caso amplificador

seguir un
proceso anlogo
armnicos lo cual
hace
como en
al anterior
que
aumente
el
oscilador, se puede
{Fig.IV-9) pero considerando N

la precisin
en
el
clculo a
expensas de la rapidez del proceso. Las ecuaciones en este caso son:
Paddw) = - Pdw) - Pgw) = mximo
CIV-29)
juntamente con:
N
N
21 Paddnw) =
- CPdnw) + Pg(nw)3 = mnimo
n=2
n=2
(lV-30)
en el caso oscilador
N
Pdnw) = mnimo
(IV-31)
n=2
en el caso amplificador.
El gradiente de la potencia vendr dado por:
-143-
^PdCw)
2)Pg(w)
C)vgi
Bvgi
(IV-32a)
"c)Pd(w)
C)Padd{w)
~d vdi
'^ vdi
"^vdi
ibPadd(nw)
Pd(nw)
^ Pg(nw)
) vgi
B vgi
(IV-32b)
Spadd(nw)
'^vdi
En las
cuenta
que
vdi
B vdi
ecuaciones (IV-32)
son formalmente
C) PgCnw)
^ PdCnw)
iguales a
podemos observar
{IV-27) pero
estaraos considerando
en esta
2N+1 elementos.
ocasin, teniendo en
las variables independientes con N
armnicos {4N+2 variables), las matrices de

matrices de
que las dos primeras
Por otra
cada ecuacin
{IV-32) son
parte el conjunto de ecuaciones
{IV-32) tiene un total de 2N ecuaciones puesto que n vara entre 2 y N.

Las restricciones en este
ecuaciones de
caso, adems
de
las correspondientes
continua, si tenemos perfilado el punto de polarizacin,
son las de (IV-28) y adems se tiene que cumplir:
N
21 ReCZin(nv)3 = O
n=2
(lV-33)
N
^
ReCZoutnw)] = O
n=2
-144-
c) Mu11ip1 icadores/diVisores;
El incremento en la utilizacin de bandas de
ms
altas
hace
asequibles
que
la
como
autores
generacin
amplificadores) en
MESFET
muchos
hayn
tradicional
estas bandas
multiplicadores
frecuencias caca vez
buscado
de
alternativas mas
potencia
(osciladores,
de frecuencia utilizando dispositivos

de
frecuencia
aprovechando
sus
caractersticas claramente no lineales C703. Por otro lado, la divisin

de frequencia es tambin esencial
en
algunos
sistemas
de microondas
(lazos de control de fase por ejemplo) y sistemas FM de comunicaciones.

Esto
hace
que
el
multiplicador C71],
conversin de
Estas son
GaAS-MESFET
72] y
razones
muy
atractivo
operando
como
divisor C69], C73D, C743, [753 debido a su
ganancia, ancho
las
sea
de banda
que
inducen
y aislamiento entrada/salida.
a
introducir
este
tipo
de
dispositivos en los procesos de optimizacin.

Si tenemos en cuenta la figura IV-8 la funcin potencia
aadida a
optimizar se puede poner en general como:
Padd(kw,jw) = - Pd(jw) - Pg(kw) = mximo ; [k<>j3
(IV-34)
juntamente con
N
N
^
Pd(mw)
ra=l
n=l
mOj
nOk
en el
caso de
Pgnw) = mnimo
(IV-35)
multiplicadores/divisores auto-oscilantes (autnomos) o
bien
N
Pd(ffiw) = mnimo
(IV-36)
m=l
m<> j
en el caso
autnomos).
de
Evidentemente
multiplicadores/divisores
si
j=k
en
tipo
{IV-34) y ro=n en
-145-
amplificador
(no
(IV-35) estaraos
contemplando justamente el caso
amplificador/oscilador
tratado
en el
apartado b).
Las expresiones del gradiente de (IV-34) vienen dadas por:
Bpadd(kw, jw)
^vgi
bPdC jw)
dPgtkw)
Bvgi
kOj
Bvgi
(IV~37)
c)Padd(kw, jw)
C) vdi
donde
elementos. Por
de
^vdi
Bvdi
k<> j
las matrices
^Pg(kw)
^Pd( jw)
{IV-37) vuelven
supuesto, el
resto
de
a ser matrices fila de 2N+1
gradientes
de
las potencias
armnicas necesarias en CIV-35) y (IV-36) son tambin conocidos.

En cuanto
a las restricciones, en principio se han de cumplir las
ecuaciones de continua fijadas por la polarizacin externa
como en los
dos casos anteriores. El resto de restricciones se pueden expresar:
ReC2in{kw)J > O ==> Pgkw) > O

{IV-38)
ReC2outC3w)3< O ==> PdCjw) < O
ReC2in(nw)] = O
; nOk
ReC2out(nw)3= O
; nOj
kOj
{IV-39)
IV-5.- IHPLEMENTACION LINEAL
Hasta ahora
lo que
hemos hecho es obtener a base de optimizacin
de potencias, los valores de las tensiones y

representado en
para el tipo
de
corrientes del cuadripolo
la figura IV-2. Este proceso es, en principio, general

optimizacin
tratada
en
cuanto
que
las nicas
limitaciones de tipo lineal son las impuestas por el propio dispositivo

activo. Vamos a ver ahora como se pueden implementar las redes lineales
a partir
del conocimiento
de estas
tensiones y corrientes, supuestas
ptimas, de los terminales del cuadripolo no lineal.
-146-
IV-5.1 - CONCEPCIN OSCILADOR

El circuito total implementado est representado en la
figura IV-
10. Partiendo del conocimiento de Vgs, Vds, Ig e Id ptimas el problema

reside en
clculo de
la red
lineal. Vamos
a calcular
para ello dos
tipos de redes clsicas en iraplementacin, una red en T y una red en ir.

Evidentemente, estaraos trabajando tanto en drain
como en
gate con un
nico armnico puesto que se supone conseguido el estado estacionario a

una determinada frecuencia.
Id
Ig
Vgs
Ig
RED
Vgs
MESFET
Vds
LINEAL
RL
Fig.IV-10 Circuito oscilador
a) Circuito en T ;
Si suponemos que la red lineal y la resistencia de carga RL
de la
figura IV-lO nos quedar un circuito de la forma de la figura IV-11 que

representa a una estructura clsica en
figura IV-12a.
-147-
osciladores representada
en la
Id
Zd
Vds
<
t
Vgs
MESFE"
X
Zs
zg
1
t
Vgs
Fig.IV-11 Estructura osciladora en T

La malla lineal que debemos de resolver es la d la figura IV-12b.
Id
Zs
Zd
Zd
Vds
Fig.IV-12a
Zg
Zs
lg
Vgs
Fig.IV-12b
Supongamos la salida en drain y definimos
2d = Rd + jXd
Zg = iXg
{IV-40)
Zs = JXs
Del circuito de la figura IV-12b se puede deducir:
-148-
Vgs = - Zg.Ig - Zs.(Ig+Id)

(IV-41)
Vds = - Zd.Id - Zs.(Ig+Id)
que desarrollando
en parte real e imaginaria y teniendo en cuenta (IV-
40) podemos poner:

Vgsr =
Xg.Igi + Xs.(Igi+Idi)
{IV-42)
Vgsi =- Xg.Igr - Xs.(Igr+Idr)
Vdsr = Xd.Idi - Rd.Idr + Xs.(Igi+Idi)

(IV-43)
Vdsi =-Xd.Idr - Rd.Idi + Xs.CIgr+Idr)
de (IV-42) podemos obtener:
Vgsr.Igr + Vgsi.Igi
Xs =
(IV-44)
Igr.Idi - Igi.Idr
Xg =-
Vgsr.(Igr+Idr) + Vgsi.(Igi+Idi)
Igr.Idi - Igi.Idr
{IV-45)
anlogamente de (IV-43) se puede obtener:
A.Idr + B.Idi
Rd =-
{IV-46)
Idr^ + Idi
Xd =
B.Idr - A.Idi
_ _
Idr^ + Idi^
CIV-47)
-149-
donde
A = - Rd.Idr + Xd.Idi
(IV-48)
B = - Rd.Idi - Xd.Idr
b) Circuito en TI;
De forma anloga a como se ha hecho para una red en T, en
de una
red en
ir el
ciruito de
la figura
IV-10 se
el caso
transforma en la
figura IV-13
Id
Zgd
Vgs
1
MESFET
Vds
i
t
Zds Zgs
1
Vgs
1 i
Fig.IV-13 Estructura osciladora en w
Por consiguiente, el circuito
lineal que
debemos resolver
es el
representado en la figura IV-14
Zgd
Id
_D
s"
Zgs
Vds
Zds
Fig.IV-14
-150-
Ygd
Yds Ygs
ig
Vgs
Suponemos de nuevo la salida en drain y definimos:
Ygs = jBgs
Ygd = jBgd
(IV-49)
Yds = Gds + jBds

Del circuito de la figura IV-14 se puede deducir:
-Ig = Vgs.Ygs + CVgs-Vds).Ygd
(IV-50)
-Id = Vds.Yds - (Vgs-Vds).Yds
Teniendo
en
cuenta
{IV-49) y
desarrollando
en
parte
imaginaria y siguiendo un proceso totalmente anlogo al de la
real e
red en T
se obtiene:
Bgd =
Igr.Vgsr + Igi.Vgsi
^
Vgsi.Vdsr - Vgsr.Vdsi
(IV-51)
Bgs =
Igr.Vgsr-Vdsr) + Igi.(Vgsi-Vdsi)
^
Vgsi.Vdsr - Vgsr.Vdsi
(lV-52)
A.Vdsr + B.Vdsi
Vdsr^ + Vdsi
(IV-53)
A.Vdsi - B.Vdsr
Bds = .
Vdsr^ + Vdsi
(IV-64)
Gds =
donde
A =
Bds.Vdsi - Gds.Vdsr
(IV-55)
B =- Bds.Vdsr - Gds.Vdsi
-151-
En
el
caso
de raultiplicadores/dvisores auto-oscilantes
implementacin lineal es
nica diferencia
las condiciones
similar
al
caso
oscilador
la
(Fig.IV-10), la
es que la red lineal que se implemente deber cumplir

obtenidas
en
la
optimizacin, es
decir, para los
armnicos k,3 siendo k O j .
lV-5.2 - CONCEPCIN AMPLIFICADOR

En
el
caso
corrientes en
amplificador
los terminales
optimizacin {Fig.IV-2).
volvemos
del MESFET
El circuito
partir de las tensiones y
calculados en
total a
el proceso de
implementar es el de la
figura IV-15.
Fig.IV-15 Estructura amplificadora
En este caso teniendo en cuenta que:
Vgs
Zin =
Ig
(IV-56)
Vds
2out=
Id
las condiciones que se han de cumplir son:
-152-
Zll = 2in(IV-57)
221 = -Zout
Tanto en la red
impedancia
de entrada
son rauy sencillas
como la
por
lo
de salida
que
las relaciones de
no tiene gran inters en
desarrollarlas.
En
el
caso
de
impleraentacin es
multiplicadores/divisores
totalmente anloga. La nica
relaciones de impedancias se tienen
que
no
autnomos
la
diferencia es que las
cumplir
los armnicos de
inters.
IV-6.- SIMULACIN
Se ha venido discutiendo en los apartados anteriores del presente
captulo las tcnicas de optimizacin lineal y no
Y de
lineal, experimental
simulacin. Vamos ahora a discutir los resultados del programa de
optimizacin
comparndolos
con
los obtenidos
en
el
anlisis para
comprobar su validez.
IV-6.1.- OPTIMIZACIN DE LA MXIMA POTENCIA AADIDA-
En primer
lugar varaos a analizar, con el programa descrito en el
captulo III un circuito formalmente idntico al de la figura IV-6 cuya

nica diferencia
es que
las impedancias de generador Zo tanto en gate
como en drain son nulas. En este momento tenemos un
transistor al cual
le hemos colocado dos generadores, uno en la puerta gate-source y otro

en la puerta drain-source; estas son
las condiciones
de optimizacin
descritas en anteriores apartados. El estudio completo se va a hacer al

primer armnico y a una frecuencia de 10 GHz.
Fijaremos una
tensin de
gate vgs, la cual
fase cero, y para
cada valor
del mdulo
de la
suponemos que tiene

tensin de drain vds
haremos un barrido de la fase de dicha tensin. De esta forma tendremos

crculos de
potencia para cada nivel de inyeccin en drain manteniendo
fija la gate.
-153-
90<
Rm i n = . 0 0 2
Rmax=.012
R i nc=.002
Pinc=15
180'
Fig.IV-16a Pdiss
Rmi
n=.02
Rmax=. 1
Ri
nc=.02
Pinc=15
180'
F1g.IV-16b Pout
270*
-154-
OJ
X
rcl
OJ
Q
ID
E CK CL
-a
o
fO
o
o
en
OJ
-155-
El transistor
empleado ha
sido tomado de la literatura til y sus
parmetros vienen dados en la tabla IV-1
Tabla IV-1
Parmetros del GaAs-MESFET 2SK273 C73
Parmetros Lineales;
R. Lineales COhm):
Rg = 4.5
Rd = 4.5
Rs = 4.5
L. Lineales (nH):
Lg = 0.2
Ld = 0.2
ls = 0.1
C. Lineales CpFls
Cdg= 0.026 Cds= 0.1
C. empaquetado:
Cpgs=0
Ri = 10
Cpds=0
Parmetros no lineales;
Cgs : Cgso(pF) = 0.64
Vbi(v) = 0.8
Igs ;
Ins(nA) = 1.05
s(l/V)= 23
Idg ;
Insr(nA) = 6.5
sr(l/v) = 1.28
Ids :
Idss(mA) = 75
Vpo(V) = -1.78
s = 0.5
= 3.35
= -0.11
Tiempo de trnsito (ps) = O
Las figuras 16 corresponden a los siguientes valores:
Frecuencia : 10 Ghz
Vgs(V,grad) :
raod
Vds mod(V)
inicial = 1
= 0.6
Vds fase (grad): inicial = O
fase = O
final = 3
paso = 0.5
final = 360
paso = 18
El punto de polarizacin escogido es en todos los casos Vgscc=-0.6

y Vdscc=3 voltios y el radio de las cartas polares est dado siempre en
vatios.
Se puede observar que efectivamente son lineas cerradas, el primer
punto corresponde al tringulo y el segundo al circulo con lo cual esta
siempre definida la direccin de variacin segn la fase. La
-156-
grfica 1
90<
Rm i n = . 0 0 2
Rmax=.012
Ri n c = . 0 0 2
Pinc=15
180
Fig.IV-17a
Pdiss
Rm i n = . 0 1
Rmax=.0G
Ri n c = . 0 1
Pinc=15
180
Fig.IV-17b
270"
-157-
Pout
CD
'-H
in
en
o
OG
-158-
90'
Rm i n = . 0 0 5
Rmax=.025
Ri n c = . 0 0 5
Pi n c = l 5
180'
0'
Fig.IV-18a
Pdiss
270'
90'
Rm i n = . 0 1
Rmax=.0G
R i n c = . 01
Pinc=15
180'
Fig.IV-18b
270
-159-
Pout
ID
II
II
fd c
II II
C X
- -
o
m
QL
i : CK Q_
o
00
O)
aj
-160-
90'
Rmi n = . 0 1
Rmax=.04
Ri n c = . 0 1
P i n c = 15
180*
Fig.IV-19a
Pdiss
Rmi n = . 0 1
Rmax=.0G
Ri n c = . 0 1
Pinc=15
180*
Fig.IV-19b
270*
-161-
Pout
CD
Q S) Q
C
in
ti c
CK CK CL
CD
ru
(3
CO
-162-
90'
Rm i n = . 01
Rmax = . 04
R i nc = . 01
Pinc=15
180
Fig.IV-20a
Pdiss
Rmi n = . 0 1
Rmax=.06
R i n c = . 01
Pi nc=15
180'
Fig.IV-20b
270"
-163-
Pout
^
Q
CD ^
Q Q in
X
rd
c c
o
Q : CK CK
a
o.
o
o
Q.
o
en
o
Q
CD
-164-
corresponder
siempre
al
valor
del
de Vds ms pequeo y la
mdulo
numeracin ms alta al valor ms grande.
del
La figura 16a muestra
la potencia
transistor
se
que
como
estos valores. La figura
disipada a
la entrada CPdiss)
puede observar siempre es positiva para
16b nos muestra la potencia disipada
en la
carga, es decir, la potencia que es capaz de suministrar el transistor.

Lgicamente interesan las zonas en que la parte real de
(Pout) es
dicha potencia
positiva puesto que una potencia negativa indica consumo por
parte del transistor. Vemos que el

tiene la curva 3
lo que
mximo
de potencia
de salida lo
corresponde a una tensin Vds=2 volts. En la
figura 16c
est representada
la potencia
aadida (Padd);
la zona de
inters es
tambin la zona de parte real positiva y el mximo de dicha
potencia corresponde tambin a la grfica 3.

Las grficas de la figura 17 corresponden al caso ya descrito pero
en este
caso se
ha acotado la zona con objeto de reducir el tiempo de
anlisis en sucesivos casos. Los valores utilizados en el anlisis son:

Frecuencia = 10 Ghz
Vgs (V,grad) : mod =0.5
fase = O
Vds mod(v):
final = 2.5
paso = 0.5
final = 144
paso = 18
inicial = 1.5
Vds fas(grad): inicial = 72
Para esta representacin

potencia de
es
la
sal ida (Fig.17b) y mayor
tres tensiones
Vds
diferentes
que
grfica
la
que
tiene mayor
potencia aadida (Fig.17c) para

corresponden
tres potencias
disipadas a la entrada tambin diferentes (Fig.17a).

Una vez
detectada la
zona de
Vds en
la que
se consigue mxima
potencia aadida hacemos lo mismo para Vgs=l voltio con fase
cero y se
obtienen las curvas de las figuras 18 en las cuales vemos que la mxima
potencia aadida sigue aumentando. En las
mientras que
en las
figuras 19
20 empieza a disminuir aunque evidentemente sigan
aumentando la potencia disipada a la entrada y

El punto
figura
aumenta an ms,
la potencia
de salida.
de mxima potencia aadida se encuentra en las grficas de la

19c
optimizacin.
coincide
Los
con
valores
el
obtenido
ptimos
mediante
obtenidos
para
el
el
proceso
de
punto
de
polarizacin anteriormente mencionado vienen dadas en la tabla IV-2.
-165-
Tabla IV-2
Valores del HESFET para Padd mxima
Frecuencia 10 GHz
P. Polarizacin (Voltt.) : Vgscc = -0.5
Vdscc = 3
Fase (grad)
Mdulo (Volt)
Tensiones
Vgs
1.20
0.00
Vgs
2.00
90.00
Vgi
1.21
304.86
Vdi
2.11
117.99
Mdulo (mA)
Corrientes
Fase (grad)
Ig
44.02
35.10
Id
48.23
283.95
Potencias (mW): Pdis = 21.61
Irapedancias (Ohms):
Pout = 46.81
Padd = 25.20
Imaginaria
Real
22.30
-15.67
Zout :
-40.24
9.99
Zin
Con
los
valores
de
la
tabla
continuacin un amplificador y un
mediante
anlisis,
con
el
IV-2
oscilador
programa
vamos
con
objeto
implementar
de comprobar
descrito en el capitulo III, la
concordancia con los valores obtenidos para mxima potencia
aadida en
la optimizacin
Circuito amplificador C773:
El circuito
amplificador utilizado
es el de la figura IV-15. Las
redes de entrada y salida junto con la resistencia de carga o generador

son las de la de la figura IV-21.
-166-
jXI
jX2
Ro
ZI=R+jX
Fig.IV-21 Red de adaptacin de entrada y salida
Las ecuaciones solucin de este circuito vienen dadas por:

RI.RO^
Ro-Rl
(IV-68)
Ro^.Xg
Xl = XI -
donde Ro
vale 50
Ro^+Xi
ohmios. Teniendo
en cuenta que la ecuaciones que se
han de cumplir son las dadas en (IV-57), se tiene que:
211 =
Zin" = 22.30 + j 15.67 (red de entrada)
221 =- Zout = 40.24 - 3
9.99 (red de salida)
y por tanto, los elementos que debemos de implementar son:
jXl = -j
9.18
Circuito de entrada:
3X2 =
3 44.86
3X1 = -3 29.81
Circuito de salida :
3X2 =
3101.57
-167-
Si observamos las ecuaciones

posibles soluciones
tanto para
IV-58. podemos ver que existen dos
X2 como
para XI, lgicamente nosotros
hemos seleccionado una de las dos.

Del
anlisis
grficas de
del
la figura
amplificador
punto de
se
obtienen
las
IV-22 que nos muestran las potencias justamente
en las puertas del transistor

para el
implementado
donde,
mxima potencia
lgicamente
deben
de coincidir
aadida con los valores de la tabla
IV-2. Efectivamente, en la figuraIV-22c se puede observar que la mxima

potencia aadida
en el transistor corresponde al punto A, con un valor
de 25 roW que concuerda con el valor de la tabla IV-2

a una
potencia disipada
potencia de salida en
y que corresponde
en la entrada de 21.5 raW (fig.IV-22a) con una
el transistor
de 47
mW. Vemos
pues que estos
valores son los que se han obtenido en la tabla IV-2.

En la
figura IV-23
estn representadas las potencias pero, no en
el transistor como en el caso anterior, sino en el

figura IV-23c
amplificador. En la
se demuestra que la mxima potencia aadida corresponde,
al igual que en el transistor, al punto A. La figura IV-24a

impedancia de
entrada del
transistor y la figura IV-24b la impedancia
de entrada del amplificador.

que el
muestra la
En esta
ltima figura
conviene destacar
punto que pasa por el centro de la carta es justamente el punto
A, lo cual demuestra la veracidad el anlisis ya que, justamente en ese

punto, se ha hecho la adpatacin a la entrada.
b) Circuito oscilador;
Recordando
de
nuevo
el
punto
de
mxima potencia aadida a la
frecuencia de 1 0 <3h2 (Tabla IV-2), vamos a disear un

punto que
oscilador en ese
lgicamente deber de oscilar a 10 (3H2,si la optimizacin es
correcta.,
El circuito implementado es justamente el de la figura IV-12 cuyas
ecuaciones
ya
han
sido
desarrolladas.
circuito como el de la figura IV-25.
-168-
En
esencia
nos
quedar un
90'
Rmi n = . 0 3
Rmax=.12
Rinc=.03
Pinc=i5
180'
Fig.IV-22a
Pdiss en Transistor
Rm i n - . 0 3
Rmax=.12
Rinc=.03
Pinc=5
180'
Fig.lV-22h
270
-169-
Pout en Transistor
m
C3
it
OJ
n
Q
II
in
II
C X
rt c
, I
II
u
c
e E -
CK o : Q Q_
o
en
OJ
o
00
-170-
90'
Rm i n = . 0 3
R m a x = . 12
R 1 nc=.03
Pinc=15
180'
Fig.IV-23a
Pdiss en Amplificado
Rm i n = . 0 3
Rmax=.12
Ri n c = . 0 3
Pinc=15
180'
Fig.Iv-23b Pout en Amplificador
2 70"
-171-
S-
o
-o
oj m
'
(O
LD
II II II
c X u
fd c
II
u
D.
0)
CK CK CK CL
o
OJ
CO
-172-
20
V
-20
Rmax-.5
Fig.IV-24a
Impedancia de entrada en transistor
20
\
A
-20
Rmax=.5
Fig.IV-24b
Impedancia de entrada en amplificador
-173-
Ld
FET
Cd ^
Lg
Ro
= Cs
Fig.IV-25 Circuito oscilador
Los valores obtenidos para este punto son:
Ro = 50
Lg = 0,459 nH
Ld = 0.468 nH
Cd = 0.364 pF
Cs = 0.729 pF
El anlisis a un armnico ha dado una frecuencia de oscilacin de

9,99 GHz con una potencia de salida Pout=25.2mW, valores que coinciden
con la frecuencia de optimizacin y
la Padd
mxima (tabla
IV-2) como
era de esperar.
Analizando a
dos armnicos la situacin es anloga puesto que los
valores obtenidos son:
Se
Frecuencia de oscilacin
10.05 GHz
Pout (primer armnico)
28.57 mW
Pout (segundo armnico)
0.05 mW
puede
observar
1geramente superior
que
a la
la potencia
al
primer
armnico
es
del anlisis con un slo armnico, mientras
que el segundo armnico est 27,4 dB por debajo del

hace que sea un buen oscilador.
-174-
principal, lo cual
IV-6.2- SIMULACIN DE UN BANCO DE LOAD-PULLVamos a ver ahora como, mediante un proceso de optimizacin o bien
de anlisis simulado en el ordenador, se puede llegar a caracterizar un
transistor de
igual forma
que se hara en el banco experimental de la
figura IV-4.
El circuito que debe resolver experimentalraente el banco
la
figura
IV-6
y es
el
que
vamos
tener
es el de
en cuenta en nuestra
simulacin, haciendo la salvedad de que generalmente y, por supuesto en

nuestro caso, Zo=50 ohmios. Teniendo en
cuenta los
resultados de la
optimizacin para 10 GHz de frecuencia y mxima potencia aadida
de la
tabla IV-2 y el circuito de la figura IV-6 tenemos:

El = 50 ig + vgs
(IV-59)
E2 = 50 id + vds
que resolviendo nos da:
El| = 3.26 Voltios;
^1 =
E2| =0.67 Voltios;
J^2 = 329.65 grados
continuacin,
vamos
22.8? grados
comprobar
los
resultados
analizando tal y como se hara experimentalmente, es

El, que
consideraremos con
de
IV-59
decir, fijamos un
fase nula (Fig.IV-6), y para cada valorE2
obtenemos un circulo variando p'. Hay que tener en cuenta que f^, en este
caso, ser(j)2-<^\.Se
repite el
proceso para
distintos valores deJEl
hasta conseguir que Padd dada por la expresin IV-5 sea mxima. De esta
forma hemos
obtenido las
grficas de las figuras IV-26, IV-27, IV-28.
En la IV-26 se representan Pout y Padd para un

con fase
cero, variando
}E2J
de 18. Conviene aclarar
Elj
que la
la de valor |E2l ms pequeo. En las grficas de
las figuras IV-27 hemos representado las

transistor para
|EII=2.5 voltios
desde 0.1 hasta 1.7 voltios con paso de
0.4 y ^ desde O a 360 grados con paso

grfica"l" es siempre
valor
=3.25
potencias Pout
y Padd
en el
voltios y fase 22.87 grados, y los mismos
-175-
90'
Rmi n = . 0 1
Rmax=.04
Ri n c = . 0 1
Pi nc=15
180'
Rmi n = . 0 1
Rmax=.04
Rinc=.01
Pi nc=15
180'
Fig.IV-26b
270'
-176-
Padd
90*
Rm j n = . 8 1
Rmax = . 05
Ri n c = . 0 1
P i nc = 15
180
Rmi n = . 0 1
Rmax=.04
Rinc=.01
P1nc=15
180
F1g.IV-27b
90*
Rm i n = . 0 1
Rmax=.0G
Ri n c = . 0 1
P i nc = 15
180*
Rmi n = . 0 1
Rmax=.0G
Ri n c = . 0 1
Pi n c = 1 5
180*
Fig.IV-28b
270*
-178-
Padd
valores de
E2.
Por
ltimo en
las grficas
de la
figura
IV-28
se ha
hecho la misma representacin que en los dos casos anteriores para | E 1 |

= 3 , 5 voltios y los mismos
conjuntos de
figura
IV-27
valores
grficas, vemos
y
que
optimizacin (Tabla
Para concluir
Si
observamos
los tres
que el mximo de Padd est situado en la
corresponde
IV-2)
para E2{.
a
los valores
y calculados mediante
obtenidos
en
la
(IV-59).
diremos que es, justamente este, el proceso que se
seguirla experimentalmente en un banco de medida del tipo de

IV-4.
-179-
la figura
CAPITULO
SIMULACIN,
RESULTADOS
EXPERIMENTALES
V-1.- RESULTADOS EXPERIMENTALES Y SIMULACIONES A lOCHz

V-1.1 - COMPROBACIN DE GANANCIA S21
En
primer
lugar
hemos
tomado
el
transistor
MGF-1802, cuyos
parmetros han sido medidos experimentalmente en el capitulo II y estn

dados en
la tabla
II-l, y
lo hemos
cargado con 50 ohmios en las dos
puertas. Hemos supuesto la entrada en la puerta gate-source en

se coloca
la cual
un generador y la salida en la puerta drain-source. Tanto en
el programa de anlisis como experimentalmente hemos, ido

potencia de
aumentando la
entrada, representando la potencia de salida en funcin de
la entrada (bondad del parmetro ganancia S21).
TRANSISTOR SOBRE 50 Ohm

(Parmetro S21)
3--ARM
2-ARM
1-ARM
EXP
x-x-x-x-x-
Psallda ( m W )
180 ^
160
140
120
100
80
60
40
20
10
20
30
40
50
60
70
80
90
Pcntrada (mW)
Fig.V-1 Resultados terico/experimentales de Psalida funcin de

Pentrada para un transistor MGF-1802 cargado por 50 Ohm.
-180-
100
Los
resultados
tericos
grficas de la figura
armnicos y
V-1. La
experimentales
simulacin se
vienen
ha hecho
dados en las
para 1, 2 y 3
se puede observar que las grficas a 2 y 3 armnicos estn
totalmente superpuestas. Esto quiere decir que a partir del segundo, la

influencia armnica es mnima para esta configuracin.
De la
figura V-1
se puede
deducir tambin
pequea seal, la influencia de los

la coincidencia
entre los
que, para valores de
armnicos superiores
es pequea y
resultados tericos y experimentales es muy
buena. A partir de unos ciertos niveles de potencia la diferencia entre

considerar
uno
aumentan
las
dos
armnicos
diferencias
experimentales. En
empieza
entre
a ser
los
importante, adems
resultados
tericos
cualquier caso, estas diferencias entran dentro de
los errores lgicos de medida (6* aproximadamente).
V-1.2 - AMPLIFICADOR A FRECUENCIA FIJA
En este apartado hemos diseado un
amplificador a
una frecuencia
fija de 9 GHz mediante adaptacin conjugada. El objetivo de este diseo

es observar la necesidad del anlisis en gran
de
pequea
seal, debido
principalmente
seal frente
al clsico
al contenido armnico y al
nivel de potencia.
Se ha tomado una red
paralelo como
transmisin
se indica
serie
son
de
adaptacin
en la
de
50
clsica
con
stubs
serie y
figura V-2. Tpicamente las lineas de

ohmios
de
impedancia
caracterstica
mientras que la de los stubs es superior (80 ).

Los
parmetros
de
scattering
pequea seal del transistor han
sido dados en el capitulo II. Los valores de la red de adaptacin de la

figura V-2 estn dados en centmetros y los parmetros de scattering de
la red de entrada (red E) y de la de salida (red S) vienen
dados en la
tabla V-1 para los tres primeros armnicos.

En la
figura V-3
se puede observar el resultado de la simulacin
en pequea seal con un programa
de anlisis
cual
adaptacin conjugada a 9 Ghz como era
se
puede
ver
una
buena
previsible.
-181-
clsico (COMPACT) en el
14=1.121
13=0.745
RED S
Fig.v-2 Estructura amplificadora a frecuencia fija
Tabla V-i
Adaptacin conjugada a 9 GHz
Sil
S12 = S21
Frec(Gbz) Mod.
S22
Fas.
Mod.
Fas.
Mod.
Fas.
Red de entrada:
9
0.809
144
0.588
-95.2
0.809
-154.4
18
0.387
-112.7
0.922
38.9
0.387
10.6
27
0.278
106.1
0.961
-71.4
0.278
-68.9
Red de salida:
9
0.751
156.2
0.660
-122.6
0.751
138.7
18
0.478
-83.6
0.878
-11.1
0.478
-118.6
27
0.168
152.2
0.986
-144.1
0.168
99.7
El siguiente paso ha sido hacer un anlisis en gran seal a

tres
armnicos.
salida en
En
funcin
fcilmente la
la
de
figura
la
V-4 hemos representado la potencia de
potencia
necesidad del
uno y
de entrada
anlisis gran
-182-
se
seal: en
puede deducir
primer lugar se
puede apreciar la gran importancia del

una determinada
parte,
vemos
constante
potencia de
que
para
entrada (15 mW en
nicamente
niveles
de
contenido armnico
se
mantiene
la
a partir de
este caso) y por otra

ganancia
en potencia
potencia que corresponden a pequea seal
(tramo recto) para pasar a una disminucin paulatina de dicha ganancia.
10 r d B
-10 -
-20 -
3 0 '-'-^
8.5
8.7
8.9
9.1
9.3
9.5
Frecuencia(GHz)
Fig.V-3 Adaptacin conjugada a 9 GHz
Visto esto hemos hecho una representacin temporal de la corriente

ids
(Fig.V-5) y
la
tensin
vdi (Fig.V-6) para tres armnicos, a la
misma frecuencia (9 Ghz) y para una potencia
de entrada
de 40 mW. Se
puede observar perfectamente la influencia del contenido armnico en la

distorsin de la seal (sinusoide pura a un armnico).
-183-
TRANSISTOR ADAPTACIN CONJUGADA (9.0 GHz)
(amplificacin)
l-ARM
3-ARM
Psada ( m W )
15
10
20
25
30
PenlradQ ( m W )
40
35
45
50
Fig.V-4
En la figura V-7 muestra la composicin entre

tensin
Vdi
sobre
las
curvas
caractersticas
corriente Ids y la
para una potencia de
entrada de 19.6mW a uno y tres armnicos y en la figura

Tanto
en
la
figura
como
en
la
grficas (1), que corresponden a
un
armnico, son
como corresponden
V-7
a la
composicin de
V-8 se puede observar que las

elipses perfectas
dos sinusoides puras; la nica
diferencia estriba en que la elipse es ms abierta a

Sin
embargo, en
amnicos
ya
distorsin a
no
las curvas
son
(2)
el pses,
medida que
que
adems
se incrementa
V-8 para 40mW.
corresponden
40 que
a 19.6mW.
al caso de tres
se
observa
la
potencia de entrada. Esto
reitera la necesidad de analizar en gran seal
que
aumenta
conociendo el contenido
armnico. Es curioso observar en este caso como, a medida que aumenta
-184-
la
01
4J
>
>
os
u
O.
>
C
<o
r"
W
c

II
(0
-o
V)
c
o.
O
U
f
c
T3
o
E
E
C O tO
IC
r~"
o

c 44J
E
O -l CM
O
r
i
>
I
C3
ai
(yuj)
s p i
m
-187-
l-
01
>
8
T5
>
flS
Q.
T3
>
O)
ItS
c
o
u
e
o
o
If
II
-o
c
a.
-a
V)
c

Q.
E
o .H <M
O
00
I
i -
i i i
CO
(yui)
i t
C3
LO
ai
s p i
-188-
(S
ID
250
-10
250
(a)
100
Rmax =1
20
73 ^
-20
Fig.V-9. (a) Zentrada en transistor, (b) Zentrada en amplificador

Anlisis a un armnico
-189-
el contenido armnico y la potencia de entrada, la curva composicin se

va adaptando a las curvas caractersticas del transistor.
En la figura V-9a hemos
analizando
un
armnico,
representado
del
partiendo de pequea seal. Se

pequea debido
a la
impedancia
transistor
puede
aumentando
apreciar
que
la
de entrada,
la
potencia
variacin es
tendencia unilateral del transistor. En la figura
V-9b est representada la impedancia de

un armnico,
la
entrada, analizando
tambin a
pero del amplificador. Vemos que nicamente esta adaptado
para potencias de entrada pequeas (pequea

esperar, puesto
seal) como
era lgico de
que la sntesis de la red de adaptacin est calculada
a partir de los parmetros de scattering pequea seal.
V-1.3 - AMPLIFICADOR EN BANDA 9-lOGHz
Partiendo de nuevo de los parmetros

del transistor
MGF-1802 medidos
en el
de scattering
pequea seal
capitulo II, se ha optimizado,
con el programa TOUCHSTONE, un amplificador con un ancho de banda entre

9 y
lOGHz. El
lineas serie
circuito implementado es el de la figura V-10 donde las
son
de
50
ohmios,
los stubs
paralelo
longitudes estn dadas en centmetros.
12=0.318
15=0.276
13=0.105
14=0.264
11=0.762
Fig.V-lO
16=0.734
Amplificador en banda 9-10 GHz
-190-
de
80 y las
En
la
figura
V-11
se
pueden
optimizacin lineal pequea seal
apreciar
para las
los
resultados
redes de
de la
adaptacin de la
figura V-10. Se puede observar que la adaptacin en la entrada y en la

salida son similares y siempre menores de -7dB, estando la ganancia en
toda la banda por encima de los 7dB.
Sin
embargo, si
analizamos
en
gran
seal
representamos la ganancia en funcin de la potencia

12),
vemos
que
slo
se
conserva
en
los
un
armnico y
de entrada (Fig.V-
alrededores
de 7dB para
potencias inferiores a 40mW, es decir, la aproximacin de la
figura V-
11 nicamente es vlida para niveles bajos de seal.
10 r
dB
S 2 1
0 -
-5
-10
. . . . I. .. I
9.2
I 1
11 t
1 . . I . . .
9.4
1.. . . I . ., , I , ^ . t . . . . I
9.6
9.8
10
Frecuencia
Fig.V-11 Optimizacin pequea seal
-191-
<GHz)
AMPLIFICADOR OPTIMIZADO (9.0-10.0 GHz)

(caractersticas de ganancia: 1ARM)
9 , 0 GHz
9 . 6 GHz
1 0 . 0 GHz
Ganancia ( d B )
10
9
8
7
6
5
4
3
2
1
O
O
20
40
60
80
100
120
140
160
Pentroda (mW)
Pig,V-12
La
figura
V-13
nos
nuestra
la
misma representacin al primer
armnico, pero el anlisis ha sido hecho con dos armnicos!

que
el
nivel
de
ganancia,
ligeramente y la pendiente
de
se observa
para cada potencia de entrada, ha subido

disminucin
de
ganancia
se
ha hecho
menor. Un aspecto importante a destacar es que, para pequea seal y en

este caso, el anlisis con dos
armnicos se
-192-
aproxima ms
al obtenido
mediante la optimizacin lineal, lo que indica la importancia, no slo

del anlisis gran seal, sino de tener en cuenta el contenido armnico.

(caractersticas de ganancia: 2-ARM)
9.0 GHz
9.6 GHz
10.0 GHz
Ganancia-Wo (dB)
10 ^
9
8
7
6
5
4
3
2 ,
1 .
O
O
20
40
60
80
100
Pentrada (mW)
120
140
160
Fig.V-13
Por ltimo, hemos representado la potencia de salida en funcin de

la potencia
de entrada para uno (Fig.V-H) y dos armnicos (Fig.V-15).
Se vuelve a corroborar
lo dicho
anteriormente en
el sentido
de que,
para potencias de entrada pequeas, la pendiente es constante y con una
-193-
variacin con la
frecuencia
potencia mayores, no slo
pequea, mientras
disminuye la
que
para
pendiente con
niveles de
la potencia de
entrada, sino que existe una variacin apreciable con la frecuencia. Se

sigue observando que la disminucin de la pendiente es menor en el caso
de dos armnicos.

(caractersticas de potencia: 1 ARM)
9 . 0 GHz
9 . 6 GHz
1 0 . 0 GHz
Psallda ( m W )
400
160
Pentrada
Fig.V-14
-194-
(mW)
AMPLIFICADOR OPTIMIZADO (9,0-10.0 GHz)

(caractersticas de potencia: 2-ARM)
9.0 GHz
^6_GHz_
400 ^
Psalida-Wo (mW)
160
Pentrada (mW)
Fig.V-15
V-2.- OSCILADOR SINTONIZADO A VRACTOR
A continuacin, hemos analizado un circuito

con
un
diodo
de
6 a 9 GHz
aproxiraadamente. El transistor que se va a emplear, como en
los casos
anteriores,
es
varactor
el
de
en
la
la
tabla
banda
II-i
de
oscilador sintonizado
frecuencias
y el diodo varactor tiene una
capacidad variable Cj que oscila entre 0.1 y IpF.
-195-
Lj
3
A'
Fig.V-16 estructura osciladora a varactor
El
circuito
representada en
oscilador
la figura
es
una
estructura
clsica
y est
V-16. Abriendo el circuito en los puntos A-
A'. podemos analizar la irapedancia Zout en pequea seal para distintos

valores de Ld con objeto de encontrar una resistencia negativa adecuada
en el ancho de banda
elegido.
circuito lineal
de salida
sidorLd=lnH) y
la
Hecho
esto, se
puede
implementar el
con una impedancia Zld. El valor elegido ha
funcin
de
transferencia
en
lazo
cerrado
Hdrain=^SSit+Zld est representada en las figuras V-17 y -18 en funcin

de la frecuencia tomando
Cj como
parmetro. En
la figura
V-17 se ha
representado la parte imaginaria. Los puntos sealados EImg(Hdrain)=0],

como es lgico, representan puntos de oscilacin. La
representada la
figura V-18 tiene
funcin Re(Hdrain) tambin en funcin de la frecuencia
y para las distintas Cjj se puede ver

oscilacin representados
en la
ReHdrainXO en la figura V-18,
en este
caso que
los puntos de
figura V-17
corresponden a puntos de
lo
imprescindible
cual
arranque la oscilacin en pequea seal.
-196-
es
para que
Fig.V-17 Parte imaginaria de la funcin de transferencia

en lazo cerrado
-197-
Fig.V-18
Parte real de la funcin de transferencia

en lazo cerrado
-198-
OSCILADOR VARACTOR
(frecuencia de oscilacin)
2-ARM
1-ARM
Frecuencia (GHz)
9.5
8.5
7.5
6.5
.4
.1
.5
.7
.6
.8
.9
Cj (pF)
Fig.V-19
A continuacin se ha analizado el circuito oscilador en gran seal

y se ha representado la
capacidad del
frecuencia
varactor {Fig.V-19),
de oscilacin
en
de oscilacin
de Cj
que el circuito es
valores de
apreciar
grandes de Cj,
en pequea y gran seal son prcticamente
iguales. Esto es lgico puesto que, en la

para valores
de la
en pequea seal y en gran seal a
uno y dos armnicos. Se puede observar que para valores

la frecuencia
funcin
figura V-17
hemos visto que
grandes las pendientes son grandes, lo cual ndica

mas
selectivo
en
frecuencia
mientras
que, para
Cj pequeos ocurre todo lo contrario. Sin embargo, se puede
que
no
hay
gran
diferencia
armnicos, en este caso.
-199-
al
analizar
con
uno
o dos
OSCILADOR VARACTOR
(potencia en oscilacin)
1-ARM
2-ARM
Paaltda (mW)
300
250
200
150
100
50
.3
.1
.4
.6
.5
.8
.7
.9
Cj (pF)
Fig.V-20
En la
figura V-20 se ha representado la potencia de oscilacin al
primer armnico en
representacin se
funcin
de
ve claramente
armnico en el anlisis de la
cuenta
armnicos
la
capacidad
del
varactor.
En esta
la importancia que tiene el contenido
potencia.
superiores, aumenta
Observemos
la
potencia
que
al
tener en
de oscilacin al
fundamental, cosa que ya hablamos visto anteriormente en amplificacin.

Adems, para
valores grandes de Cj, tiene mas importancia el contenido
armnico, al contrario de lo que ocurra con la frecuencia.

Una forma
distintos
de ver
valores
de
la influencia
del contenido
la
Cj del varactor, es analizar las
capacidad
variaciones de la intensidad Ids en funcin de
-200-
armnico para los
Vdi. En
la figura V-21
se ha
representado dicha
variacin analizando
a un armnico mientras
que en la figura V-22 el anlisis es a dos armnicos. En

vemos que
las mayores
excursiones de
del varactor es mayor, lo que

ms influencia.
Ids ocurren cuando la capacidad
indica que
el contenido
que
en
la
figura
resaltar que las distorsin

varactor es
armnico tiene
Las curvas representadas en la figura V-21 son elipses
perfectas como corresponde a la composiicn

mientras
ambos casos
de
V-22 aparecen
de
las sinusoides puras
distorisonadas. Conviene
la elipse,
cuando
la
capacidad del
pequea, es mnima, esto esta de acuerdo con la idea dicha
anteriormente de que la influencia del
contenido armnico
disminuye a
medida que la Cj es ms pequea.
V-3.~ AMPLIFICADOR/OSCILADOR A MXIMA POTENCIA AADIDA
En
este
apartado
vamos
experimentalmente un amplificador
mediante realimentacin.
analizar,
que
construir
posteriormente
El transistor
medir
haremos oscilar
que vamos a emplear es el MGF-
1802, del cual conocemos los parmetros, y el punto de
polarizacin es
el mismo que hemos venido utilizando hasta ahora, es decir, Vgscc=-lV y

Vdscc=+6V. La frecuencia de trabajo va a ser de lOGHz.
V-3.1 - OPTIMIZACIN A MXIMA POTENCIA AADIDA
Efectivamente vamos a optimizar el transistor

carga
{Fig.IV-2) a
la
frecuencia
de
trabajo
contenido armnico. Los valores obtenidos vienen
sin resistencias de
pero
minimizando su
dados en
la tabla V-
2.
A continuacin
vamos a
comprobar los
resultados de la tabla V-2
analizando el circuito alrededor del punto de mxima
potencia aadida.
Los valores til izados son:
Vgs: Mdulo(V)=2.5
Fase(grad)=0
Vds Mdulo(V):
Inicial = 3.1
Final = 4.3
Paso = 0.3
Vds Fase(grad):
Inicial = O
Final = 360
Paso = 9
-201-
01
-P
O
>
8
TS
5 >
O
(O
O)
SJD
O
M
-a
>
a
c
<o o
rO
c
Hc
O)
S-
o
.I
IA
<- v
m
xs
- u
I
DI
'
i^V'
in
ID
OJ
(yuj)
s p i
-202-
01
O
>
8
T5
>
ns
>
$O
(/)
rtf
(U
s.
jQ
O
T3
>
XJ
o
o
u c
c o
zs E
lO
r-
c
X!
a>
x>
c
o
o
0
f
f_
m
fVI
,.
m
m
M
(A
%rl.
ot
U
<0
s- $<0
>
o
oa
i
>
r-
O-
X. 1 1 I.,
es
0
63
cu
in
(3
-203-
TABLA V-2
OPTIMIZACIN; MXIMA PADD; MNIMO CONTENIDO ARMNICO
Tensiones:
FASE(grad)
MODULO(Volt)
Vgicc:
-1.15
Vdicc:
5.67
Vgi:
1.78
202.3
Vdi:
5.26
0.9
Vgs:
2.50
0.0
Vds:
3.70
292.5
Corrientes:
FASE(grad)
MODULO (niA)
Ig:
135.0
298.4
Id:
185.5
117.2
Potencias(mW):
Pdiss= 80.38
Pout+341.98
Los resultados
en cuanto
Padd=261.6
a potencias
figuras V-23, V-24 y V-25 siendo el circulo

valor
Vds
ms
pequeo. Los
watios y el punto "A" es
el de
valores de
estn representados en las

marcado con
un "1" el de
los radios estn dados en
mxima potencia
aadida, que
esta de
acuerdo con los valores de la tabla V-2, Los circuios de las figuras V26 y V-27 definen las impedancias de entrada y salida las cuales, en el
punto de
mxima potencia
aadida, nos
define
las redes lineales que
debemos de implementar.
Las figuras V-28 a V-32 muestran un detalle de la
de mxima
zona de inters
potencia aadida. Se puede observar en la figura V-31 que la
impedancia de entrada del transistor no varia apreciablemente en puntos

cercanos al de mxima potencia aadida, mientras que la impedancia de
-204-
90'
Rmi n = . 0 5
Rmax=. 2
Ri n c = . 0 5
Pi n c = 3 0
180'
Fig.V-23 Potencia disipada a

la entrada.
Rmi n = . 1
Rmax=.6
Rinc=.1
Pi nc=30
180'
270'
-205-
Fig.V-24 P. de salida C-Pout)
en
co
-206-
250
-10
-250
^100
Rmax=l
Fig.V-26 Impedancia de entrada
50
100
-100
-50
Rmax=2
Fig.v-27 Impedancia de salida
-207-
90*
Rmin=.05
Rmax=. 2
Ri n c = . 0 5
Pinc=30
180'
2 7 0 FifV-28 P,disipada a la
30
entrada
Rmi n = . 1
Rmax=. 4
Ri n c = . 1
Pi n c = 3 0
100'
270
^ Fig.V-29 P. de salida (Pout)
-208-
a
o
in
ti
en
II
X
rtJ c
ns
IC
fO
ro
r
II
O
E
CU
4J
O
CL
Z O Q_
en
OJ
CD
-209-
250
-10
-250
100
Rmax=1
Fig.v-31 Impedancia de entrada
250
250
^100
Rmax=1
Pig.V-32 Impedancia de salida
-210-
salida puede variar de forma rpida.
AMPLIFICADOR CON GENERADORES IDEALES

(Vgs=2.5 volt)
Vds=3.4 V.
Vds=3.1 V.
270
275
280
Vds=3,7 V.
290
285
295
Vds=4.0 V.
300
305
Vds=4.3 V.
325
310
Fase Vds (grados)
Fig.V-33
En
las
figuras
V-33
V-34
se
han
representado
diagramas
rectangulares de la parte real de la potencia disipada a la entrada del

transistor (Fig.V-33),
de la fase de
cercanas
del
y de
Vds, tomando
punto
la potencia aadida (Fig.V-34) en funcin

paramtricamente el
ptimo
de
mxima
mdulo de
potencia aadida. Como caba
esperar a la vista de las figuras V-28 y V-31, el circuito

(complejo conjugado
con la potencia
transistor, no
Vds en las
de entrada
de la impedancia de entrada), que esta relacionado
disipada,
debido
varia fuertemente
con la
ocurre con la potencia aadida.
-211-
la
tendencia
unilateral del
fase, al contrario de lo que
AMPLIFICADOR CON GENERADORES IDEALES

(Vgs=2.5 volt)
V d s = 3 . 1 V.
V d s = 3 . 4 V.
V d s = 3 . 7 V.
V d s = 4 . 0 V.
V d s = 4 . 3 V.
Panadida (mW)
300
250
200
150
100
270
275
280
285
290
295
300
305
310
315
320
325
Fase Vds (grados)
Fig.V-34
V-3.2 - IHPLEMENTACION Y ANLISIS DEL CIRCUITO AMPLIFICADOR
De los resultados
entrada
debe
anteriores
presentar, a
la
de
puede
frecuencia
impedancia:
Zin(wo) = 8.81 - J16.28 ohmios
y la red de salida
-Zout = 20 + i 1.6 ohmios
-212-
deducir
que
fundamental
la
red de
(lOGhz), una
Fig.V-36
Fig.V-S?
Impedancia caracterstica de la red lineal de

de entrada desde los terminales del transistor
entre 2 y 22 GHz
Impedancia de la red lineal de salida desde

los terminales del transistor
-214-
90*
Rm 1 n = . 1
Rmax=. 4
R i nc= . 1
Pinc=30
1
Airm.
180*
F1g.\/-38 P. entrada en el transistor
Rm i n = . 1
Rmax=. 4
R i nc=. 1
Pi nc=30
Arm .
180*
270*
-215-
Fig.V-39 P. salida en transistor
90'
Rm i n = . 1
Rmax==. 4
R i nc=. 1
Pi n c = 3 0
Av-m .
180*
270*
Fig.V-40 P. aadida en transistor
Arm.
250
-10
-250
Fig.V-41
-216-
Impedancia de entrada en
transistor
90'
Rm i n = . 1
Rmax=. 4
R i nc= . 1
Pinc=30
AY'm.
180*
270'
F1g.V-42
P. disipada en a,np'
radn.-
90*
Rm i n = . 1
Rmax=, 4
R1 n c = . l
Pi n c = 3 0
1
Avm.
180*
270'
Fig.\/-43
-217-
P. salida en amplificador
90'
Rm i n = . 1
Rmax=. 4
Ri n c = . 1
Pinc=30
180'
270'
Fig.V-44 P. aadida en amplificador
Arrn .
250
-10
-250
-100
Rmax=1
Fig.\/-45
-218-
Impedancia de entrada en
amplificador
90*
Rmi n = . 1
Rmax=. 4
R i nc=. 1
Pi n c = 3 0
Ar*m.
180*
270*
Fig.V-46
P. disipada a la entrada
del transistor
90'
Rm i n = . 1
Rmax=. 4
Ri n c = . 1
Pi n c = 3 0
2
Arm.
100*
270*
Fig.V-47
-219-
P. sal ida en transistor
90'
Rm i n = . 1
Rmax=. 4
R i nc = . 1
Pi n c = 3 0
Airm .
180'
270*
F1g.V-48
P. aadida en transistor
Arm.
250
-250
100
Rmax=1
Fig.V-49
-220-
Impedancia de entrada
en transistor
90'
Rm 1 n = . 1
Rmax=. 4
Ri n c = . 1
Pi n c = 3 0
Ar'm.
180<
Fig.V-50
P. disipada a la entrada
del amplificador
Rm i n = . 1
Rmax=. 4
Ri n c = . 1
Pi nc=30
2
Arm -
180'
270'
-221-
Fig.V-51
P. salida del amplificador
90'
Rm i n = . 1
Rmax=. 4
Ri n c = . 1
Pi n c = 3 0
Airm .
180'
270'
Fig.7-52
P. aadida en amplificador
A-rm.
250
_250
^100
Rmax=l
Fig.V-53
-222-
Impedancia de entrada
en amplificador
38 a V-41 se puede observar el coraportaraiento gran seal en las puertas

del transistor, analizado a un armnico, mientras que en las figuras V42 a
V-45 se
muestra el
mismo comportamiento, tambin a un armnico,
pero en las puertas de entrada y salida del amplificador completo. . En

la figura
V-45 vemos
que el amplificador esta adaptado en el punto de
mxima potencia aadida (punto A) como cabla esperar.
AMPLIFICADOR MXIMA POTENCIA AADIDA

(Frecuencia: 10 GHz)
Psalda-Wo/Psalid-2Wo (dB)
50 ^
45
40
35
30
25
20
O
20
40
60
80
100
120
140
Pentrada (mW)
Fig.V-64
Las curvas de las figuras V-46

del
mismo
amplificador
pero
analizado
observar que el punto
de mxima
armnico est
zona de
por la
armnicos estamos por encima
a V-53
muestran el comportamiento
potencia de
dos
armnicos. Se puede
entrada analizando
a un
los 80raW mientras que si analizamos a 2
de
los
lOOraW
-223-
. Adems
se
aprecia la
existencia de
una desadaptacin
no significativa
en la impedancia de
entrada del amplificador CFig.V-53) para el
nivel de
correspondiente al
indica que las previsiones
punto ptimo, esto nos
sefial de entrada
hechas anteriormente sobre la sntesis lineal son correctas. En efecto,

en la figura V-54 se ve la relacin armnica, en dB, entre la primera y
la segunda componentes frecuenciales y se
del segundo
armnico se
mantiene en
puede apreciar
torno a
que el nivel
los 30dB por debajo del
fundamental par niveles de seales de entrada superiores
a los
30mW y
por tanto, para el valor de mxima potencia aadida.

1-ARM
2-ARM
EXP
x-x-x-x-x-
Pafladida-Wo (mW)
300
250
200
150
100
60
80
100
Pentrada (mW)
Fig.V-55 Resultados terico/experimentales

P . aadida funcin de P . entrada
-224-
120
140
Las
figuras
V-55
V-56
muestran
el comportamiento terico y
experimental del amplificador. En
cualquier caso
vemos {Fig.V-57) que
la mxima
consigue, en
este transistor, para
potencia
aadida
comprensiones de ganancia en
se
los alrededores
de
IdB
respecto
a la
pequea seal.

1-ARM
Psalida-Wo
2-ARM
EXP
xx-xxx-
(mW)
400
40
60
80
100
120
140
Pentrada (mW)
Fig.V-56 Resultados terico/experimentales

P. salida funcin de P. entrada
V-3.3- OSCILADOR
El
conocimiento
permite la
directo
sntesis directa
configuracin
osciladora.
de
las
seales externas al transistor
de circuitos
Sin
embargo,
-225-
de reaccin
hemos
propios de una
preferido
acudir
al
concepto de matemtico de amplificador real imantado selectivamente para

conseguir
oscilaciones
estables a
oscilacin la previsin de
lOGhz, y extraer como potencia de
mxima potencia aadida de
forma cmoda y
variable.

1-ARM
Ganancia-Wo
2-ARM
(dB)
20
60
40
80
Pentroda
100
140
120
(mW)
Fig.V-57 Ganancia funcin de P. entrada a uno y dos armnicos
El principio
se muestra en
potencia
de
la
oscilador funcionando como amplificador realimentado

figura
salida
de
V-58. El
forma
que
acoplador
una
parte
direccional
separa la
de ella se realimenta
selectivamente a la entrada. El atenuador variable controla el grado de

realimentacin, mientras
resonador
dielctrico
que el
(en
corto variable controla la fase, y el
transmisin) acta
determinante de la frecuencia de oscilacin.
-226-
de
filtro
selectivo
jx
Or.d.
j
Q1
Q2
FIg.V-SS
Amplificador
realimentado
-227-
o
13 dB
Fg.V-59 Realimentacn modificado
Naturalmente,
todo
el
montaje
ser
bueno
reduzcaiBOS las prdidas del circuito de reaccin al
siempre
cuando
lnlio (sobre todo
las del resonador dielctrico utilizando separadores de cuarzo). En las

medidas
realizadas, el
prdidas de
insercin de
conjunto
4 dB
a la
superiores a lOdB para frecuencias

Puesto que
las prdidas
resonador, crculador
potencia de
unas
frecuencia central pasando a ser
alejadas
un
0.3%
de
la central.
son apreciabies a este tipo de estructura, se
acude al montaje de la (Fig.V-59). Naturalmente, el

determina la
tiene
atenuador variable
oscilacin. Tericamente, estas potencias de
oscilacin (potencias aadidas en
el
amplificador)
-228-
debern
de estar
sobre las curvas siauladas.

Modificatiilo
el
atenuador
hemos
conseguido
tres
puntos
de
oscilacin:
PG
20.0 dBra
PD =
25.4 dBm
PG
17.7 dBm
PD
24.4 dBm
PG
13.4 dBm
PD
P aadida
24.0 dBi
P aadida
23.4 dBm
P aadida
20.3 dBi
21.1 dBm
Es fcilmente comprobable que estos puntos estn sobre la curva de

mxima potencia aadida. Adems, los armnicos en todos los casos estn
35 db por debajo del fundamental, por lo
se confirman.
-229-
que las
previsiones tericas
REFERENCIAS
l 11- Shockley, W. "A Unipolar Field Effect Transistor", Proc. of The

IR, vol 40, pp. 1365, Nov. 1952.
C 2 ] - Davis (R.T.), "FET's Edging Out Bipolar Transistors Above CBand". Microwaves, Apr. 1973.
C 33- R. Soares, J. Obregon, J. Graffeuil, "Applications des
Transistors a Effet de Champ en Arseniure de Gallium",
Eyrolles 1984.
C 43- "The FET Revolution". Microwave Systems News, vol.6, No.2,

Apr/may 1976.
C 53- "Special Issue on Microwave Field Effect Transistors", IEEE
Trans. MTT-24, No.6, June 1976.
C 63- A. Madjar* F.<I. Rosenbaum, "A Large-Signal Model for The GaAsMESFET", IEEE Trans MTT-29, No.8, August 1981.
C 73- A. Materka, T. Kacprzafc, "Computer Calculation of Large-Signal

GaAS FET
Amplifier Characteristics", IEEE Trans. MTT-33, No.2,
Feb. 1985.
L 83- A. Gopinath, J.B. Rankin, "Single-Gate MESFET
Frequency Doublers
IEEE Trans. MTT-30, No.6, June 1982.
C 93- E. Oxner, "FET's In Balanced Mixers", Siliconix, Inc., Santa

Clara Ca., 1979.
C103- S.A. Maas. "Microwave Mixers". Artech House, Inc. 1986.
C113- "Study of Sol id State Amplifiers up 30 Ghz",ESA Contract

No.A0/1766/85/NL/DG,Dpto.Electricidad y
de Santander.
-230-
Magnetismo, Universidad
121- C. Liechti, "Microwave Field-Effect Transistors-1976", IEEE

trans. MTT-24, No.6, pp. 279-300, Jun. 1976.
C13D- C.A. Mead, "Schottky-Barrier Gate Field Effect Transistor", Proc.
IEEE, 54, pp. 367-380, 1966.
C143- C. Liechti, E. Gowen and J. Cohn, "GaAs Microwave Schottky Gate FET",
Int. Solid-State Circuits Conf. Dig. Tech.Papers,
1972, pp. 158-159.

i:i5J- M, Ogawa, K. Ohata, T. Purutsuka and N. Kawamura,
"Subraicron Single-Gate and Dual-Gate GaAs MESFET's with
Improvet Low Noise and High Gain Performance" IEEE Trans.
MTT-24, No. 6, June 1976.
[163- C. Liechti, "Characteristics of Dual-Gate GaAs MESFET's"
European Microwave Conf. pp. 64-67, 1974.
C173- C. Liechti, "Performance of Dual-Gate GaAs MESFET's as

Gain- Controlled Low-Noise Araplifiers and High-Speed
Modulators", IEEE Trans. MTT-23, No. 6, June 1975.
C183- S. Asai, F. Mural and H. Kodera, "GaAs Dual-Gate SchottyBarrier FET's for Microwave Frequencies", IEEE Trans.
ED-22, No. 10, October 1975.
C193- M. Fukuta, K. Suyama, H. Suzuki, Y. Nakayama
and
H. Ishikawa, "Power GaAs-MESFET with a high Drain-Source

Breakdown Voltaje", IEEE Trans. MTT-24, No. 6, June 1976.
C203- J. Angus, R. Butlin, D. Parker, R. Bennett and J. Turner,

"The Design and Evaluation of GaAs Power MESFET's",
European Microwave Conf. 1975.
-231-
C213- J.S.
Barrera and R.J. Archer. "InP Schottky-Gate Field-
Effect Transistors", IEEE Trans. ED-22 No. 11, Nov. 1975

C223- D. Dascalu, "Electronic Processes in Unipolar Solid-State
Devices", Abacus Press, Tunbridge Wells, Kent,England 1977
C233- S.M. Sze, "Physics of Semiconductor Devices", John Siley &
Sons Inc. 1981.
241- K. Lehovec and R. Millar, "Field Distribution in Junction
Field-Effect Transistors at Large Drain Voltages", IEEE
Trans. ED-22, No. 5, May. 1975.
C25D- J. Ruch, "Electron Dynamics in Short Channel Field-Effet

Transistors", IEEE Trans. ED-19, Hay 1972.
C26D- C. Camacho, "Nueva Tcnica
de Anlisis No-Lineal en el
Dominio de la Frecuencia de Transistores MESFET de

Microondas". Tesis doctoral presentada en E.T.S.I.T. de
U.P.M., Madrid , Julio 1982.
C27]- H.A. Willing, C. Rauscher and P.Santis, "A Technique for

Predecting Large-Signal Performance of a GaAs-MESFET",
IEEE Trans. MTT-26, No. 12, Dec. 1978
C283- C. Rauscher and H.A. Willing, "Siroulation of Nonlinear

Microwave FET Performance Using a Quasi-Static Model",
IEEE Trans. MTT-27, No. 10. Octuber 1979
[291- C. Tsirons and R. Heierer, "Microwave Wide-Band Model of

Gate MESFE^'s, IEEE Trans. MTT-30, No. 3, March 1982
C303- Y. Tajima, B. roma and K. Mishima, "GaAs FET Large-Signal

Model and ITs Application To Circuit Designs ", IEEE
Trans. ED-28, No. 2, February 1981.
-232-
313- Y. Tajiraa, P.D. Hiller, "Desing of Broad-Band Power GaAs

FET taplifiers", IEEE Trans. MTT-32, No. 3. March 1984
C32]- J. Obregon "Small Signal and Non-Linear Microwave Active

Devices", Course-Colloquiun on Mliraeter Waves,
F, Ciencias, Universidad de Santander, Span. July 1986
C333~ O, Kurita and K. Morita. "Microwave MESFET Mixer", IEEE

Trans. MTT-24, No. 6, 3um
1976
C343~ P. Dufond and H. Derewonko. "Power GaAs FET

Characterization" European Microwave Conf. 1976
C353~ S.D. Vendelin, "Feedback Effects in The GaAs-MESFET
Model", IEEE. Trans. MTT, June 1976
C363~ R.A. Mnasian, "Modelling The HESFET Output Nonlinearity",

Electronics Letters, Vol.l5, No.17 August 1979
C373- V.R. Curtice, "A MESFET Model for Use in the Design of GaAs
Integrated Circuits", IEEE Trans. MTT-28, No.5, May 1980,
i:383~ S.E. Sussntan-Port> S. Naraslihan and K. Mayaran "A Complete GaAs

HESFET Computer Model for SPICE", IEEE Trans. MTT-32. No.4, April
1984.
C391- L.W. Nagel, "SPICE 2: A Coiputer Program to Sifflulat Semiconductor

Circuits", Elect.
Research Lab. Col. Eng. Univ. California,
Berkeley, Memo. ERL-M520, May 1975*
C403- A. Madjar and J. Dreifuss, "Large-Signal Microwave

Prediction of
Performance
Dual-Gate GaAs MESFET Using an Efflcient and
Accurate Model", IEEE Trans. MTT-33, No.7, July 1985.
C413- K. yamaguchi and H. Rodera, "Drain Conductance of Junction

Gate FET's in the Hot Electron Range", IEEE Trans. ED-23,
No.6, June 1976.
-233-
421-
K. Karaaguchi, S. Asai and H. Rodera, "Two-Dimensional

Nunerical Analysis of Stability Gritera of GaAs FET's",
IEEE Trans. ED-23, No.12, December 1976.
431- J. Obregn, "Now Linear Analysis and Design of Hicrowave

Circuits", European Microwave Conference 1985.
C44D- M.I. Sobhy and A.K. Jastrzebski, "Direct Integration Methods of

Non-Linear Hicrowave Circuits", European Hicrowave Conference,
1985
45]- F. Filicori, V.A. Monaco and C. Naldi, "Siniulation and Desngn of

Microwave Class-C Amplifiers Through Harmonio Analysis", IEEE
Trans, MTT-27, No 12, Dec 1979
i:463- R.A.
Minasian, "Interraodulation Distortion Analysis of MESFET
Amplifiers using the Voltrra Series Representation",
IEEE Trans
HTT-28, No.l January 1980
C47D- M.
Lamnabhi, "Functional analysis of nonlnear Circuits",
European Microwave Conference, 1985
C483- A. Mediavilla, "Contribucin al Estudio de Osciladores Microondas

en rgimen
de Gran Seal", Tesis doctoral, F. Ciencias, Univ.
Cantabria, Julio 1984
C493- Y. Tajima and P. Miller, "Design of Broad Band Power GaAs FET
Amplifiers", IEEE Trans. MTT-32, No.3, Harch 1984
C50D- K.M.
Johnson, "Large singal GaAs MESFET Oscillator Design",IEEE
Trans. MTT-27, No.3, March 1979
C51]- S. Egami, "Nonlnear Analysis and Computer-Aided Desing of

Resistve Mixers", IEEE Trans. MTT-22, No.3, March 1974
-234-
C523- M.S. Nakhla and J. Vlach, "A Piecewise Harmonic Balance Technique
for deterniination of Periodic Response of Nonlinear Systems",
IEEE Trans. CAS-23, Feb. 1976
C53]- R.G. Hicks and P.J. Khan, "Numerical Analysis of Nonlinear SolidState Device Excitation in Microwave Circuits",
IEEE Trans. HTT-
30, No.3, March 1982

C543- A.
Ushida and L.O. Chua, "Frequency-Domain Analysis of Nonlinear
Circuits Driven by Multitone Signis", IEEE Trans CAS-31, No.9,

Sept. 1984
C553- C. Camacho-Pealosa, "Numerical Steady-State Analysis of
Nonlinear Microwave Circuits with Periodic Excitation", IEEE
Trans HTT-31, No.9, Sep 1983
11563- J. Dreifuss et Al., "Application of the Harmonic Balance Method

to Analysis of MESFET Oscillators and Dual Gate
MESFET Mixers",
European Microwave Conference, 1985.
C573- F. Filicor i, "Non-Linear Microwave Circuit Analysis Using

Harmonic Balance Techniques", European Microwave Conference
1985
C583- C. Rauscher and H. Willing, "New Approach to Designing Broadband

GaAS FET Araplifiers for Optimum Large-Signal
Gain Performance",
C593- C.
Rauscher and H. Willing, "Desing of Broad-Band GaAs FET Power
Araplifiers", IEEE Trans. HTT-28. NO. 10, October 1980.
C603- C. Rauscher, "Large-Signal Technique for Designing SingleFrequency and
Voltaje-Controlled GaAS FET Oscillators", IEEE
Trans. MTT-29, NO.4, April 1981.
-235-
C613- M. LeCreff, D. Geffroy A. verdier. B. Jarry, R. Degont and

Obregn, "An
J.
Optimized 18-26 GHz, Fiat Gain, Balanced FST
Aroplifier Using Commercially Available Transstors", European

Microwave Conference, 1985.
C623- M.C, Alburquerque, C. Guo and J. Obregn, "A New Approach to

Fundamental Frequency Analyss and Optiraization of Nonlinear
Microwave Circuits", European Microwave Conference, 1985.
C633- G.H.
Lambrianon and C.S. Aitchinson, "The Optimization of Third-
Order Intermodulation and Output Power of an X-Band MESFET

Amplifier Bases on Sinall-Signal Measureraents", European Microwave
Conference, 1985.
C64:- V. Rizzoli, C. Cecchetti and Neri, "Supercomputer-Aided

Generalized Mixer
Analyss and Optimization", European Microwave
Conference, 1986.
1651- T.J. Brazil, "Evaluation of Non-Linear Functional Equivalent

Circuits Models
for a GaAS MESFET and their Application to
Optimuia Power Amplifier Desing", Euroepan Microwave
Conference,
1986.
C663- A. Mediavilla, "Contribucin al Estudio de Osciladores Microondas

en rgimen de Gran Seal", Tesis Doctoral presentada en la F.
Ciencias de Santander, Univ. Cantabria, Julio 1984.
C673- J.L.
Garca, A. Mediavilla and A. Tazn, "Closed Forra Equations
for Negative Resistance Microwave Oscillators", MIOP'86,

Wiesbaden, RFA, June 1986.
C683- Y.
Tajima and P. Miller, "Design of Broadband Power GaAs FET
Amplifiers", IEEE Trans. MTT-32, M0.3, March 1984.
C69]- C.Rauscher, "High-Frequency Doubler Operation of GaAs FiedEffect Transstors", IEEE Trans. MTT-31, No.6, June 1983.
-236-
1:703- "Applications of Gallium Arsenide MESFETS", Second Edition, 1987.

C71]- E. Allaniando, N. E. Radhy and E. Constant, "Broad-band High-Order
Frequency Multiplers by Using Dual-Gate MESFET's", European
Microwave Conference, 1985.
C723- M.
Cuhaci and M.G. Stubbs, "A Self-Biased FET Multliper",
European Microwave Conference, 1984
C733- A. Jacob, "Transfer Properties of FET Frequency Dividers",

C743- C.
Rauscher, "Regenerative Frequency Divisin with a Gas FET",
IEEE Trans. MTT-32, No.11, Nov. 1984.

C75D- K. Honjo and M. Madihian, "Novel Desing Approach for
Honolitic Analog
X-Band GaAs
1/4 Frequency Divider", IEEE Trans. MTT-34,
No.4, April 1986
C763- A. Tazn, A. Mediavilla, "Harraonic Optiraization of

Amplifiers", Mikrowellen
Microwave FET
Magazin. Aceptado para publicacin.
Marzo 1987.
C773- A. Tazn, A. Vegas, A. Mediavilla, A. Cordero, "Optiraization

Harmonique des
Amplificateurs TEC Microondes", J.N.M., Nice
(Franca), Juin 1987.
C783- R. Soares, M. Goudelis, B. Lorion and E. de los Reyes, " Non

Linear Equivalent
Circuit for Broadband GaAs MESFET Power
Amplifier Desing", 1982 IEEE MTT_s Digest.
11793- C. Caraacho " Anlisis No-Lineal de un Mezclador con Diodo

Schottky. Estudio de la Convergencia", U.R.S.I., Gerona 1986.
-237-
C80D- M.
S. Shur, " Analytical Model of GaAs MESFET's". IEEE trans. on
ED-25, No.6, June 1978.

C S n - H. S. Shur and L. F. Eastman,
" Current-Voltaje Characteristcs,
' Small-Signal Pararaeters, and Switching Times of GaAs FET's", IEEE

trans. on ED-25, No.6, June 1978.
-238-

Tesis ATPCIRCUITOS

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Tesis ATPCIRCUITOS

Diunggah oleh

Hak Cipta:

Format Tersedia

UNIVERSIDAD DE CANTABRIA

Antonio Tazn Puente

DOCTOR EN CIENCIAS FSICAS

ESTUDIO DEL COMPORTAMIENTO

D. NGEL MEDIAVILLA SNCHEZ, Profesor Titular de

Que el trabajo titulado "Estudio del comportamien

de Electrnica de la Facultad de Ciencias de la Universidad

sincero agradecimiento al Profesor

NGEL MEDIAVILLA SNCHEZ, Director de esta tesis, su ayuda y sus con

Al Profesor D. Jos Luis Garca Garca quiero agradecer la opor

Al Profesor D. Juan Obregn, Profesor de la Facultad de Ciencias

ofreci de utilizar los laboratorios de su Departamento, as como sus

A todos los miembros del Departamento de Electricidad y Magnetis

Finalmente a Guillermina Lpez por su paciente y cuidadoso traba

CAPITULO 11 ; MODELO FET

II-2.- ESTRUCTURAS FET

II-3.- PRINCIPIO DE OPERACIN DE UN MESFET

I1-3.1 - Operacin de un MESFET sin Cate

II-3.2 - Operacin de un MESFET con Gate

II-4.- MODELO GRAN SEAL DEL GaAs-HESFET

I1-4.1 - Fuente Ids

II-4.2 - Unin Schottky

II-4.3 - Efecto Breakdown

II-4.4 - Clculo de los Parmetros de un GaAs-MESFET

II-5.- MODELIZACION FSICA

II-6.- RESULTADOS EXPERIMENTALES

CAPITULO III: ANLISIS NO LINEAL - BALANCE ARMNICO

II1-2.- PRINCIPIO DEL MTODO : CASOS AUTNOMO

III-3.- PROBLEMA LINEAL

III-3.1 - Circuito Embeding

III-3.2 - Circuito de erapaquetado

III-3.3 - Circuito lineal total

III-4.- DISPOSITIVO NO LINEAL

III-5.- BALANCE ARMNICO

II1-6.- GRADIENTE ANALTICO

CAPITULO IV ; OPTIMIZACIN NO LINEAL

IV-2.- TCNICAS DE OPTIMIZACIN POR SIMULACIN

IV-3.- OPTIMIZACIN EXPERIMENTAL. LOAD PULL

IV-4.- ANLISIS MATEMTICO DEL PROBLEMA

IV-4.1 - Formulacin General

IV-6.- IMPLEMENTACION LINEAL

IV-5.1 - Concepcin Oscilador

IV-5.2 - Concepcin Amplificador

IV-6.1 - Optimizacin de la mxima potencia aadida

IV-6.2 - Simulacin de un banco de Load-Pul 1

: SIMULACIN. RESULTADOS EXPERIMENTALES

V-1.- RESULTADOS EXPERIMENTALES Y SIMULACIONES

V-1.1 - Comprobacin de ganancia S21

V-1.2 - Amplificador a frecuencia fija

V-1.3 - Amplificador en banda 9-10 GHz

V-2.- OSCILADOR SINTONIZADO A VARACTOR

V-3.- AMPLIFICADOR/OSCILADOR A MXIMA POTENCIA

V-3.1 - Optimizacin a mxima potencia aadida

V-3.2 - Inipleraentacin y anlisis del circuito

dia la gran importancia que han

adquirido las comunicaciones en la vida cotidiana del

actividad bien sea laboral, familiar o de ocio

tiene necesidad de utilizar algn sistema de comunicacin.

por lo que el diseador necesita rodearse de

herramientas eficaces, entre ellas el software

le permita hacer frente a esta demanda.

que se hayan desarrollado programas de

anlisis y optimizacin pequea