Arhitektura

ARHITEKTURA RAUNARSKIH
SISTEMA I MREA
Arhitektura raunarskih sistema i mrea Slajd 1

SISTEMA I MREA
Doc. dr Goran ukanovi, dipl.in.el

Arhitektura
Arhitektura
Arhitektura raunarskih
raunarskih
raunarskih sistema
sistema
sistema i mrea
i imrea
mrea Slajd 2 Slajd
Slajd22
SADRAJ
RAZVOJ ARHITEKTURE RAUNARA I DEFINICIJE
NUMERIKI OSNOVI RAUNARSKE TEHNIKE
JEDNOPROCESORSKI RAUNARSKI SISTEMI
OSNOVI MREA
Arhitektura
Arhitektura
raunarskih
raunarskih sistema
sistema
sistema i mrea
i imrea
mrea Slajd 3 Slajd
Slajd33
I
RAZVOJ ARHITEKTURE RAUNARA I
DEFINICIJE
Arhitektura
raunarskih sistema
sistema i mrea
i mrea Slajd 4 Slajd 4
ARHITEKTURA
Arhitektura (Latinski architectura, od starogre sloenice

arkitekton, , od glavni i
graditelj) u uem smislu je nauka i umjetnost projektovanja
i oblikovanja zgrada i drugih graevina.
Arhitektura raunara (computer architecture) se bavi
projektovanjem i korienjem raunara.
Raunar je programabilna maina. Raunar radi po
unaprijed zadatom programu.
Program raspored po kome e se neto izvoditi.
Program je organizivana lista instrukcija, koja, kad se
izvri, uzrokuje da se raunar ponaa na ranije odreen
nain.
Arhitektura
raunarskih sistema
sistema i mrea
RAUNARSKI SISTEM I MREA
Raunarski sistemi su maine koje obrauju ulazne

informacije (podatke ili naredbe) i iz njih proizvode izlazne
informacije (rezultate).
Kompletan funkcionalan raunar, ukljuujui softver, i
neophodne periferne ureaje.
Svaki raunarski sistem na primjer, zahtijeva operativni
sistem.
Raunarska mrea skup meusobno povezanih
raunara, perifernih ureaja i drugih resursa, s ciljem
kvalitetnijeg, efikasnijeg i operativnijeg korienja
podataka, informacija i raspoloivih resursa.
Arhitektura
raunarskih sistema
sistema i mrea
RAZVOJ RAUNARA
Svaki raunar se moe posmatrati kao sistem:

Ulazni podaci: ulazi
Centralna jedinica: obrada
Izlazne informacije: izlazi
Arhitektura
raunarskih sistema
sistema i mrea
VRSTE RAUNARA
Podjela raunara prema vrsti signala koji koriste:

-analogni
-digitalni
-hibridni
Arhitektura
raunarskih sistema
sistema i mrea
VRSTE RAUNARA
SPECIJALIZOVANI RAUNARI (Embedded)
Najbre rastue trite raunara
Od svakodnevnih ureaja maine za rublje, mikrovalne,

tampai, mreni usmjerivai, svi automobili, koji sadre
jednostavne mikroprocesore,
Do runih digitalnih ureaja - mobilni telefon, pametne
kartice, video igrice i digitalni STB.
Arhitektura
raunarskih sistema
sistema i mrea
SEMINARSKI - PREPORUKE
BROJ I CIFRA
Cifra je samo pojedinani znak za pisanje brojeva

0, 1 itd. do 9
Pogreni su izrazi astronomske cifre, cifra od
dvadeset hiljada...
BROJKA je isto to i CIFRA!
Pogreno je upotrebljavati CIFRA umjesto BROJ.
Arhitektura
raunarskih sistema
sistema i mrea
SEMINARSKI - PREPORUKE
Pogreno je (Bolje je)
Dolazio je 8 puta (Dolazio je osam puta)

47 ljudi je dolo (etrdeset sedam ljudi je dolo)
1965. godine je... (Godine 1965. je...)
125 hiljada... (125000, sto dvadeset pet hiljada)
12-ak, 150-tak (dvanaestak, sto pedesetak)
Arhitektura
raunarskih sistema
sistema i mrea
ISTORIJA RAZVOJA RAUNARA
ta raunar moe da radi?
Sposobnost raunara da obrauje i pamti velike koliine

podataka, omoguuje njihovu primjenu u rjeavanju velikog
broja problema.
Arhitektura
raunarskih sistema
sistema i mrea
Mnogi poslovi i rutine mogu da se nedvosmisleno opiu

nekom procedurom. Odlazak na posao, obraun penzija,
obrada fotografija, raunanje poreza itd.
Kada se procedura dobro opie, onda se za obradu

podataka moe koristiti raunar.
Za takve primjene je korisno primijeniti raunarsku obradu

podataka, a kreativni dio posla ostaviti za ovjeka.
Arhitektura
raunarskih sistema
sistema i mrea
U poslovanju esto postoji potreba da se provede neka
procedura nad jako velikom koliinom podataka, npr:
popis stanovnitva,
glasanje,
obrada plata,
obrada penzija,...
Ako se radi runo, to zahtijeva veliki ljudski rad ali i donosi

mnotvo greaka prouzrokovanih nepanjom.
Arhitektura
raunarskih sistema
sistema i mrea
Ono na emu se najranije raunalo bili su prsti na rukama.
Meutim za potrebe trgovine bilo je nuno smisliti neko

pomagalo koje e moi da prebroji i izrauna vee
vrijednosti.
Jedno od takvih pomagala je bio Abakus.
Abakus je prosta i istorijski stara sprava za raunanje, koja

se koristila kod starih Egipana, Grka, Rimljana, Kineza...
Arhitektura
raunarskih sistema
sistema i mrea
Koliko god je Abakus ovjeku pomogao u raunanju,
to nije maina koja je automatski rjeavala operacije,
ve se to raunanje vrilo u ljudskoj svijesti. Abakus je
bio samo mehaniko sredstvo, koje je sluilo ovjeku
samo kao pomo.
Rimski
abakus
Arhitektura
raunarskih sistema
sistema i mrea
Rimski abakus zasnovan je na bi-kvinarnom kodu.
Prorezi sadre po jedan kameni za bazu 5
(5,50,500,5000 itd)
te po 4 kamenia za bazu 10 (1, 10, 100,1000, itd)
Rimski
abakus
Broj prikazan na abakusu je 1.069.181 (sa
karakteristinim predstavljanjem nule).
Arhitektura
raunarskih sistema
sistema i mrea
Kineski
abakus
heaven
5
earth
Nula:
Arhitektura
raunarskih sistema
sistema i mrea
Japanski
abakus
Soroban
Arhitektura
raunarskih sistema
sistema i mrea
Ruski
abakus
Arhitektura
raunarskih sistema
sistema i mrea
kolski
abakus
Arhitektura
raunarskih sistema
sistema i mrea
Jo u XVII vijeku su se javile ideje za konstruisanje
maina za obradu podataka (to su bile mehanike
maine, modeli ikarda, Paskala, a kasnije Bebida u
XIX vijeku itd).
To su bili samo ureaji za pomo pri raunanju, a ne
raunari, jer nisu mogli da rade po razliitim
zapamenim programima.
Procvat industrije asovnika omoguio je pronalazak
konstruktivnih rjeenja za mehanizme koji rade na
mehanikim principima.
Arhitektura
raunarskih sistema
sistema i mrea
Smatra se da je prvu ovakvu mainu (mehaniki
kalkulator) izradio njemaki profesor matematike i
astronomije Vilhelm ikard (Wilhelm Shickard) 1623
godine.
Maina je omoguavala sabiranje i oduzimanje.
Originalni model je nestao.
Arhitektura
raunarskih sistema
sistema i mrea
Maina je radila 4
raunske operacije.
Rad sa estocifrenim
brojevima.
Ako se premai ovaj

kapacitet aktivirala je
zvono.
1960. godine
napravljena je
replika.
BRZAJUI SAT
Arhitektura
raunarskih sistema
sistema i mrea
Blejz Paskal, francuski matematiar i filozof, je 1642, sa

devetnaest godina, ne znajui za rad ikarda, konstruisao
aritmetiku mainu, u principu mehaniku raunsku mainu
punu tokia, zupanika i osovina, ija je osnovna namjena
bila izvoenje raunske operacije sabiranje.
Arhitektura
raunarskih sistema
sistema i mrea
Moglo se i oduzimati okretanjem tokia unazad i

mnoiti ponavljanjem operacije sabiranja. U principu
ovo je adiciona maina, sa principom rada kao kod
starih registar kasa.
Arhitektura
raunarskih sistema
sistema i mrea
U Njemakoj je 1673 godine, nakon 30 godina,

Gotfrid Lajbnic (Gotfried Leibniz) napravio usavrenu
verziju Paskalove maine, prvu mainu za direktno
mnoenje, na principu viestrukog sabiranja.
Bilo je mogue i dijeljenje i vaenje drugog korijena.
Arhitektura
raunarskih sistema
sistema i mrea
arls Bebid (Charles Babbage), engleski
matematiar, filozof i inenjer mehanike, je izmislio
mainu za raunanje i tampanje rezultata.
Godine 1820. napravio je mali model te maine i

nazvao ju Diferencna maina.
Maina se sastojala od poluga i zupanika, bila je

glomazna i habala se.
Arhitektura
raunarskih sistema
sistema i mrea
REPLIKA DIFERENCNE MAINE
Arhitektura
raunarskih sistema
sistema i mrea
1830-tih Bebid je razmiljao i o analitikoj
maini iji su neki dijelovi slini dananjim
raunarima, posebno dio za ulazne podatke,
obradu i smjetanje rezultata, ali ju nikad nije
zavrio.
Analitika maina je trebala da bude pokretana
parom i trebala je imati preko 30 metara duine
i 10 metara irine. Programi i podaci su trebali
da budu unoeni putem buenih kartica.
Arhitektura
raunarskih sistema
sistema i mrea
Kao izlaz, analitika maina bi imala printer,
krivolinijski ploter i zvono.
Takoe, maina bi bila u stanju da bui brojeve
na kartice za kasnije itanje. Zamiljena je tako
da radi sa decimalnim sistemom. Postojala je i
memorija kapaciteta 1000 brojeva, svaki sa po
50 cifara.
Aritmetika jedinica je trebala da bude u stanju
raditi sa sve etiri aritmetike operacije.
Arhitektura
raunarskih sistema
sistema i mrea
Bebidova analitika maina, na parni pogon (Charles Babbage)
Arhitektura
raunarskih sistema
sistema i mrea
Ada Byron (Ejda Bajron, grofica od Lavlejsa,
erka Lorda Bajrona) bila je interpretator i
promoter Bebidovih vizionarskih radova:
Napisala je plan upotrebe analitike
maine za raunanje niza Bernoulli-jevih
brojeva
Verovatno je bila prvi programer na
svijetu
Jedan od savremenijih programskih
jezika je nazvan po njoj:
ADA programski jezik
Arhitektura
raunarskih sistema
sistema i mrea
Sledei znaajan korak u razvoju raunske tehnike
je Holeritova ideja buenih elektronskih kartica
(koje arls Bebid nikad nije stigao da realizuje).
Krajem XIX vijeka u Sjedinjenim Amerikim

Dravama raspisan je konkurs kojim se trailo
rjeenje za popis stanovnitva 1890 godine, i da bi
se rijeili problemi obrade ogromne koliine
podataka pri popisu.
Arhitektura
raunarskih sistema
sistema i mrea
Prihvaeno je rjeenje koje je ponudio Herman
Holerit (Hermann Holerith), a posao popisa preko
60 miliona stanovnika zavren je za svega 6
sedmica.
Holeritova ideja su bile buene elektronske kartice,

izum je patentirao i otvorio vlastitu firmu, koja
nakon njegove smrti, mijenja naziv u IBM
(International Business Machine Corporation).
Arhitektura
raunarskih sistema
sistema i mrea
Holeritov ureaj za itanje podataka sa buenih kartica Punched Card Tabulator
Arhitektura
raunarskih sistema
sistema i mrea
U Njemakoj 1938 godine Konrad Cuse (Konrad
Zuse) je izgradio raunske maine Z1 i Z2,
Z1 i Z2 rade u binarnom sistemu ali na

elektromehanikom principu (elektromehaniki
digitalni raunar).
Zatim elektromehaniki element zamjenjuje sa

brom elektronskom cijevi te 1941 godine izrauje
novi model Z3 i kasnije Z4. Ta dva raunara
predstavljaju prve raunare opte namjene i to
programski kontrolisane.
Arhitektura
raunarskih sistema
sistema i mrea
Autor pored rekonstrukcije Z1 maine
Arhitektura
raunarskih sistema
sistema i mrea
Z3 maina
Arhitektura
raunarskih sistema
sistema i mrea
Alan Turing, britanski matematiar je razvio
Bombu, mainu zasnovanu na prethodnom
radu Poljskih matematiara, koja je od kraja
1942.godine dekodirala sve poruke koje je
poslalala Enigma maina njemakog
vazduhoplovstva.
Formulisao je koncept algoritma, vjetake
inteligencije, Turingovu mainu i Turingov test.
U II svjetskom ratu radio je u Bletchley Parku
Britanski centar za deifrovanje.
Arhitektura
raunarskih sistema
sistema i mrea
ENIGMA
Arhitektura
raunarskih sistema
sistema i mrea
Maina
BOMBA za
deifrovanje
Arhitektura
raunarskih sistema
sistema i mrea
Poetkom etrdesetih godina XX vijeka Hauard
Ejken (Howard Aiken) kombinovao je
Holeritove maine i Bebidovu ideju o
programabilnom raunaru.
Izgradio je mainu pod imenom ASCC
(Automatic Sequence Controlled Calculator) ili
Mark I.
Arhitektura
raunarskih sistema
sistema i mrea
ASCC je imala papirnu traku sa programom,
ulaz na buenim karticama, brojae za brojeve
i elektromehanike releje za smjetanje
rezultata.
Proradila je 1944. godine ali je ve tada bila
zastarjela, oznaivi kraj elektromehanike ere.
Mark I maina bila je dugaka 17m, iroka
2.5m i sastavljena od 750 000 dijelova.
Arhitektura
raunarskih sistema
sistema i mrea
Maina MARK I
Arhitektura
raunarskih sistema
sistema i mrea
Godine 1943 Amerika vojska finansirala je
izgradnju raunara ENIAC (The Electronic
Numerical Integrator And Calculator).
ENIAC je bio raunar sa elektronskim cijevima,
zavren 1946. godine.
Izgradili su ga naunici Ekert (Eckert) i Mohli
(Mauchly) sa Univerziteta u dravi
Pensilvanija.
Arhitektura
raunarskih sistema
sistema i mrea
ENIAC se u savremenim raunarskim
naukama smatra prvim pravim elektronskim
raunarom opte namjene (elektronski digitalni
raunar).
Sastojao se od 18000 elektronskih cijevi i bio
je teak preko 30 tona. Ipak, glavni nedostatak
bio mu je nemogunost memorisanja
programa.
Arhitektura
raunarskih sistema
sistema i mrea
Detalj ENIAC-a
Arhitektura
raunarskih sistema
sistema i mrea
Godine 1946 matematiar Don Fon Nojman

(John von Neumann) predloio je nov nain
upravljanja instrukcijama i podacima koji
omoguuje pohranjivanje programa i podataka
u memoriji raunara.
Fon Nojman smatra se tvorcem kocepta

programabilnog raunara.
Arhitektura
raunarskih sistema
sistema i mrea
Radio je na verziji raunara EDVAC (Electronic
Discrete Variable Automatic Computer) koju je
nazvao IAS maina.
IAS maina koju je izradio u saradnji sa Hermanom
Goldtajnom (Herman Goldstine) imala je ogroman
uticaj na dalji razvoj raunara.
On je shvatio da je umjesto decimalne aritmetike koju
je koristio ENIAC (svaka cifra predstavljena sa 10
elektronskih cijevi od kojih je uvijek samo jedna
upaljena), pogodnije koristiti binarnu aritmetiku.
Arhitektura
raunarskih sistema
sistema i mrea
Njegov arhitekturni pristup, poznat kao Fon
Nojmanova maina primijenjen je kod prvog
raunara sa zapamenim programom EDSAC,
a jo uvijek je osnov za gotovo sve raunare.
Prve prave raunarske maine (kompjuteri)
pojavile su se nakon II svjetskog rata i bile su
(kao i danas) realizovane na elektronskim
ureajima.
Arhitektura
raunarskih sistema
sistema i mrea
Elektronske komponente koje su danas u upotrebi
imaju logiku na nivou nula i jedinica.
Pisanje male procedure na nivou nula i jedinica
bilo bi veoma zametno za ljude, sa mogunou
mnotva greaka.
Ljudi oigledno dobro razumiju jezik procedure.
Stoga su razvijeni programski jezici pomou kojih
je proceduru mogue zapisati na nain blizak
ljudima, a ipak dovoljno jednostavno da se lako
mogu prevesti na jezik nula i jedinica razumljiv
raunarima.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Od kako su se poele koristiti elektronske
komponente u izradi digitalnih raunara u
kojima se podaci prenose, uvaju i
obrauju elektronski, raunari se dijele u
generacije.
Svaka generacija donosila je nova
poboljanja koja su ih inila brim i
efikasnijim.
Postoji opta saglasnost oko definisanja
prve 3 generacije ali oko etvrte i pete se
esto diskutuje.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Prva generacija raunara
Karakterisana je primjenom vakuumskih cijevi i
memorije za skladitenje podataka i programa.
Za memoriju su koriteni magnetna traka,
magnetni dobo i magnetni diskovi.
PROGRAMIRANJE se vrilo na mainskom
jeziku jer jo uvijek nisu postojali
PROGRAMSKI JEZICI.
Dord Bul je 1954. godine opisao svoj sistem
za simboliko rasuivanje koji je kasnije postao
osnova za mainski jezik.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Prva generacija raunara
Karakteristian primjer prve generacije je
raunar ENIAC, koji je koriten do 1955.
godine, uglavnom za projektovanje balistikih
raketa.
U prvu generaciju spada i Fon Nojmanov
EDVAC, poznat kao prvi raunar koji koristi
magnetne diskove, kao i Ekertov i Mohlijev
UNIVAC (Universal Automatic Computer), koji
je koristio magnetne trake.
UNIVAC je bio u upotrebi do 1963 godine.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Druga generacija raunara
Zasnovana je na tranzistorima, koji su jeftiniji,
bri, manji, troe manje elektrine energije i
proizvode manje toplote.
Pored ovih tehnolokih unapreenja pojavljuju
se prvi programski jezici, Flow Matic, iz kojeg
kasnije nastaje COBOL, FORTRAN, ALGOL
(ALGOrithmic Language) i LISP.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Godine 1961. napravljen je prvi komercijalni

raunar koji je koristio tranzistore (Philco
Transac S-2000).
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
1961. godine IBM-ov raunar 1401 postie

veliki komercijalni uspjeh.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Trea generacija raunara
Karakterisana je pojavom integrisanih kola:
SSI (Small Scale Integration) sa 64 tranzistora
MSI (Medium Scale Integration) sa 128
tranzistora u ipu.
Magnetni diskovi zamjenjuju magnetne trake.
Pojavljuje se prvi mikroraunar, 1960. godine
firma DEC (Digital Equipment Corporation)
uvodi PDP-1 (Programmed Data Processor-1).
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Pojavljuje se prvi mikroraunar, 1960. godine firma
DEC (Digital Equipment Corporation) uvodi PDP-1
(Programmed Data Processor-1).
1964. godine IBM je objavio System/360, prvu
familiju kompatibilnih maina.
Princip kompatibilnosti novih familija sa
prethodnim promijenio je nain razmiljanja o
raunarima.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
PDP-1
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
etvrta generacija raunara
Karakterisana je nastavljanjem integracije
tranzistora:
LSI (Large Scale Integration): 1000-10000
VLSI (Very Large Scale Integration): 104-105
SVLSI (Super Very Large Scale Integration): >
500 000
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
etvrta generacija raunara
Nastavljanje integracije tranzistora je
omoguilo stvaranje mikroprocesora.
1971. godine kompanija Intel je izbacila na
trite prvi centralni procesor etvorobitni 4004.
1972. godine Intel pravi osmobitni procesor
8008, a
1978. godine esnaestobitni procesor 8086
ime otpoinje epoha mikroprocesora.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Superraunari
Raunari velikih mogunosti i velike brzine obrade
zasnovani na paralelizaciji raunarskog procesa.
Poeli su da se proizvode krajem sedamdesetih i
poetkom osamdesetih godina, a primjenjivali su se
uglavnom za naunotehnike proraune i u vojne
svrhe.
Prave se u malom broju primjeraka a najpoznatiji su
Cray i CDC (Control Data Corporation).
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Superraunari
Superkompjuter Cray-2
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Superraunari
CDC 6600
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1975. Godine pojavljuje se prvi personalni

raunar MITS Altair. Imao je memoriju od 256
bajtova, a nije imao tastaturu i ekran.
Programirao se korienjem prekidaa na
kuitu a kao izlaz je koristio sijalice.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Altair 8800
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Dobs (Steve Jobs) i Vozniak (Steve Wozniac)

1976. godine razvili su raunar Apple I, koji se
prodavao u dijelovima i nije postigao veliki
komercijalni uspjeh.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Apple I
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1977. godine predstavljen je Apple II koji je
imao testaturu, napajanje i generisao je grafiku
u boji, a 1978. godine uvedena je disketa
umjesto magnetnih kaseta.
Apple II
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Zatim, u prvoj polovini 80tih godina mnoge
kompanije razvijaju personalne raunare, a
kod nas su najpoznatiji bili ZX Spectrum,
Commodore 64 i Atari.
Svi su imali procesor, memoriju i tastaturu, a
kao izlaznu jedinicu su koristili televizor, a za
uvanje podataka imali su kasetofon.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
ZX Spectrum
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Commodore 64
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Atari
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1981. godine kompanija IBM razvija IBM PC
koji uskoro postaje standard oko koga i druge
kompanije razvijaju svoje raunare.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1983. godine kompanija Apple Computers

uvodi raunar Lisa koji je otvorio put razvoju
Apple Macintosh-a. Imao je grafiko okruenje
i pokazivanjem mia na sliice aktivirale su se
komande.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
raunar Apple Lisa
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1983. godine pojavljuje se
IBM PC/XT (eXtended
Technology) koji ima
memoriju od 128 do 256 KB
i disk od 10 MB.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
Godine 1984 predstavljen je
IBM AT (Advanced
Technology), sa Intel
procesorom 80286,
memorijom od 512 KB,
diskom do 20 MB i
disketnom jedinicom od 360
KB do 1.2 MB.
Arhitektura
raunarskih sistema
sistema i mrea
GENERACIJE RAUNARA
Personalni raunari
1986. godine Compaq uvodi prvi PC baziran
na procesoru 80386, a 1987. godine IBM uvodi
svoju familiju raunara PS/2.
1989. godine poinje proizvodnja PC sa
procesorom 80486, a od 1993. godine PC
baziranog na procesoru Pentium.
Arhitektura
raunarskih sistema
sistema i mrea
RAZVOJ RAUNARA
Raunari danas vie nisu luksuz nego potreba.
Raunari i njihova primjena su ukljueni u sve
aspekte svakodnevnog ivota.
Moderni multimedijalni
laptop raunar sa
viestrukim primjenama
Arhitektura
raunarskih sistema
sistema i mrea
RAZVOJ RAUNARA
Svaki dananji raunar slijedi osnovni plan
projektovan od strane Bebida.
Raunar je vienamjenski - izuzetno
prilagodljivo sredstvo.
Moe da sabira brojeve, ali istovremeno i da se
koristi za lansiranje interkontinentalnih
balistikih raketa!
Arhitektura
raunarskih sistema
sistema i mrea
SISTEMA I MREA

SISTEMA I MREA

SADRAJ
JEDNOPROCESORSKI I VIEPROCESORSKI
RAUNARSKI SISTEMI
OSNOVI MREA
Arhitektura
Arhitektura
raunarskih
raunarskih sistema
sistema
sistema i mrea
i imrea
mrea Slajd 3 Slajd
Slajd33
II
NUMERIKI OSNOVI RAUNARSKE
TEHNIKE

PODACI I NJIHOVO PREDSTAVLJANJE
Rije podatak potie od mnoine latinske rijei
datum (data mn.) to znai dio informacije.
Neki oblici podataka su:
tekstualni
zvuni,
slikovni i
brojevni.
Obrada podataka je proces pretvaranja

podataka u informacije.
Da bi podatak postao informacija mora imati

znaenje novosti za primaoca, odnosno mora
uticati na poveanje nivoa znanja primaoca.

VRSTE PODATAKA:
Numeriki podaci (brojevi)

Znakovni podaci (alphabet (slova), znakovi
interpunkcije)
Logiki podaci (istina, la)
Slikovni podaci (fotografije,video-zapis)
Audio podaci

BROJNI SISTEMI
NEPOZICIONI BROJNI SISTEMI
Cifre uvijek predstavljaju istu vrijednost, bez

obzira na kojoj poziciji u broju se nalaze.
Najpoznatiji nepozicioni brojni sistem je rimski

brojni sistem.

BROJNI SISTEMI
NEPOZICIONI BROJNI SISTEMI:
Cifre uvijek imaju istu vrijednost, bez obzira na

kojoj poziciji se nalaze u broju.
cifra I V X L C D M
vrijednost 1 5 10 50 100 500 1000

BROJNI SISTEMI
RIMSKI BROJNI SISTEM:
dekads 1 2 3 4 5 6 7 8 9 10
ki
rimski I II III IV V VI VII VIII IX X

BROJNI SISTEMI
dekads 11 19 20 21 30 40 50 60 90 100
ki
rimski XI XIX XX XXI XXX XL L LX XC C

BROJNI SISTEMI
dekadski 101 119 190 200 300 400 500 501 900 1000
rimski CI CXIX CXC CC CCC CD D DI CM M

BROJNI SISTEMI
Vigezimalni sistem, osnova 20.

Sabiranje i oduzimanje brojeva
manjih od 20 bilo je jednostavno

BROJNI SISTEMI

BROJNI SISTEMI
Hibridni brojni sistemi
Koriste sabiranje i mnoenje cifara da bi se
predstavio broj.

BROJNI SISTEMI
Rimski brojni sistem koristi se za obiljeavanje
(spratova, poglavlja), ali ne i za raunske
operacije.
Izvoenje aritmetikih operacija sa rimskim

brojevima bilo bi nepraktino.
Zbog toga se ovaj sistem nije ni razvio u tom

smjeru nego je tu ulogu preuzeo pozicioni
brojni sistem.
POZICIONI BROJNI SISTEMI
TEINSKI BROJNI SISTEMI
Cifra na razliitim pozicijama ima razliitu
teinu!
4915
Cifra najvee teine Cifra najmanje teine

TEINSKI BROJNI SISTEMI
Cifra na razliitim pozicijama ima razliitu
teinu!
4915
Vrijednost svake cifre zavisi od njene veliine

i njene pozicije u broju.
4915
Najpoznatiji pozicioni brojni sistem je dekadski

(decimalni brojni sistem).
U upotrebu je uao veoma davno, najvjerovatnije
zbog 10 prstiju na rukama.
U Mesopotamiji su ljudi koristili sistem sa
osnovom 60, a postoje zabiljeke i o brojnim
sistemima sa osnovom 20 (Maje).
4915
U raunarstvu se jo koriste binarni, oktalni

i heksadecimalni brojni sistem.
U principu je mogu brojni sistem na bilo
kojoj bazi.

4915
Svaki brojni sistem karakteriu OSNOVA

(BAZA) i skup simbola, tj. CIFRE
(ALFABET).

4915
B cifara azbuke sistema ini njegovu

osnovu.

4915
U decimalnom sistemu postoji 10 cifara

(0,1,2,...9) koje ine azbuku decimalnog
sistema, pa kaemo da je OSNOVA
decimalnog sistema B=10.

PRIMJER 1
Koliko razliitih brojeva je mogue prikazati

korienjem n cifara u brojnom sistemu sa osnovom
B?
7 8 6 1 0 B=10
n cifara
9
6
7 3
2 4
0 1
5 8
5 8 4 1 4 B=10

9 0 10 20
6 1 11 21
7 3 2 12 22
2 4 3 13 23
4 14 24
0 1 5 15 25
5 8 6 16 26
7 17 27
8 18 28
9 19 29

0 1
1 0 1 1 0 B=2

E 9
6 B
F
A7 4 3
2 D
C 0 1
5 8
F 1 B 4 3 B=16

PRIMJER 2
a) Na 5 pozicija u dekadskom sistemu (osnova

10) mogue je prikazati?
b) Na 3 pozicije u binarnom sistemu (osnova 2)

mogue je prikazati?
c) Na 32 pozicije u binarnom sistemu (osnova

PRIMJER 2
d) Na 8 pozicija u oktalnom sistemu (osnova 8)

mogue je prikazati?
e) Na 2 pozicije u heksadecimalnom sistemu

(osnova 16) mogue je prikazati?
f) Na 4 pozicije u ternarnom sistemu (osnova

Primjer brojeva u razliitim brojnim
sistemima
BINARNI 1 0 2 10 14 101 1111
TERNARNI 2 3 1 21 22 132 2110

OKTALNI 6 1 8 15 33 768 1010
HEKSADE 0 9 B CAC AX 12A 13B4
CIMALNI

sistemima
BINARNI 1 0 2 10 14 101 1111
TERNARNI 2 3 1 21 22 132 2110

OKTALNI 6 1 8 15 33 768 1010
CIMALNI

sistemima
BINARNI 1 0 2 10 14 101 1111
TERNARNI 2 3 1 21 22 132 2110

OKTALNI 6 1 8 15 33 768 1010
CIMALNI

sistemima
BINARNI 1 0 2 10 14 101 1111
TERNARNI 2 3 1 21 22 132 2110

OKTALNI 6 1 8 15 33 768 1010
CIMALNI

sistemima
BINARNI 1 0 2 10 14 101 1111
TERNARNI 2 3 1 21 22 132 2110

OKTALNI 6 1 8 15 33 768 1010
CIMALNI

Brojni sistem Osnova Cifre (alfabet)

(baza)
binarni B=2 01
oktalni B=8 01234567
decimalni B=10 0123456789
heksadecimalni B=16 0123456789ABCDEF

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST DEKADSKOG
PODATKA
62510=?
Pozicija 2 1 0
Broj 6 2 5
Teina 102 101 100
100 10 1
vrijednost 600 20 5
62510=6102+2101+5100=600+20+5=625

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST DEKADSKOG
PODATKA SA DECIMALAMA
625.5410=?
Pozicija 2 1 0 -1 -2
Broj 6 2 5 . 5 4
Teina 102 101 100 10-1 10-2
100 10 1 0.1 0.01
vrijednost 600 20 5 0.5 0.04
625.5410=6102+2101+5100+510-1+410-2
=600+20+5+0.5+0.04=625.54
DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST BINARNOG
PODATKA
101102=?
Pozicija 4 3 2 1 0
Broj 1 0 1 1 0
Teina 24 23 22 21 20
16 8 4 2 1
vrijednost 16 0 4 2 0
101102=124+023+122+121+020 =
116+08+14+12+01=16+4+2=22
DEKADSKI EKVIVALENT
PODATKA SA DECIMALAMA
10110.0112=?
Pozicija 4 3 2 1 0 -1 -2 -3
Broj 1 0 1 1 0 . 0 1 1
Teina 24 23 22 21 20 2-1 2-2 2-3
16 8 4 2 1 0.5 0.25 0.125
vrijednos 16 0 4 2 0 0 0.25 0.125
t

DEKADSKI EKVIVALENT
PODATKA
PRIMJER 3
10110.0112=?

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST OKTALNOG
PODATKA
527.48=?
Pozicija 2 1 0 -1
Broj 5 2 7 . 4
Teina 82 81 80 8-1
64 8 1 0.125
vrijednost 320 16 7 0.5

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST OKTALNOG
PODATKA
PRIMJER 4
527.48=?

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST
HEKSADECIMALNOG PODATKA
heksadecimalne 0 1 2 3 4 5 6 7 8 9 A B C D E F
cifre
dekadski 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
ekvivalent

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST
19C16=?
Pozicija 2 1 0
Broj 1 9 C
Teina 162 161 160
256 16 1
vrijednost 256 144 12

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST
PRIMJER 5
19C16=(?)10

DEKADSKI EKVIVALENT
DEKADSKA VRIJEDNOST PODATKA U
PROIZVOLJNOM BROJNOM SISTEMU
OPTI OBLIK PODATKA
CIJELI DIO DECIMALNA DECIMALNI DIO BAZA
TAKA
Cn-1 Cn-2 C1 C0 . C-1 C-m B
DEKADSKI EKVIVALENT
V10=Cn-1Bn-1++ C1B1+ C0B0+ C-1B-1++ C-mB-m

KONVERZIJE BROJNIH SISTEMA
KONVERZIJA U BINARNI BROJNI SISTEM
metoda poreenja
metoda uzastopnog dijeljenja

metoda poreenja koja poredi traeni broj
sa prvim manjim brojem koji je stepen dvojke
sve dok rezultat nije jednak 1 ili 0.
metoda uzastopnog dijeljenja koja

decimalni broj dijeli brojem 2 sve dok rezultat
dijeljenja ne bude jednak nuli.

KONVERZIJA U BINARNI
BROJNI SISTEM
metoda poreenja
2) gdje god se pri poreenju pojavio

stepen broja 2, upisujemo jedinicu
1) poredamo sve stepene broja 2

KONVERZIJA U BINARNI
BROJNI SISTEM
metoda uzastopnog dijeljenja
Prevoenje cijelih decimalnih brojeva u broj neke
druge baze, vri se metodom ponovljenog dijeljenja
tog decimalnog broja sa bazom sistema u koji elimo
broj konvertovati.
Poto u ovom sluaju vrimo konverziju u binarni
brojni sistem, decimalni broj dijelimo sa 2.

PRIMJER 6
26.12510=(?)2

KONVERZIJA U OKTALNI BROJNI SISTEM
PRIMJER 7
68.2510=(?)8

KONVERZIJA U HEKSADECIMALNI BROJNI
SISTEM
heksadecimalne 0 1 2 3 4 5 6 7 8 9 A B C D E F
cifre
dekadski 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
ekvivalent

KONVERZIJA U HEKSADECIMALNI BROJNI SISTEM
PRIMJER 8
178.910=(?)16

UPOREDNI PRIKAZ BROJEVA U RAZLIITIM
BROJNIM SISTEMIMA
Heksadeci
Decimalni Binarni Oktalni malni
B=10 B=2 B=8 B=16
0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A

BROJNIM SISTEMIMA
Heksadeci
B=10 B=2 B=8 B=16
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
19 10011 23 13
20 10100 24 14

BROJNIM SISTEMIMA
Heksadeci
B=10 B=2 B=8 B=16
21 10101 25 15
22 10110 26 16
23 10111 27 17
24 11000 30 18
25 11001 31 19
26 11010 32 1A
27 11011 33 1B
28 11100 34 1C
29 11101 35 1D

KONVERZIJA IZ BINARNOG BROJNOG SISTEMA U
DRUGE BROJNE SISTEME
1. NAIN: INDIREKTNA KONVERZIJA
BINARNIDEKADSKIELJENI BROJNI SISTEM

1. NAIN: INDIREKTNA KONVERZIJA

BINARNIDEKADSKIELJENI BROJNI SISTEM
PRIMJER 9
10112=(?)8
Pozicija 3 2 1 0
Broj 1 0 1 1
Teina 23 22 21 20
8 4 2 1
vrijednost 8 0 2 1
10112=8+2+1=1110
2. NAIN: DIREKTNA KONVERZIJA U

OKTALNI Binarno
kodovana
Oktalna oktalna
cifra cifra
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111


OKTALNI
Ako se radi o bazama koje su potencije broja

2 (npr. 2, 4, 8, 16), tada se konverzija moe
vriti direktno.
S tri bita moemo predstaviti svaku oktalnu

cifru. Broj se podijeli u grupe od po 3 cifre.


OKTALNI
101102 = 010 110

=2 =6
Prvoj grupi prethodi 0 radi vjerodostojnog

prikaza i da bi se grupa popunila na 3 cifre.
101102 =268


HEKSADECIMALNI
Binarno kodovana Binarno kodovana
Heksadecimalna heksadecimalna Heksadecimalna heksadecimalna
cifra cifra cifra cifra
0 0000 8 1000
1 0001 9 1001
2 0010 A 1010
3 0011 B 1011
4 0100 C 1100
5 0101 D 1101
6 0110 E 1110
7 0111 F 1111


HEKSADECIMALNI
S etiri bita moemo predstaviti svaku
heksadecimalnu cifru. Broj se podijeli u grupe od po
4 cifre.
PRIMJER 10
10110110010.110012 =(?)16

KONVERZIJA IZ OKTALNOG BROJNOG SISTEMA U
BINARNI BROJNI SISTEM
Binarno
Oktalna kodovana
cifra oktalna cifra
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111

BINARNI BROJNI SISTEM
S tri bita moemo predstaviti svaku oktalnu cifru.
Svakoj cifri oktalnog broja pridrui se njen binarni

ekivalent:
3748 = 011 111 100

=3 =7 =4
3748=0111111002= 111111002

HEKSADECIMALNI BROJNI SISTEM
Binarno
Oktalna kodovana
cifra oktalna cifra
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111

HEKSADECIMALNI BROJNI SISTEM
PRIMJER 11
7548 = (?)16

KONVERZIJA IZ HEKSADECIMALNOG BROJNOG
SISTEMA U BINARNI BROJNI SISTEM
S etiri bita moemo predstaviti svaku

heksadecimalnu cifru.
Svakoj cifri heksadecimalnog broja
pridrui se njen binarni ekivalent:
3B616 = 0011 1011 0110

= 3 =B =6
3B616=0011101101102

KONVERZIJA IZ HEKSADECIMALNOG BROJNOG
SISTEMA U OKTALNI BROJNI SISTEM
PRIMJER 12
3FB16=(?)8

OSNOVNE RAUNSKE OPERACIJE U BINARNOM
BROJNOM SISTEMU
SABIRANJE
X Y X+Y PRENOS
0 0 0
0 1 1
1 0 1
1 1 0 1

BROJNOM SISTEMU
ODUZIMANJE
X Y X-Y POZAJMICA
0 0 0
0 1 1 1
1 0 1
1 1 0

BROJNOM SISTEMU
MNOENJE
X Y XY
0 0 0
0 1 0
1 0 0
1 1 1

BROJNOM SISTEMU
DIJELJENJE
Nulom nije dozvoljeno.

Jedinicom trivijalno

BROJNOM SISTEMU
PRIMJER 13
a) 11+11
b) 110-101
c) 110*11
d)1001:11

PREDSTAVLJANJE U RAUNARU
OSNOVNE INFORMACIONE JEDINICE
Bit (BInary digiT=b) je najmanja jedinica za
pohranjivanje podataka i moe poprimiti dva
stanja:1 ili 0.
U binarnom zapisu svaka 0 ili 1 predstavlja
jedan BIT. Nosilac elementarne (binarne)
informacije

Vee jedinice:
kilobit - 1kb=103 b= 1000 bita
megabit 1Mb=106 b= 1.000.000 bita
gigabit 1Gb=109 b=1.000.000.000 bita
Termin kilobit najee se koristi u digitalnim

komunikacijama za izraavanje brzine
prenosa podataka (kbps).
Bajt (B) je kombinacija od 8 bita i predstavlja

osnovnu jedinicu memorije kojoj se moe
pristupiti (adresirati):
1 0 0 0 1 1 0 1

Vee jedinice:
kilobajt 1KB=210 B= 1024 bajt
megabajt 1MB=220 B= 1024 kB=1.048.576

bajta
gigabajt1GB=230 B=1024 MB=1.073.741.824

bajta
Neki proizvoai informatike opreme (prvenstveno
proizvoai hard diskova) upotrebljavaju oznake po SI
sistemu, pa tako 1 kilobajt na hard diskovima, po
specifikacijama proizvoaa iznosi 1.000 bajtova.
Razlika postaje znaajnija kod veih jedinica i veih
kapaciteta (npr. 1 gigabajt = 1.000.000.000 bajtova, to je
svega 0.93 gigabajta po uobiajenim mjerilima, tj. razlika je
7%).
2000. god. IEC (International Electrotechnical Commission )
uvodi kibibajt (1024 bajta), mebibajt, gibibajt...

Jednim bajtom mogue je prikazati 256 (28)
razliitih kombinacija binarnih brojeva.
Veliina memorije raunara izraava se

brojem bajtova (npr. 512 MB).
Nibl se sastoji od 4 bita.

Nibl (engl. zrno) se sastoji od 4 bita, dovoljno za jednu cifru
heksadecimalnog brojnog sistema ili jednu cifru dekadnog
broja zabeleenog u binarno-kodovanom dekadnom sistemu.
Nibl je izuzetno praktian jer se bajt sastoji od 8 bita pa se
moe predstaviti sa dva nibla po 4 bita. Tada se jedan bajt
umjesto 8 binarnih cifara moe zapisati sa 2 heksadecimalne
cifre:
010010102 = 4A16
to se veoma esto koristi u situacijama kada programeri
barataju podacima na najniem nivou.

Broj bajtova koji se mogu pohraniti na tvrdi

disk odreuje njegov kapacitet (npr. 100 GB).
Disketa ima kapacitet 1.44 MB;

CD ima kapacitet 700 MB;
DVD ima 4,7 GB.

CJELOBROJNI PODACI (INTEGER)
neoznaeni cijeli brojevi (unsigned integer)

cijeli brojevi bez predznaka (pozitivni + nula)
oznaeni cijeli brojevi (signed integer)

cijeli brojevi sa predznakom
(pozitivni + negativni + nula)

Podtipovi cjelobrojnog tipa:

- Tradicionalna podjela cjelobrojnog tipa:
Byte (B) bajt, oktet; L=8 bita
Word (W) rije; L=16 bita
Long word (L) dugaka rije; L=32 bita
Quad word(Q) etverostruka rije; L=64 bita
Octa word (O) osmerostruka rije; L=128 bita

-Novija podjela cjelobrojnog tipa s obzirom

na standardnu 32-bitnu rije:
Polurije (Half word); L=16 bita

Rije (word); L=32 bita
Dvostruka rije (Double word); L=64 bita

Tako je nekad rije bila 16 bita, a danas je 64.
Veliina rijei odreena je arhitekturom
raunara.
Oznaava broj bita koje centralni procesor
moe istovremeno obraditi.
Te su veliine istorijski bile 4, 8, 12, 16, 24, 32,
48, 64, a napredak tehnologije najavljuje i vee.
Zbog istorijskih razloga (DOS i slino) zadrala
se ponegdje i stara podjela gdje je rije 16 bita.
Niz od 8, 16, 32 ili 64 bita.
bn-1bn-2b1b0
Vrijednost:
V=bn-12n-1++ b121+ b020

bajt
7 6 5 4 3 2 1 0
1 0 0 1 0 0 1 1
27+24+21+20=128+16+2+1=147

rije
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 1
211+23+22+20=2048+8+4+1=2061

Minimalna vrijednost
bajt
7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
vmin=0

Minimalna vrijednost
rije
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
vmin=0

Maksimalna vrijednost
bajt
7 6 5 4 3 2 1 0
1 1 1 1 1 1 1 1
vmax=255=256-1=28-1

Maksimalna vrijednost
rije
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
vmax=65535=65536-1=216-1

PRIMJER 14
Predstaviti broj 39 kao neoznaeni cjelobrojni podatak.

PRIMJER 15
Sljedei niz cijelih brojeva 2,21,130,255,19,-10 smjestiti u
memoriju kao neoznaene cjelobrojne podatke tipa bajt
poevi od lokacije 20000.

PRIMJER 16
Sljedei niz cijelih brojeva 2,21,255,1027 smjestiti u
memoriju kao neoznaene cjelobrojne podatke tipa
rije poevi od lokacije 20000.

oznaeni cjelobrojni podaci (signed integer)
cijeli brojevi sa predznakom (pozitivni + nula +
negativni)
U matematici, negativni brojevi se piu sa
predznakom minus.
Ako bi ovaj koncept ideju pokuali da prebacimo u
hipotetiki raunar, on bi bio skup u memorijskom
smislu.
Trebao bi nam 1 bajt za predznak predstavljen preko
ASCII koda i jedan bajt za sam broj.
negativni)

VRIJEDNOST S PREDZNAKOM (SIGNED
MAGNITUDE)
Sljedee logino rjeenje bi bilo da se iskoristi jedan
bit iz postojeeg prostora za podatke da bi prikazali
predznak.
Ovaj koncept ima veliki nedostatak pozitivna i
negativna nula.
Osim toga postupak sabiranja i oduzimanja je
relativno komplikovan.
negativni)
Niz od 8, 16, 32 ili 64 bita.

bn-1bn-2b1b0
bn-1 ovdje je BIT ZNAKA.
0=pozitivan, 1=negativan

VRIJEDNOST S PREDZNAKOM (SIGNED
MAGNITUDE)
pozitivna i negativna nula

negativni)
Za predznak se odvaja krajnji lijevi bit. Ako je on
0, to znai da je broj pozitivan, a ako je on 1, to
znai da se radi o negativnom broju. Zbog
nedostataka se rijetko koristi takvo predstavljanje.

PREDSTAVLJANJE DODAVANJEM
excess ili bias predstavljanje
Vrijednost broja pomjerena za odreenu vrijednost bias.
Sve nule se dodaju najmanjoj negativnoj vrijednosti
(bias), a zatim se uveava po jedan.
(-128)10=000000002
(127)10=111111112

PREDSTAVLJANJE DODAVANJEM
Ako dodajemo broj 128 onda je npr za 12:
(+12)10 slijedi (128+12=140)10=(10001100)2
(-12)10 slijedi (128-12=116)10=(01110100)2
Lake je uoiti razliku meu brojevima, binarne predstave
za negativne brojeve su manje vrijednosti u odnosu na
pozitivne brojeve.

PREDSTAVLJANJE NEGATIVNIH CIJELIH BROJEVA
Tehnika prvog komplementa:
Negativan broj predstavljamo zamjenom svih nula

u jedinice i obratno.
To nazivamo komplementiranje bita.
Takoe imemo dvije nule (+0 i -0).
+0 00000000
-0 11111111
Najee se koristi tehnika

drugog komplementa
Dobije se kao:
prvi komplement +1
Vrijednost tako zapisanog broja se rauna ovako:

V= b020++ bn-22n-2-bn-12n-1

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 1
20=1 V= b020++ bn-22n-2-bn-12n-1
7 6 5 4 3 2 1 0
1 0 0 0 0 0 0 1
20-27=1-128=-127





Kako predstaviti negativan broj tehnikom

drugog komplementa?
Postupak poinjemo od pozitivnog broja iji

dvojni komplement traimo.

Tehnika drugog komplementa:

1. Dopuniti broj iji dvojni komplement traimo
na broj bita koji imamo na raspolaganju za
prikaz broja dodajui nule sa lijeve strane.
2. U dobijenom broju zamijeniti nule sa
jedinicama i obratno (prvi komplement).
3. Dodati 1 (drugi komplement).
4. Ako se pojavi prenos koji bi zahtijevao
dodatni bit, on se zanemaruje.

PRIMJER 17
Predstaviti broj -34

PRIMJER 18

PRIMJER 19

PRIMJER 20

PRIMJER 21
Predstaviti broj -26 kao oznaeni cjelobrojni podatak
tipa bajt.

PRIMJER 22
Sljedei niz cijelih brojeva 2,-1,10,19,-10, 255
smjestiti u memoriju kao oznaene cjelobrojne
podatke tipa bajt poevi od lokacije 200h.

PRIMJER 23
Sljedei niz cijelih brojeva 1, 255, -1 smjestiti u
memoriju kao oznaene cjelobrojne podatke tipa
rije poevi od lokacije 2000.

PREDSTAVLJANJE ZNAKOVA (KARAKTERA)
Raunar raspolae odgovarajuim skupom

znakova:
upravljaki znakovi npr. za upravljanje
tampaem i sl.
slova, cifre, znakovi interpunkcije, grafiki
simboli
Znakovi se koduju neoznaenim cjelobrojnim
vrijednostima.
Koriste se 6-bitni, 7-bitni, 8-bitni i 16-bitni
kodovi.
6-bitni kodovi
maksimalno 26 = 64 znaka (npr. 26 slova, 10
cifara i 28 drugih)
7-bitni kodovi
maksimalno 27 = 128 znakova

najpoznatiji ASCII (American Standard Code for

Information Interchange)
ASCII kod je prvobitno bio 7-bitni kod (jer ima

128 znakova, a oni se mogu kodovati sa 7 binarnih
cifara).
Poto je sadravao samo internacionalnu latininu

azbuku, ovaj kod je bilo nemogue koristiti za
druge jezike i pisma (osim engleskog).
8-bitni kodovi
proireni ASCII

16-bitni kodovi
UNICODE (Windows)
U poslednje vrijeme, a posebno za potrebe
Interneta, Java koristi se UNICODE.
Ovaj kod se pojavljuje u vie varijanti, a UTF-

16 je 16-bitna varijanta (Unicode
Transformation Format).

PRIMJER 24:
Prikazati sadraj memorije ako je, poevi od
lokacije 2000, upisan string (niz znakova):1+Asm

PREDSTAVLJANJE BROJEVA U FIKSNOM ZAREZU
Razlomljeni brojevi se dijele na

-podatke u fiksnom zarezu (fixed
point), i
-podatke u pokretnom zarezu (floating
point), koji mogu biti
jednostruke, ili
dvostruke tanosti.

Brojevi u fiksnom zarezu imaju najiru

primjenu u administraciji.
U njemu se tano (i uvijek) zna broj
"decimalnih" mjesta. Zato se ovi brojevi
zovu brojevi u fiksnom zarezu (fixed
point), jer zarez ne mijenja svoje
mesto.

U optem sluaju fixed point izgleda ovako:
Broj pozicija za cijeli dio (n-1, odnosno n

ukljuujui i poziciju za znak) i
broj pozicija za razlomljeni dio (iza zareza), nisu u
optem sluaju odreeni, i
odreuje ih programer kada definie tip podataka
koje koristi u programu.

Najee se primjenjuje BCD kodovanje (Binary Coded Decimal)
nepakovani BCD podaci

pakovani BCD podaci
DEC 0 1 2 3 4 5 6 7 8 9
BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

BCD kodovanje (Binary Coded Decimal)
PRIMJER
Predstaviti broj 365 u BCD.
BCD kodovanje (Binary Coded Decimal)

BCD se najee koristi kod kalkulatora i poslovnih
aplikacija, jer postoje neki problemi kod
predstavljanja decimalnih brojeva sa konanim
brojem decimalnih mjesta u binarni sistem.

Nepakovani BCD podaci

Jedna BCD cifra smjeta se u jedan bajt.
7 6 5 4 3 2 1 0 ZO BC
NA D
0 0 0 0 0 0 0 0 0 0 0 --> 3 0
1 0 0 0 0 0 0 0 1 0 1 Zonsko 3 1
proirenje
2 0 0 0 0 0 0 1 0 0 2 da bi se 3 2
3 0 0 0 0 0 0 1 1 0 3 dobile 3 3
ASCII
4 0 0 0 0 0 1 0 0 0 4 3 4
cifre
5 0 0 0 0 0 1 0 1 0 5 3 5
6 0 0 0 0 0 1 1 0 0 6 3 6
7 0 0 0 0 0 1 1 1 0 7 3 7
8 0 0 0 0 1 0 0 0 0 8 3 8
9 0 0 0 0 1 0 0 1 0 9 3 9

PRIMJER 25:
Prikazati broj 2378 kao nepakovani BCD podatak, pa
ga smjestiti u memoriju poevi od lokacije 2000.

Pakovani BCD podaci

Dvije BCD cifre se pakuju u jedan bajt.
7 6 5 4 3 2 1 0
BCD BCD
tea cifra laka cifra

PRIMJER 26:
Prikazati broj 2378 kao pakovani BCD
podatak, pa ga smjestiti u memoriju poevi
od lokacije 2000.

PREDSTAVLJANJE BROJEVA U POKRETNOM ZAREZU
Predstavljanje realnih brojeva. Floating

Point=FP.
Opti oblik broja u pokretnom zarezu:
V=(-1)SFBE
S: Znak:
0 pozitivan
1 negativan,
B brojna osnova
E - eksponent
F frakcija (mantisa)
PRIMJER:
-138.27=-13.827101=-1.3827102
-138.27=(-1)11.3827102

IEEE 754 FP standard

Najpoznatiji standard i najire primjenjivan u praksi (1985).
Postoje 3 formata FP podataka:
obina preciznost (single precision) 32 bita
1 8 23
S E F
dvostruka preciznost (double precision) 64 bita
1 11 52
S E F


IEEE 754 FP standard
proirena preciznost (extended precision) 80 bita
1 11 68
S E F
Ovi formati proirene preciznosti su takoe

definisani. Imaju vie bita za eksponent i frakciju
radi vee preciznosti.

FP PODACI U OBINOJ PRECIZNOSTI
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
S - Znak, 1 bit (bit 31):

0 = pozitivan
1 = negativan,

FP PODACI U OBINOJ PRECIZNOSTI
E modifikovani eksponent 8 bita (bit 23-30)
0 0 0 0 0 0 0 0 0 za predstavljanje nule i malih vrijednosti
0 0 0 0 0 0 0 1 1 upisuje se modifikovani eksponent, ME=1...254

stvarni eksponent, SE=ME-127, SE=-126...+127

ME=SE+127
1 1 1 1 1 1 1 0 254
1 1 1 1 1 1 1 1 255 za predstavljanje beskonanosti
F frakcija (mantisa), 23 bita (bit 0-22)

Normalizovana mantisa (u obliku 1.frakcija).

PRIMJER 27:
Predstaviti broj 26.125 kao FP podatak u obinoj preciznosti.

PRIMJER 28:
Broj 26.125 smjestiti u memoriju kao FP podatak u obinoj
preciznosti, poevi od lokacije 2000.

FP PODACI U DVOSTRUKOJ PRECIZNOSTI
1 11 52
S
S - Znak, 1 bit (bit 63):

0 = pozitivan
1 = negativan,

FP PODACI U DVOSTRUKOJ PRECIZNOSTI
E modifikovani eksponent, 11 bita (bit 52-62)
0 0 0 0 0 0 0 0 0 0 0 0 za predstavljanje nule i malih vrijednosti
0 0 0 0 0 0 0 0 0 0 1 1 upisuje se modifikovani eksponent, ME=1...2046

stvarni eksponent, SE=ME-1023,

SE=-1022...+1023, ME=SE+1023
1 1 1 1 1 1 1 1 1 1 0 254
1 1 1 1 1 1 1 1 1 1 1 255 za predstavljanje beskonanosti
F frakcija (mantisa), 52 bita (bit 0-51)

Normalizovana mantisa (u obliku 1.frakcija).

PRIMJER 29:
Broj 26.125 prikazati kao FP podatak u dvostrukoj preciznosti.

SISTEMA I MREA

SISTEMA I MREA

SADRAJ
JEDNOPROCESORSKI I VIEPROCESORSKI
RAUNARSKI SISTEMI
OSNOVI MREA

III
JEDNOPROCESORSKI I
VIEPROCESORSKI RAUNARSKI
SISTEMI

JEDNOPROCESORSKI RAUNARSKI
SISTEMI
PERSONALNI RAUNAR

SISTEMI
VON NEUMANNOVA ARHITEKTURA
Korijeni modernog PC raunara idu do 1940-tih
godina XX vijeka.
Godine 1946. matematiar Don Fon Nojman

(John von Neumann) predloio je novi nain
upravljanja instrukcijama i podacima koji
omoguuje pohranjivanje programa i podataka
u memoriji raunara.
John Von Neumann predloio je sledei dizajn:
CPU
ulaz
izlaz
radna memorija
permanentna memorija

SISTEMI

SISTEMI
Tok
podataka
Upravljanje

SISTEMI
ta ini raunar?
Central Processing Unit (CPU)
izvrava programe
Primarna memorija
skladitenje programa i podataka
I/O ureaji
omoguava da CPU komunicira sa vanjskim hardverom
Sistemska magistrala
spaja sve zajedno
adrese, podaci, kontrolni signali

SISTEMI
Memory I/O
Processor
Data Bus
Address Bus
Control Bus

SISTEMI
upravlja, nadgleda i usklauje djelovanje svih

jedinica raunara
organizuje prenos podataka
raspoznaje i analizira naredbe
brine za pravilno izvoenje naredbi
brze memorijske elije, nad kojima ALU

izvodi operacije
Izvodi osnovne operacije:

aritmetike
logike
uporeivanje

INTELOVA FAMILIJA
MIKROPROCESORA
DESKTOP PROCESORI
Mikroprocesor adresira maksimalno 2n razliitih memorijskih
lokacija, gdje je n broj bita adresne magistrale.
Magistrala Adresna Takt Unutranji
Procesor Godina podataka magistral magistral takt
(bit) a (bit) e (MHz) (MHz)
8086 1978 16 20 (1M) 4.77-8 4.77-8
8088 1979 8 20 (1M) 4.77-8 4.77-8
80286 1982 16 24 (16M) 6-20 6-20
80386SX 1985 16 32 (4G) 16-33 16-33
80386DX 1986 32 32 (4G) 16-33 16-33
80486SX 1989 32 32 (4G) 25-50 25-50
80486DX 1989 32 32 (4G) 25-50 25-50

INTELOVA FAMILIJA
MIKROPROCESORA
DESKTOP PROCESORI
Mikroprocesor adresira maksimalno 2n razliitih memorijskih lokacija, gdje je
n broj bita adresne magistrale.
Magistrala Adresna
Takt magistrale Unutranji takt
Procesor Godina podataka magistrala
(MHz) (MHz)
(bit) (bit)
80486DX2 1992 32 32 (4G) 25-40 50-80
80486DX4 1994 32 32 (4G) 25-40 75-120
Pentium 1993 64 32 (4G) 60-66 60-200
Pentium Pro 1995 64 36 (64G) 66 150-200
Pentium MMX 1997 64 32 (4G) 66 166-233
Pentium II 1997 64 36 (64G) 66-100 233-450
Pentium III 1999 64 36 (64G) 100-133 450-1400
Pentium IV
.
2001 64 64 400-533 1400-
.
.
Intel Core i7-4950HQ Processor (6M Cache, up to 3.60 GHz) cache 6.0 MB 2.40 GHz clock 4 cores/ 8 threads

INTELOVA FAMILIJA
MIKROPROCESORA
SERVER PROCESORI
Magistrala Adresna Takt Unutranji

Procesor Godina podataka magistrala magistrale takt
(bit) (bit) (MHz) (MHz)
Xeon MP 2001 64 36 400 1400-2000
Xeon 2002 64 36 400-533 1800-
Itanium 2001 64 44 266 733-800
Itanium II
.
2002 128 50/64 400 900-1000
.
.
Xeon E5-2600 v2

MJERENJE PERFORMANSI RAUNARA
Takt signal, vrijeme potrebno da mikroprocesor zavri neki zadatak i druge

performanse.
Takt signal
Vrijeme
Takt period=vrijeme izmeu dvije uzlazne ivice

Radni takt predstavlja broj ovih promjena, tj. frekvenciju a izraava se u GHz.

AMDALOV ZAKON
U paralelnom procesiranju: maksimalno ubrzanje itavog sistema ako se samo dio
sistema pobolja.
Ubrzanje u vieprocesorskim sistemima je ogranieno vremenom potrebnim za

sekvencijalni dio programa.
Ako programu treba 10 asova da se izvri, koristei jednoprocesorski sistem, a 1

as se ne moe paralelizovati, dok se ostalih 9 asova moe paralelizovati (90%):
Bez obzira koliko procesora upotrijebimo za paralelno izvravanje ovakvog

programa, minimalno vrijeme izvravanja ne moe biti manje od 1 asa.
Zbog toga je ubrzanje ogranieno na 10 puta.

AMDALOV ZAKON
Ako se samo 90% programa moe paralelizovati, onda je teoretski maksimum
ubrzanja koje se moe postii 10x, bez obzira na broj procesora.
1 Ubrzanje (x)
F+(1F)/N
F (0<F<1) - dio aplikacije koji

Procenat programa koji se
se ne moe paralelizovati, moe paralelizovati
N - broj procesora (jezgara)

koji se koristi.
Broj procesora
Milkyway-2
Jun 2013: najbri superraunar: Tianhe-2
Benchmark (referentni) test: 33,6

petaFLOPS (1015)
Oko dvostruko bri od amerikog Titana Vrne performanse 54,9 PFlops

(17,59 PFLOPS)
Nova linija procesora Intel Xeon E5-2600

v2 (Intelov 22-nanometarski proizvodni
proces
32.000 buduih dvanaestjezgrenih procesora Intel Xeon E5-2600 v2 utemeljenih na

arhitekturi Ivy Bridge, te 48.000 koprocesora Intel Xeon Phi, odnosno 3.120.000
jezgara, to ukupnu snaga sistema dovodi do 17,8 MW.
Vie od 80% superraunara na listi Top 500 je zasnovano na Intel procesorima (403
sistema).

Paralelno programiranje
=konkurentno programiranje
Programiranje koje omoguava da programer navede koji e se dijelovi programa
izvravati istovremeno (konkurentno).
Svaki konkurentni program sadri vie sekvencijalnih dijelova, te kako se

sekvencijalni programi sastoje od vie niti (eng. thread), nitna struktura se prenosi i na
konkurentni program pa se obezbjeuje izvravanje vie procedura u isto vrijeme.
Konkuretno programiranje omoguava vie naina korienja raunara.
Tri naina kojima se realizuje konkurentno programiranje:
vienitno,
distribuirano
paralelno

Paralelno programiranje
=konkurentno programiranje
Jednoprocesorski raunari: vienitno programiranje (multithreading) se koristi kod multitaskinga,
(simultano korienje vie aplikacija). Multithreading podie performanse jednog jezgra.
Distribuirani sistemi su sistemi vie raunara povezanih u lokalnu mreu i na internet, a

omoguavaju rad sa udaljenim podacima, obino dijele udaljene resurse.
Paralelni raunarski sistemi obuhvataju paralelne raunare, pri emu paralelni programi
omoguavaju raspodjelu zadataka izmeu vie komponenata paralelnog
raunara.
Veliki zadatak se razbije na

manje, koji se zatim
izvravaju paralelno.
IBM Blue Gene

EFIKASNOST Programa/Algoritma
Algoritam mora zavriti u razumnom vremenu,
to je bitno jai zahjev od
konanosti (svaki algoritam mora zavriti u
konano mnogo koraka).
Recimo, 234 godine nije razumno vrijeme!

EFIKASNOST ALGORITMA
Nije uvijek jednostavno pronai algoritam.
Nekad postoji vie naina da se problem rijei.
Primjer aerodroma: taksi, autobus, poziv i renta
car.
Neka rjeenja su jednostavnija, neka
kompleksnija, neka su efikasnija od drugih.
Najjednostavnije rjeenje nije uvijek i
najoiglednije!

Deterministiki algoritmi: rezultat se moe odrediti
egzaktno, zavisno od ulaznih parametara.
Ponekad je problem tako teak da potraga za
preciznim rjeenjem oduzima previe vremena i
resursa. Tada se koristi heuristiki pristup.
Posmatraju se odreene dobro poznate
karakteristike problema i iznalazi aproksimativno
rjeenje.
Ima odreeni nivo nesigurnosti rjeenja.
Primjer: prelazak ulice i pogled lijevo pa desno.
Ne treba mijeati efikasnost sa performansama.
Algoritam procesira 1000 zapisa za 20ms.

Na ovo utie, hardver, brzina CPU, kompajler.
Vano je ustanoviti kako se dati algoritam ponaa

kada dimenzije problema rastu.

ALGORITAM 1: 20ms za 1000 zapisa
Koji je algoritam bolji?


Koji je algoritam bolji?

KOMPLEKSNOST ALGORITMA
Mjera utroka resursa. Najee CPU vremena.
Broj operacija je mjera.
Kako se broj potrebnih operacija mijenja sa

rastom dimenzija problema?
Da li ostaje isti, udvostruava se, mijenja se linea
rno ili eksponencijalno?
Kompleksnost utie na performanse. Obrnuto ne
vai.

TEORIJA SLOENOSTI:
razlikuje
P, NP i NP-potpune probleme!
Problemi za koje postoje algoritmi ije vrijeme
izvravanja zavisi polinomno o veliini ulaznih
podataka spadaju u klasu P i zovemo ih P
problemima:
npr. mnoenje matrica.
P (Polynomial)

TEORIJA SLOENOSTI:
Postoje problemi za koje ne znamo spadaju li u
klasu P problem vree zlatnika.
Mogu li se nai zlatnici ija e novana

vrijednost u zbiru tano odgovarati iznosu
duga?

TEORIJA SLOENOSTI:
Premda se ne zna za algoritam koji bi rijeio
opisani problem, a ije vrijeme izvravanja
polinomno zavisi u odnosu na iznos duga, ipak
se moe u polinomnom vremenu utvrditi je li
neko ponueno rjeenje za zadani problem
dobro.

TEORIJA SLOENOSTI:
Naime, vrlo je jednostavno i lako sabrati
vrijednosti nekog odabranog skupa zlatnika i
vidjeti je li to traeni iznos, no teko je doi do
pravog odabira.

TEORIJA SLOENOSTI:
Kaemo da je neki problem sadran u klasi

NP, odnosno nazivamo ga NP-problem, ako
za njega postoji algoritam koji u polinomnom
vremenu moe testirati je li neko predloeno
rjeenje stvarno rjeenje danog problema.
NP (Nondeterministic Polynomial)
TEORIJA SLOENOSTI:
Svaki P-problem ujedno je i NP-problem.

Vano je istaknuti da do danas nije poznato
jesu li NP-problemi ujedno i P-problemi.
Postoje i takozvani NP-potpuni problemi, za
koje ne postoje efikasni algoritmi.
Primjer: trgovaki putnik.

Napomena: postoje problemi za koje ne postoji

algoritam za njihovo rjeenje tzv.
algoritamski nerjeivi problemi.

ANALIZA ALGORITMA
Pretpostavimo da je potrebno dizajnirati
algoritam za sabiranje prvih n prirodnih
brojeva.
Prvi pristup:
s=1+2+...+n, n1
Drugi pristup:

ANALIZA ALGORITMA
Peudokod za prvi Pseudokod za drugi
pristup: pristup:
s=0 s=n*(n+1)/2
For i=1 to n
s=s+i
Next i
Ovi algoritmi su ekvivalentni jer za isti skup

ulaznih veliina daju isti rezultat.

ANALIZA ALGORITMA
Peudokod za prvi pristup: Pseudokod za drugi
s=0 pristup:
For i=1 to n s=n*(n+1)/2
s=s+i
Next i
Trajanje algoritamskog procesa je kljuna razlika ova

dva algoritma. U prvom se izraunavanje zbira u For
petlji vri n puta. Broj operacija zavisi od n.
U drugom algoritmu potrebno je jedno sabiranje,
jedno mnoenje i jedno dijeljenje, bez obzira na
veliinu n.
ANALIZA ALGORITMA
esto je kljuni faktor za izbor algoritma
efikasnost.
Efikasnost algoritma mjeri se potronjom dva
vana resursa: vrijeme i memorijski prostor.
Napretkom tehnike memorijski prostor je sve
manji problem.
Trajanje algoritma izraava se brojem
aproksimacija koje e algoritam izvesti.

ANALIZA ALGORITMA
Najbolji sluaj za neki algoritam predstavlja
ulaz za koji je trajanje algoritamskog procesa
najkrae.
Takav ulaz je kombinacija vrijednosti za koju
algoritam za izvravanje treba najmanje
vremena.
Na primjer, kod sekvencijalnog algoritma
pretraivanja najbolji sluaj je kada se
vrijednost koja se trai u nizu nalazi na prvoj
poziciji.
ANALIZA ALGORITMA
U tom sluaju je potrebno samo jedno
poreenje, pa je za izvravanje algoritma
potrebno neko konstantno vrijeme bez obzira
na duinu niza koji se pretrauje.
Poto analiza najboljeg sluaja ne omoguuje
dovoljno dobar uvid u ponaanje algoritma,
obino je analiza najboljeg sluaja od
najmanjeg interesa, pa se ona najrjee i radi.

ANALIZA ALGORITMA
Najgori sluaj trajanja algoritamskog procesa
nekog algoritma je gornja granica trajanja
algoritamskog procesa za bilo koje vrijednosti
ulaznih podataka, to znai da se ovom
analizom dobija garantovana efikasnost
algoritma.
Analiza najgoreg sluaja zahtijeva da
identifikujemo ulazne vrijednosti za koje je
trajanje algoritamskog procesa najdue.

ANALIZA ALGORITMA
Na primjer, u algoritmima pretraivanja najgori
sluaj se dogaa kada vrijednost koju
pokuavamo pronai u nizu nije uopte
prisutna, a pokuaji pronalaenja nepostojeih
vrijednosti su u nekim primjenama esta
pojava. Ako se ograniimo samo na uspjena
pretraivanja koja zavravaju pronalaenjem
traene vrijednosti, onda je najgori sluaj kada
se traena vrijednost nalazi na zadnjoj poziciji
u nizu.
ANALIZA ALGORITMA
Analizom prosjenog sluaja se dobijaju
oekivana vremena trajanja algoritamskog
procesa. Najee je ova analiza i
najzahtjevnija, prije svega zbog toga to esto
nije tako jednostavno ustanoviti ta zapravo
sainjava prosjean sluaj jer sve ulazne
vrijednosti podataka ne moraju imati iste
vjerovatnoe.

ANALIZA ALGORITMA
Poto je potrebno na neki nain izraziti

prosjeno ponaanje algoritma za sve mogue
ulazne vrijednosti podataka, esto se koristi
analiza sa sluajnim vrijednostima.

ANALIZA ALGORITMA
Pri analizi algoritama nas ne interesuje taan
broj operacija koje e neki algoritam izvriti,
ve nas zanima stepen tog rasta sa porastom
veliine ulaza.
Nadalje, ne zanima nas ta se dogaa sa
ponaanjem algoritma za male ulaze, nego
nas zapravo zanima ta se dogaa sa
efikasnou algoritma za velike ulaze.

ANALIZA ALGORITMA
Uopteno, moemo rei, da kada analiziramo

efikasnost nekog algoritma zapravo nas
zanima u koju klasu stepena rasta taj
algoritam spada, a ne taan broj operacija koje
e taj algoritam izvriti.

Veliko O notacija
Stepen rasta sa veliinom problema.
O Order of magnitude
N veliina problema
O(1) funkcija konstantna u vremenu

O(N) funkcija u linearnom vremenu
O(N2) funkcija u kvadratnom vremenu
O(log N) funkcija u logaritamskom vremenu

Veliko O notacija
O(N log N) funkcija u vremenu koje je
proporcionalno veliini problema i
logaritamskom vremenu
O(N!) funkcija u faktorijelnom vremenu

Raunska kompleksnost
Veliko O notacija
O(1)
Veliina problema

Veliko O notacija
adresiranje
O(1)
Veliina problema

Veliko O notacija
O(1) ne garanuje da e algoritam biti veoma
brz, nego samo da e mu uvijek trebati isto
vrijeme za izvrenje.
Algoritam kome uvijek treba 20 dana bez

obzira na veliinu problema nije brz!

Veliko O notacija
ekanje u
redu
O(1)
Veliina problema

Veliko O notacija
O (N) su prilino prihvatljivi algoritmi.
Funkcija u realnom vremenu. Uz malo dodatne

analize esto se mogu uiniti jo efikasnijim.
Broj operacija direktno je proporcionalan broju

elemenata za procesiranje.

Veliko O notacija
O (N2) su jako kompleksni algoritmi. Obino pogodni za rjeavanje
samo najmanjih problema

Veliko O notacija
O (N2) su jako kompleksni algoritmi. Obino pogodni za
rjeavanje samo najmanjih problema
Rukovanje

MIKROPROCESOR INTEL 8086
Spada u mikroprocesore opte namjene.
Realizovan je na jednom kolu sa 40 izvoda.
Svi unutranji registri su od 16 bita.
Mogu se realizovati operacije paralelnog prenosa.
Ima 14 internih registara od po 16 bita.
Moe da adresira do 1 MB memorijskih lokacija jer ima 20 bita adresa (20

adresnih bita).
Komunicira prenosom 16-bitnih podataka.
Koristi se jedan napon za napajanje (5V).

24 naina adresiranja.
Moe da realizuje 8-bitne i 16-bitne aritmetike operacije u

binarnom i decimalnom brojnom sistemu ukljuujui i mnoenje
i dijeljenje, koristei podatke sa i bez predznaka.
Takt frekvencija moe da bude 5, 8 ili 10 MHz.
Postoji varijanta koja ima istu strukturu kao 8086, ali

komunicira pomou 8-bitne magistrale sa drugim sklopovima.
Taj drugi mikroprocesor naziva se 8088.



SISTEMI
ULOGA MIKROPROCESORA
Dohvati instrukciju iz memorije

Dohvati operande instrukcije
Dekodiraj instrukciju
Izvri instrukciju
Izbaci rezultate

SISTEMI
Kod standardnih mikroprocesora ove se faze
realizuju sekvencijalno (jedna iza druge).
Kod 8086 postoji mogunost preklapanja nekih od
ovih koraka. Postoji mogunost da se paralelno sa
izvravanjem instrukcije u mikroprocesoru pribavlja
nova instrukcija iz operativne memorije.
Takva mogunost postoji zahvaljujui arhitekturi

mikroprocesora, kod koje su pojedini od ovih koraka
dodijeljeni posebnim jedinicama mikroprocesora.

ARHITEKTURA P i8086
EU BIU
Registri opte Segmentni

namjene registri
Sabirnini vanjska
meusklop magistrala
ALU
Red
instrukcija
Registri
operanada
Upravljaka vanjska
jedinica magistrala

ARHITEKTURA P i8086
Mikroprocesor i8086 ine dvije jedinice:
jedinica za povezivanje sa magistralom (bus interface unit BIU)
izvrna jedinica (execution unit EU).
BIU pribavlja instrukcije iz memorije te prima i predaje podatke.

Sainjavaju je segmentni registri, registri pretpribavljenih instrukcija
(FIFO) te sabirnini meusklop.
EU zaduena je za izvravanje instrukcija. Sastoji se od ALU,

registara opte namjene, registara operanada i upravljake jedinice.
Komunikacija EU sa "vanjskim svijetom" odvija se preko BIU, koja
joj pribavlja instrukcije i podatke.

ARHITEKTURA P i8086
Ove dvije jedinice mogu raditi nezavisno jedna od druge, paralelno.
Dok se izvrava jedna instrukcija, moe se pribavljati sljedea.
Na taj nain imamo paralelan rad, pipelining.
PREKLAPANJE PRIBAVLJANJA I IZVRAVANJA: PIPELINING.
Na ovakav nain magistrala se maksimalno koristi (svo vrijeme je

zauzeta) i ubrzava se rad mikroprocesora.
EU nema direktnu vezu sa magistralom

BIU logika za upravljanje vanjskom magistralom

ARHITEKTURA P i8086
AX
32-bitni BX
CX
16-bitni
Programski
model
DX
8-bitni 8-bitni
EAX AH AL Accumulator
EBX
ECX
BH
CH
BL
CL
Base index
Count mikroprocesora
EDX DH DL Data
ESP
EBP
SP
BP
Stack Pointer
Base Pointer
sainjavaju
registri
EDI DI Destination index
ESI SI Source Index
mikroprocesora
EIP IP Instruction Pointer
EFLAGS FLAGS Flags
"vidljivi
CS Code Segment
DS Data Segment
ES Extra Segment
SS
FS
Stack Segment
programeru
GS
Registri implementirani kod 80386-Pentium Pro

ARHITEKTURA P i8086
AX
BX
CX 16-bitni
DX
8-bitni 8-bitni
AH AL Accumulator
BH BL Base index
CH CL Count
DH DL Data
SP Stack Pointer
BP Base Pointer
DI Destination index
SI Source Index
IP Instruction Pointer
FLAGS Flags
CS Code Segment
DS Data Segment
ES Extra Segment
SS Stack Segment

ARHITEKTURA P i8086
Programski model mikroprocesora
Mikroprocesor sadri 14 unutranjih registara po 16 bita.

Po svojoj namjeni ti registri se dijele u grupe:
4 registra podataka (A, B, C, D)
4 registra koji se nazivaju pokazivai i indeksni registri
(SP, BP, DI, SI)
4 segmentna registra (CS, DS, ES, SS)
pokaziva instrukcije (IP)
registar bita stanja (F)

ARHITEKTURA P i8086
Programski model mikroprocesora
Pomenuti registri ine programski model mikroprocesora

jer im se moe pristupiti programski pomou odreenih
instrukcija.
Postoje jo neki drugi registri u mikroprocesoru koji slue

za sinhronizaciju podataka (prenosa) i nisu dostupni
programeru.

ARHITEKTURA P i8086
SEGMENTNI REGISTRI
U 8086 postoje 4 segmentna registra (po 16 bita):

CS, DS, ES, SS.
Segmentni registri u kombinaciji sa ostalim registrima slue
za generisanje adresa.
32-bitni
16-bitni
FS i GS registri su dva dodatna 8-bitni 8-bitni
Accumulator
segmentna registra koja
EAX AH AX AL
EBX BH BX BL Base index
ECX CH CX CL Count
omoguavaju adresiranje dva EDX

ESP
DH DX
SP
DL Data
Stack Pointer
Base Pointer
dodatna memorijska segmenta.
EBP BP
ESI SI Source Index
Prisutni su samo kod 32-bitnih EIP IP Instruction Pointer

EFLAGS FLAGS Flags
mikroprocesora (80386-Pentium). CS Code Segment
DS Data Segment
ES Extra Segment
SS Stack Segment
FS
GS

ARHITEKTURA P i8086
Segmentni registri
CS registar definie poetnu adresu memorijskog segmenta

(code segment) u kojem se nalazi kod (program, procedure).
Segment koda (programa) CS.
CS sadri broj segmenta, a adresni prostor je organizovan u
obliku segmenata od 64 KB.
Prvi megabajt memorije naziva se realna ili konvencionalna
memorija. 8086 moe da adresira 1 MB memorije.
U realnom modu (real mode) maksimalna veliina segmenta je
64k bajtova.
Zavisno od naina rada i konkretnog mikroprocesora imamo
razliite maksimalne veliine segmenata.

ARHITEKTURA P i8086
Segmentni registri
Svaka memorijska lokacija u itavom adresnom

prostoru ima dvije adrese: fiziku i logiku.
Fizika adresa neke lokacije je stvarna adresa te
lokacije u cjelokupnom adresnom prostoru. Duina
fizike adrese odgovara broju adresnih linija datog
mikroprocesora (npr. 20 kod 8086 ili 32 kod 80386).
Fiziku adresu formira BIU na bazi poetne adrese
sadrane u segmentnom registru i offseta (pomjeraja)
date lokacije u odnosu na poetnu adresu segmenta.

ARHITEKTURA P i8086
Segmentni registri
Primjer:
sadraj segmentnog poetna adresa zavrna adresa
registra memorijskog memorijskog
segmenta segmenta
1000h 10000h 1FFFFh
1001h 10010h 2000Fh
1234h 12340h 2233Fh
AB00h AB000h BAFFFh

ARHITEKTURA P i8086
Segmentni registri
FFFFFh
15 0
logika 1000 seg. registar

adresa F000 offset
1FFFFh
64k segment
1 0 0 0 0 seg * 16
F 0 0 0
1F000h F000 offset
fizika
adresa 1 F 0 0 0
10000h segmentni
1000
registar
00000h

ARHITEKTURA P i8086
Segmentni registri
DS registar definie poetnu adresu memorijskog segmenta

(data segment) u kojem se nalaze podaci. Za veliinu segmenta
vae ista ogranienja kao i za code segment.
Segment podataka DS.
ES registar definie poetnu adresu dodatnog memorijskog

segmenta (extra segment) koji se koristi za razliite namjene,
uglavnom za podatke.Dodatni segment ES.
SS registar definie poetnu adresu memorijskog segmenta u

kojem se realizuje stek (stack segment). Segment steka SS.

ARHITEKTURA P i8086
Registri opte namjene
Registri EAX, EBX, ECX i EDX su vienamjenski registri koji
mogu da se koriste kao:
32-bitni (EAX, EBX, ECX i EDX),
16-bitni (AX, BX, CX i DX) ili
8-bitni (AH, AL, BH, BL, CH, CL, DH, DL).
32-bitni
16-bitni
8-bitni 8-bitni
EAX AH AX AL Accumulator
ECX CH CX CL Count
EDX DH DX DL Data
ESP SP Stack Pointer
EBP BP Base Pointer
ESI SI Source Index

EFLAGS FLAGS Flags
CS Code Segment
DS Data Segment
ES Extra Segment
SS Stack Segment
FS
GS

ARHITEKTURA P i8086
16-bitni (AX, BX, CX i DX)
Registri opte namjene, ili registri podataka, vienamjenski.

Koriste se za privremeno memorisanje adresa, podataka.
A Akumulator
B Baza (Base)
C Broja (Count)
D Podatak (Data)

ARHITEKTURA P i8086
A Akumulator, slui za aritmetiko logike operacije
(mnoenje, dijeljenje, U/I operacije i operacije sa
nizovima).
B Baza (Base) koristi se kod pomjeranja i kao bazni
pokaziva zajedno sa DS registrom
C Broja (Count) koristi se pri radu sa nizovima i kao
broja pri radu sa petljama
D Podatak (Data) koristi se pri mnoenju, dijeljenju U/I
operacijama

ARHITEKTURA P i8086
Pokazivai i indeksni registri
16-bitni (SP, BP, DI i SI)
SP, BP registri pokazivai.
Koriste se kao adresni registri i to njihov sadraj predstavlja logiku adresu, a
esto se to naziva pomjeraj (OFFSET), koja zajedno sa odgovarajuim
SEGMENTNIM REGISTROM daje stvarnu fiziku adresu za adresiranje
odgovarajueg podatka.
32-bitni
16-bitni
8-bitni 8-bitni
ECX CH CX CL Count
EDX DH DX DL Data
EBP BP Base Pointer
ESI SI Source Index

EFLAGS FLAGS Flags
CS Code Segment
DS Data Segment
ES Extra Segment
SS Stack Segment
FS
GS

ARHITEKTURA P i8086
SP STACK POINTER adresira lokaciju u stek memoriji. On
pokazuje relativan poloaj lokacije u odnosu na SS (stack
segment)
BP BASE POINTER koristi se kod tzv. baznog adresiranja i
takoe radi sa stekom. I kod njega je SS (stack segment)
odgovarajui segmentni registar.
EDI i ESI slue za adresiranje odredinih, odnosno izvornih

podataka kod operacija sa nizovima (stringovima), a mogu da
se referenciraju kao
32-bitni (EDI, ESI) ili
16-bitni (DI, SI).

ARHITEKTURA P i8086
DI, SI Indeksni registri. Omoguavaju indeksno adresiranje
kod ovog mikroprocesora.
SI (source index) Indeksni registar izvora podataka

adresira one podatke nad kojima se izvode operacije.
DI (destinaton index) Indeksni registar odredita podataka.

Sadraj ovih registara se automatski uveava ili umanjuje
za jedan nakon upisivanja podataka.
Da li e se uveati ili smanjiti odreuje bit iz skupa bita

stanja. To je bit DF.

ARHITEKTURA P i8086
Registri specijalne namjene (upravljaki registri)
pointer instrukcija (Instruction Pointer - IP)

registar bita stanja (FLAGS).
32-bitni
16-bitni
8-bitni 8-bitni
ECX CH CX CL Count
EDX DH DX DL Data
EBP BP Base Pointer
ESI SI Source Index

EFLAGS FLAGS Flags
CS Code Segment
DS Data Segment
ES Extra Segment
SS Stack Segment
FS
GS

ARHITEKTURA P i8086
pointer instrukcija (Instruction Pointer - IP)

registar bita stanja (FLAGS).
IP Pointer instrukcija adresira sljedeu instrukciju u code segmentu.

Pokaziva lokacija programa koji se izvrava.Ako P radi u realnom
modu koristi se 16-bitni registar IP, a ako radi u zatienom modu
koristi se 32-bitni EIP registar. Ne moe mu se pristupiti programski.
F (FLAGS) Registar markera (flegova) ili registar bita stanja pokazuje

stanje mikroprocesora nakon procesiranja instrukcije i omoguava
upravljanje radom mikroprocesora. Procesori 8086-80286 raspolau 16-
bitnim registrom (FLAGS), a 80386-Pentium 32-bitnim registrom
EFLAGS.
ARHITEKTURA P i8086
F (FLAGS) Registar markera (flegova) ili registar bita stanja kod 8086
je 16-bitni ali se ne koriste svi biti.
Koristi se 9 bita:
CF
PF
AF
ZF
SF
OF
i kontrolni biti kojim se upravlja procesorom(takoe se upisuju i itaju):
DF
IF
TF

ARHITEKTURA P i8086
8086
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
V V
EFLAGS I A V R N IOP
I I OD I T S Z A P C
D C MF T 1 0
P F
8086-8088
80286
80386-80486
80486 SX
Pentium Pentium Pro

ARHITEKTURA P i8086

ARHITEKTURA P i8086

ADRESIRANJE P i8086
Adresiranje:
podataka
Registarsko adresiranje
Neposredno adresiranje
Direktno adresiranje
Registarsko indirektno adresiranje
Registarsko relativno adresiranje
Bazno indeksno adresiranje
Relativno bazno indeksno adresiranje
Skalirano indeksno adresiranje
instrukcija
Direktno adresiranje programske memorije
Relativno adresiranje programske memorije
Indirektno adresiranje programske memorije
steka

ADRESIRANJE P i8086
Adresiranje podataka:
Intelova familija mikroprocesora raspolae sa 8 naina adresiranja podataka.
Za ilustraciju svakog pojedinanog naina adresiranja pogodno je koristiti

instrukciju MOV
MOV odredite, izvor
Instrukcijom MOV kopira se sadraj izvorinog registra ili memorijske lokacije u

odredini registar ili memorijsku lokaciju, pri emu sadraj izvora ostaje
nepromijenjen.

ADRESIRANJE P i8086
REGISTARSKO ADRESIRANJE
MOV registar, registar
Najei nain adresiranja

Koristi se za transfer podataka izmeu registara
Oba registra moraju biti iste duine (oba 8-bitna, oba 16-bitna ili oba 32-bitna)
Dozvoljeno je koritenje svih registara programskog modela, ali nije dozvoljen
direktan
transfer izmeu dva segmentna registra
CS ne moe biti odredini registar

ADRESIRANJE P i8086
Neposredno (immediate) adresiranje MOV registar, konstanta
Za upisivanje konstanti u registre.
Heksadecimalne konstante praene su oznakom "h", a ako poinju nekim od

simbola A-F ispred se dodaje "0
Decimalne konstante upisuju se bez ikakvih oznaka
Znakovne konstante (ASCII) ograniavaju se apostrofima

ADRESIRANJE P i8086
Direktno adresiranje MOV registar, adresa
MOV adresa, registar
Postoje dva oblika:

Akumulatorsko
transfer podataka izmeu memorijske lokacije u okviru data
segmenta i akumulatora (AL, AX ili EAX)
trobajtne instrukcije
MOV AX, DS:[1000]
MOV AX, [1000]
MOV AX, broj16
Na bazi pomjeraja (displacement)

transfer podataka izmeu memorijske lokacije u okviru data segmenta i
odgovarajueg registra
etvorobajtne instrukcije
MOV CX, broj16
MOV BX, ES:[0200]

ADRESIRANJE P i8086
Adresiranje podataka: MOV registar, [registar]
Registarsko indirektno adresiranje MOV [registar], registar
Omoguava adresiranje bilo koje memorijske lokacije u okviru datog segmenta

pomou offseta sadranog u nekom od registara BP, BX, DI ili SI (8086-80286),
odnosno bilo kojem extended registru (80386-Pentium)
Ako se koristi BX, DI ili SI, pomjeraj se odnosi na poetnu adresu data segmenta
(bazna adresa sadrana je u DS)
MOV AX, [BX] MOV AX, DS:[BX]

MOV [SI], CL MOV DS:[SI], CL
MOV DX, [DI] MOV DX, DS:[DI]
Ako se koristi BP, pomjeraj se odnosi na poetnu adresu stack segmenta (bazna
adresa sadrana je u SS)
MOV AX, [BP] MOV AX, SS:[BP]

ADRESIRANJE P i8086
Registarsko relativno adresiranje MOV registar, [registar + offset]
Omoguava adresiranje neke memorijske lokacije u okviru datog segmenta

pomou offseta sadranog u nekom od registara BP, BX, DI ili SI (8086-80286),
odnosno bilo kojem extended registru uveanog ili umanjenog za odreenu
konstantu.
pomjeraj se moe definisati i/ili korienjem simbolikog imena (varijable)

ADRESIRANJE P i8086
Bazno indeksno adresiranje MOV registar, [bazni registar + ind. registar]
Koristi se za indirektno adresiranje memorijske lokacije pomou jednog baznog

(BP ili BX) i jednog indeksnog registra (DI ili SI) kod mikroprocesora 8086-80286,
odnosno bilo kojeg extended registra osim ESP i jednog indeksnog registra kod
mikroprocesora 80386-Pentium
ADRESIRANJE P i8086
Relativno bazno indeksno adresiranje
MOV registar, [bazni registar + ind. registar + offset]
Slino je bazno indeksnom adresiranju, jedino to se sadraju baznog i indeksnog

registra dodaje odgovarajui pomjeraj
Efikasno se koristi kod adresiranja dvodimenzionalnih nizova

ADRESIRANJE P i8086
Skalirano indeksno adresiranje
MOV registar, [bazni reg. + scale*ind.reg. + offset]
Slino je relativnom bazno indeksnom adresiranju, s tom razlikom to se ovdje vri skaliranje
sadraja indeksnog registra (mnoenje odgovarajuim faktorom: 1, 2, 4 ili 8)
Pogodno kod manipulacije nizovima rijei i dvostrukih rijei

ADRESIRANJE P i8086
ADRESIRANJE INSTRUKCIJA (PROGRAMSKE MEMORIJE)
Adresiranje instrukcija (programske memorije) pojavljuje se u tri oblika
direktno,
indirektno,
relativno
Izvodi se korienjem instrukcija

JMP
CALL

ADRESIRANJE P i8086
DIREKTNO (NEPOSREDNO) ADRESIRANJE PROGRAMSKE MEMORIJE
Rjee se koristi od indirektnog i relativnog adresiranja

Instrukcije koje se koriste za direktno adresiranje pored opkoda (opcode
operacija koja se izvrava) sadre adresu na koju e se izvriti grananje
Adresa se sastoji od segmentnog i offset dijela
JMP FAR PTR skok
skok = 10000h 10
CS: 1000
00
Ovaj nain adresiranja omoguava
00
IP: 0000 tzv. intersegmentne skokove
00 (skok na bilo koju lokaciju u
memoriji)
EA opcode

ADRESIRANJE P i8086
RELATIVNO ADRESIRANJE PROGRAMSKE MEMORIJE
Termin "relativno" podrazumijeva relativno u odnosu na pointer instrukcija (IP)

Pomjeraj moe biti jednobajtni ili dvobajtni
Jednobajtni pomjeraj predstavlja kratki (short) skok
Dvobajtni pomjeraj predstavlja bliski (near) skok ili intrasegmentni skok (skok u okviru
istog segmenta)
Za specifikaciju pomjeraja koriste se oznaeni brojevi
ADRESIRANJE P i8086
INDIREKTNO ADRESIRANJE PROGRAMSKE MEMORIJE
Referenciranje adrese vri se pomou sadraja nekog od 16-bitnih registara (AX,

BX, CX, DX, SI, DI, SP, BP) ili relativnog registra ([BP], [BX], [SI] ili [DI]) ili
relativnog registra s pomjerajem.
instrukcija operacija
skae u okviru datog code segmenta na lokaciju adresiranu

JMP AX
sadrajem AX registra

JMP WORD PTR [BX] sadrajem memorijske lokacije iz data segmenta adresirane
pomou BX registra
JMP TABELA [BX] sadrajem memorijske lokacije iz data segmenta adresirane
pomou tabele uveane za BX
Arhitektura raunarskih sistema i mrea

ADRESIRANJE P i8086
ADRESIRANJE STEKA
Stek je LIFO (Last In First Out) memorijska struktura

Stek se puni PUSH, a prazni POP instrukcijama
Podaci na steku adresiranju se pomou SS i SP registara
SP pokazuje na lokaciju na kojoj je raspoloiv podatak
200FFh
200FEh
Podaci na steku 200FDh
200FCh SP
200FBh SP - 1 Stack Size
200FAh SP - 2 (100h)
...
SS 2000h 20000h

ADRESIRANJE P i8086
ADRESIRANJE STEKA
Stavljanje podataka na stek
PUSH AX
Uvijek se stavlja rije, prvo vii bajt (na SP-1), pa nii bajt (na SP-2)
Uzimanje podataka sa steka
POP DX

ADRESIRANJE P i8086
ADRESIRANJE STEKA
PUSH i POP uvijek barataju sa rijeima, a ne bajtovima (8086-80286), a noviji

mikroprocesori mogu i sa dvostrukim rijeima
Na stek moe biti ostavljen sadraj bilo kojeg registra
Sa steka se moe uzeti podatak i staviti u bilo koji registar osim u CS
instrukcija operacija
PUSHF kopira flegove na stek
POPF uzima rije sa steka i puni registar FLAGS
PUSHFD kopira EFLAGS na stek
POPFD uzima dvostruku rije sa steka i puni EFLAGS
PUSH AX kopira sadraj AX na stek
POP AX uzima rije sa steka i puni AX
PUSH DS kopira sadraj DS na stek
POP DS uzima rije sa steka i puni DS
PUSH 1234h stavlja na stek konstantu 1234h

SIGNALI P i8086
Realizovan je kao
integrisano kolo sa 40
prikljuaka (izvoda).
Ima 2 naina rada
definisana pomou izvoda
MN/MX:
minimalni (1 P) = 1
maksimalni (vie P,
spajanje sa 8087) = 0

SIGNALI P i8086
SIGNALI
napajanje
takt signal
adresni signali
signali podataka
upravljaki signali

SIGNALI P i8086
NAPAJANJE
Koristi samo jedan izvor
napajanja i ima 2 prikljuka
za napajanje, VCC i GND.
VCC je prikljuak za pozitivni
pol istosmjernog izvora za
napajanje od 5V.
GND je prikljuak za
negativni pol izvora za
napajanje, odnosno za
masu.

SIGNALI P i8086
TAKT
Ovaj mikroprocesor ne
posjeduje sklopove za
generisanje takt signala pa
se on generie izvan
mikroprocesora i dovodi na
ulaz CLK.
Kao generator takt signala
koristi se sklop 8284A, koji
je upravljan kristalom
kvarca.

SIGNALI P i8086
TAKT
Takt signal koji generie kolo 8284A ima odnos signal/pauza
1:2, to je potrebno za unutranju logiku mikroprocesora.

SIGNALI P i8086
TAKT
Maksimalna frekvencija takt signala moe da bude 5 MHz, 8
MHz ili 10 MHz, to zavisi od koritene verzije
mikroprocesora.

SIGNALI P i8086
A19
Address Bus
A0
8086 D15
To memory
Data Bus
System (16 bit)
and I/O
D0
Control Bus RD/WR

Memory
I/O
ADRESNI SIGNALI
Ovaj mikroprocesor ima 20 adresnih signala koji se
oznaavaju A0-A19. Ti signali se prenose preko prikljuaka
oznaenih sa AD0-AD15 i A16/S3-A19/S6.

SIGNALI P i8086
A19
Address Bus
A0
8086 D15
To memory
Data Bus
System (16 bit)
and I/O
D0
Control Bus RD/WR

Memory
I/O
ADRESNI SIGNALI
Adresni signali su jednosmjerni i prenose se od
mikroprocesora. Ovaj mikroprocesor moe da adresira 1 MB
( jer ima 20 adresnih signala, tj. 20 bita).

SIGNALI P i8086
A19
Address Bus
A0
8086 D15 To memory

Data Bus (16 bit)
System and I/O
D0
Control Bus RD/WR

Memory
I/O
ADRESNI SIGNALI
Preko prikljuaka oznaenih sa AD0-AD15 prenose se i
adrese i podaci. To su multipleksirane linije. Preko njih se u
prvom dijelu mainskog ciklusa (u prvom takt ciklusu)
prenose biti adrese (niih 16 bita adrese), a u sljedeem
dijelu ciklusa preko njih se prenose biti podataka (16 bita
podataka)
SIGNALI P i8086
A19
Address Bus
A0
8086 D15 To memory

Data Bus
System (16 bit) and I/O
D0
Control Bus RD/WR

Memory
I/O
SIGNALI PODATAKA
Postoji 16 signala podataka (16 bita). Podaci se prenose
preko istih prikljuaka AD0-AD15 kao i nii dio adrese.
Prenos podataka je dvosmjeran, u jednom trenutku moe biti
od, a u drugom ka mikroprocesoru.
SIGNALI P i8086
A19
Address Bus
A0
8086 D15 To memory

Data Bus
System (16 bit) and I/O
D0
Control Bus RD/WR

Memory
I/O
UPRAVLJAKI SIGNALI
Svi ostali signali spadaju u upravljake. Postoji ukupno 18
upravljakih signala koji se dijele na ulazne i izlazne
upravljake signale. Oni definiu i nain rada
mikroprocesora.
INSTRUKCIJSKI SET P i8086
Instrukcije Intelove familije P mogu se podijeliti u sljedee grupe:
Instrukcije za prenos podataka,
Instrukcije za manipulaciju nizovima,
Aritmetike instrukcije,
Logike instrukcije,
Instrukcije za upravljaki prenos,
Instrukcije za upravljanje procesorom.


Logike instrukcije,

Instrukcije za prenos podataka
Mogu se podijeliti u 3 grupe:
Instrukcije opte namjene,

Akumulatorsko specifine,
Adresno objektne.

Instrukcije opte namjene
Tu se ubrajaju: MOV, XCHG, PUSH, POP
MOV Objanjena kod naina adresiranja
XCHG Vri razmjenu sadraja operanada
XCHG odrediste, izvor

XCHG AX, BX
XCHG CX, broj16
Bar jedan od operanada mora biti registar!

Segmentni registri ne mogu biti operandi!

PUSH Stavlja podatke na stek
Dva bajta (8086-80286)
Dva ili etiri bajta (80386-Pentium)
Oblici:
PUSH Na stek ostavlja sadraj registara,

podatke iz memorije i neposredne podatke
PUSH AX
PUSH broj16
PUSH 1234h
PUSHA Na stek ostavlja sadraj seta internih registara:

AX, CX, DX, BX, SP, BP, SI, DI
PUSHAD Na stek ostavlja sadraj 32-bitnog seta internih registara:

EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI
PUSHF Na stek ostavlja sadraj FLAGS registra
PUSHFD Na stek ostavlja sadraj EFLAGS registra

POP Uzima podatke sa steka
Dva bajta (8086-80286)
Dva ili etiri bajta (80386-Pentium)
Oblici:
POP Uzima podatke sa steka i puni odgovarajui registar ili

memorijsku lokaciju
POP AX
POP broj16
POPA Uzima podatke sa steka i puni set internih registara:

DI, SI, BP, SP, BX, DX, CX, AX
POPAD Uzima podatke sa steka i puni set 32-bitnih internih registara:

EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI
POPF Uzima podatak sa steka i njime puni sadrak FLAGS registra
POPFD Uzima podatak sa steka i njime puni sadrak FLAGS registra

Akumulatorsko specifine (XLAT, IN, OUT)
XLAT Koristi se za konverziju kodova
BX Poetna adresa tabele podataka (lookup tabela)

AL Indeks
XLAT sabira sadraj BX i AL i pristupa

lokaciji u memoriji, odakle puni AL

Akumulatorsko specifine
IN Koristi se za oitavanje U/I portova
Oitani podatak smjeta se u akumulator (AL, AX, EAX)
Oblici:
Direktno adresiranje portova: adresa porta navodi se
direktno u instrukciji (00h-FFh)
IN AL, p8 IN AX, p8 IN EAX, p8
IN AL, 61h ; oitava port 61h
Indirektno adresiranje portova: adresa porta nalazi se u DX registru
IN AL, DX IN AX, DX IN EAX, DX
MOV DX, 1000h

IN AL, DX ; oitava port 1000h

Akumulatorsko specifine
OUT Koristi se za upis sadraja akumulatora (AL, AX, EAX) u izlazni port
Oblici:
Direktno:
OUT p8, AL OUT p8, AX OUT p8, EAX
OUT 61h, AL ; sadraj iz AL alje na port 61h
Indirektno:
OUT DX, AL OUT DX, AX OUT DX, EAX
MOV DX, 1000h

OUT DX, AL ; sadraj iz AL alje na port 1000h

Adresno objektne instrukcije
Tu se ubrajaju: LEA, LDS, LES (8086-80286) te LFS, LGS, LSS (80386-Pentium)
LEA oitava efektivnu adresu (pomjeraj date mem. lokacije u odnosu

na poetak segmenta) i smjeta je u odredini registar
Ima isto dejstvo kao i direktiva OFFSET
LEA AX, broj ; puni AX registar offsetom lokacije broj

LEA EAX, broj ; puni EAX registar offsetom lokacije broj
LEA BX, [DI] ; u DI se ve nalazi pomjeraj, pa se on
;smjeta u BX, ovo je isto kao i MOV BX, DI

Adresno objektne instrukcije
LDS, LES, LSS, LFS, LGS
Oitavaju 4- ili 6-bajtne mem. lokacije i pune odgovarajui segmentni te

navedeni 16- ili 32- bitni registar
Koji segmentni registar se puni zavisi od instrukcije
(LDS->DS, LES->ES, LFS->FS, LGS->GS, LSS->SS)
Prvo se puni (s nie adrese) 16- ili 32-bitni registar, a zatim (s vie adrese)
dati segmentni registar
LDS DI, list puni DS i DI sa 32-bitnim sadrajem lokacije list

LDS EDI, list puni DS i EDI sa 48-bitnim sadrajem lokacije list
LSS SP, mem puni SS i SP sa 32-bitnim sadrajem lokacije mem


Logike instrukcije,

Instrukcije za manipulaciju nizovima
Pod nizom se podrazumijeva skup podataka tipa bajt, rije ili dvostruka rije, koji se
nalaze u sukcesivnim memorijskim lokacijama
Za izvoenje ovih instrukcija poseban znaaj imaju D flag te registri SI i DI.
D (Direction) flag
D definie automatsko inkrementiranje (D=0) odnosno dekrementiranje (D=1)

indeksnih registara (SI i DI) prilikom izvoenja instrukcija za manipulaciju
nizovima
CLD instrukcija brie D flag (D=0)

STD instrukcija postavlja D flag (D=1)

LODS (LODSB, LODSW, LODSD)
Puni akumulator podacima iz data segmenta iji je offset sadran

u SI registru (uitava element izvornog niza)
Nakon uitavanja elementa niza vri se auriranje indeksa

(inkrementiranje / dekrementiranje) za odgovarajuu vrijednost (1, 2 ili 4)
Primjeri:
Instrukcija Operacija Duina
LODSB AL = DS:[SI]; SI = SI1 bajt

LODSW AX = DS:[SI]; SI = SI2 rije
LODSD EAX = DS:[SI]; SI = SI4 dvostruka rije

STOS (STOSB, STOSW, STOSD)
Sadraj akumulatora stavlja u ekstra segment na lokaciju iji je offset

sadran u DI registru (upisuje podatak u odredini niz)
Nakon upisivanja elementa niza vri se auriranje indeksa (inkrementiranje

/dekrementiranje) za odgovarajuu vrijednost (1, 2 ili 4)
Primjeri:
STOSB ES:[DI] = AL; DI = DI1 bajt

STOSW ES:[DI] = AX; DI = DI2 rije
STOSD ES:[DI] = EAX; DI = DI4 dvostruka rije

...
CLD ; postavi inkrementiranje
MOV AX, 0B800h ; definii odredini niz u ekstra segmentu s MOV
ES, AX ; s poetkom na lokaciji B8000
MOV DI, 0 ; (B800:0000 video tekst display)
MOV CX, 25*80 ; 25 redova * 80 kolona

MOV AX, 0720h ; prazan znak = 20h, white/black=07h
REP STOSW; ponavljaj sve dok je CX>0
; CX se svaki put dekrementira za 1
STOS se esto koristi u kombinaciji sa REP

prefiksom, koji omoguava ponavljanje sve dok
je CX<>0

MOVS (MOVSB, MOVSW, MOVSD)
Kopira elemente izvornog niza u odredini niz

Jedina instrukcija koja kopira sadraj jedne mem. lokacije u drugu mem.
lokaciju
Kopiraju se podaci iz data segmenta iz lokacije sa offsetom datim u SI u
ekstra segment na lokaciju s offsetom datim u DI
Nakon kopiranja vri se auriranje SI i DI (inkrementiranje /
dekrementiranje) za odgovarajuu vrijednost (1, 2 ili 4)
MOVSB ES:[DI] = DS:[SI]; DI = DI1; SI = SI1 bajt

MOVSW ES:[DI] = DS:[SI]; DI = DI2; SI = SI2 rije
MOVSD ES:[DI] = DS:[SI]; DI = DI4; SI = SI4 dvostruka rije

...
MOV AX, 0B800h ; definii odredini niz u ekstra segmentu s
MOV ES, AX ; s poetkom na lokaciji B8000
MOV AX, 0A000h ; definii izvorini niz u data segmentu

MOV DS, AX ; s poetkom na lokaciju A0000
MOV SI, 0 ; (A000:0000)
REP MOVSW ; ponavljaj sve dok je CX>0

MOVS se skoro uvijek koristi uz REP prefiks

...
MOV AX, 0B800h ; definii odredini niz u ekstra segmentu s
MOV ES, AX ; s poetkom na lokaciji B8000
MOV AX, 0A000h ; definii izvorini niz u data segmentu

MOV DS, AX ; s poetkom na lokaciju A0000
MOV SI, 0 ; (A000:0000)
REP MOVSW ; ponavljaj sve dok je CX>0

MOVS se skoro uvijek koristi uz REP prefiks

INS (INSB, INSW, INSD)
Puni element odredinog niza nakon oitavanja U/I porta (adresa U/I porta
sadrana je u DX registru)
Nije implementirano kod 8086-8088
Podatak se upisuje u ekstra segment na lokaciju s offsetom u DI

Nakon upisa vri se auriranje DI (inkrementiranje / dekrementiranje)
Moe da se koristi uz REP prefiks
INSB ES:[DI] = BYTE PTR [DX]; DI = DI1; bajt

INSW ES:[DI] = WORD PTR [DX]; DI = DI2; rije
INSD ES:[DI] = DWORD PTR [DX]; DI = DI4; dvostruka rije

OUTS (OUTSB, OUTSW, OUTSD)
Element niza (DS:[SI]) alje na U/I port (adresa porta sadrana je u DX registru)
Nije implementirano kod 8086-8088
Podatak se ita iz data segmenta sa lokacije sa ofsetom SI
Nakon upisa vri se auriranje SI (inkrementiranje / dekrementiranje)
Moe da se koristi uz REP prefiks
OUTSB BYTE PTR [DX] = DS:[SI]; SI = SI1; bajt

OUTSW WORD PTR [DX] = DS:[SI]; SI = SI2; rije
OUTSD DWORD PTR [DX] = DS:[SI]; SI = SI4; dvostruka rije

SCAS (SCASB, SCASW, SCASD)

(Scan String)
Poredi sadraj akumulatora s elementima niza (ES:[DI]) i pri tome ne mijenja
njihov
sadraj (oduzima sadraj memorijske lokacije od sadraja akumulatora)
Efikasno se koristi u kombinaciji sa prefiksima
REPE - Ponavljaj sve dok je jednako (WHILE)

REPNE - Ponavljaj sve dok nije jednako (REPEAT .. UNTIL)

CMPS (CMPSB, CMPSW, SCASD)

(Compare String)
Poredi elemente dvaju nizova (izvornog DS:[SI] i odredinog ES:[DI])
Efikasno se koristi u kombinaciji sa prefiksima
REPE - Ponavljaj sve dok je jednako

REPNE - Ponavljaj sve dok nije jednako
REPZ - Ponavljaj sve dok je nula
REPNZ - Ponavljaj sve dok je razliito od nule

Logike instrukcije,

Aritmetike instrukcije
Mogu se podijeliti u nekoliko grupa:
sabiranje,
oduzimanje,
mnoenje i
dijeljenje.
Mogu se primjenjivati na binarne podatke (oznaene i neoznaene) i na BCD podatke

(pakovane i nepakovane).
Izvravanje aritmetikih instrukcija praeno je postavljanjem odgovarajuih markera
(flegova): C, A, Z, S, P, O.
Sabiranje: ADD, ADC, INC.

Oduzimanje: SUB, SBB, DEC, CMP, NEG.
Mnoenje: MUL, IMUL.
Dijeljenje: DIV, IDIV

Aritmetike instrukcije - sabiranje
ADD (ADD dest, src)
Postoje tri tipa sabiranja

registar/memorija sa registrom
registar sa registrom/memorijom
neposredni operand sa registrom/memorijom
Ne moe se vriti sabiranje tipa memorija sa memorijom
Segmentni registri ne mogu da se koriste
ADD BL, CL ; BL <- CL + BL

ADD AL, broj8 ; AL <- broj8 + AL
ADD broj8, BL ; broj8 <- BL + broj8
ADD CL, 12h ; CL <- 12h + CL
ADD AX, CX : AX <- CX + AX
ADD suma, 1234h : suma <- 1234h + suma

Primjer: Sabrati podatke sadrane u registrima AX, CX, DX, a rezultat smjestiti u
lokaciju SUMA
ADD AX, CX ; AX <- CX + AX

ADD AX, DX ; AX <- DX + AX (= DX + CX + AX)
MOV SUMA, AX ; SUMA <- AX
Primjer: Sabrati podatke sadrane u lokacijama BROJ i BROJ+1, a rezultat smjestiti

u lokaciju SUMA
LEA DI, BROJ ; u DI stavi offset lokacije BROJ

MOV AX, [DI] ; u AX iskopiraj sadraj lokacije BROJ
ADD AX, [DI+1] ; AX <- AX + [BROJ+1]
MOV SUMA, AX ; SUMA <- AX

ADC (ADC dest, src)
Vri sabiranje operanada, a zbiru dodaje vrijednost C flaga
ADC odredite, izvor ; odredite <- odredite + izvor + CF
Koristi se kod sabiranja podataka ija duina premauje maksimalnu duinu

registra (npr.
kod sabiranja 32 bitnih podataka pomou 16-bitnih registara)
ADC AL, AH ; AL <- AH + AL + CF

ADC CX, BX ; CX <- BX + CX + CF
ADC DH, [BX] ; sabira bajt sa lokacije iji je offset
; dat u BX sa sadrajem DX, zbiru
; dodaje CF i rezultat smjeta u DH

ADC (ADC dest, src)
Vri sabiranje operanada, a zbiru dodaje vrijednost C flaga
ADC odredite, izvor ; odredite <- odredite + izvor + CF
Koristi se kod sabiranja podataka ija duina premauje maksimalnu duinu

registra (npr.
kod sabiranja 32 bitnih podataka pomou 16-bitnih registara)
ADC AL, AH ; AL <- AH + AL + CF

ADC CX, BX ; CX <- BX + CX + CF
ADC DH, [BX] ; sabira bajt sa lokacije iji je offset
; dat u BX sa sadrajem DX, zbiru
; dodaje CF i rezultat smjeta u DH

INC (INC dest)
Vri inkrementalno sabiranje (dodaje 1 datoj memorijskoj lokaciji ili registru)
INC BL ; BL <- BL + 1
INC SP ; SP <- SP + 1
INC EAX ; EAX <- EAX + 1
INC BYTE PTR [BX] ; inkrementira bajt na lokaciji s offsetom datim u BX

; registru
INC WORD PTR [SI] ; inkrementira rije na lokaciji s offsetom datim u SI

; registru
INC broj ; broj <- broj + 1

Aritmetike instrukcije - oduzimanje
SUB (SUB dest, src)
Oduzima src od dest i rezultat smjeta u dest

SUB dest, src dest <- dest - src
Oduzimanje dvije memorijske lokacije nije dozvoljeno
SUB BL, CL ; BL <- BL - CL

SUB AX, SP ; AX <- AX - SP
SUB DH, 12h ; DH <- DH 12h
SUB AX, 1234h ; AX <- AX 1234h
SUB [DI], CH ; oduzima sadraj CH od sadraja mem. lokacije s
; offsetom u DI i rezultat smjeta u tu lokaciju
SUB DI, TEMP[SI] ; od sadraja DI oduzima sadraj mem. lokacije iz

; data segmenta adresirane pomou TEMP+SI, rezultat
; smjeta u DI

Aritmetike instrukcije- oduzimanje
SBB (SBB dest, src)
Od dest oduzima src i CF, a rezultat smjeta u dest
SBB dest, src dest <- dest - src - CF
Koristi se kod oduzimanja podataka ija duina premauje duinu registra

DEC (DEC dest)
Vri dekrementiranje (oduzima 1 od sadraja date mem. lokacije ili registra)
DEC BH ; BH <- BH - 1
DEC SI ; SI <- SI 1
DEC BYTE PTR [SI] ; dekrementira bajt iji je offset dat u SI
DEC WORD PTR [BP] ; dekrementira rije u stek segmentu iji je offset dat u BP
DEC broj32 ; dekrementira sadraj memorijske lokacije broj32

NEG (NEG dest)
Vri negaciju operanda (prevodi u formu drugog komplementa)
NEG CL ; CL <- 00h CL

NEG AX ; AX <- 0000h - AX
NEG broj16 ; broj16 <- 0000h broj16

CMP (CMP op1, op2)
Od op1 oduzima op2, ali ne mijenja vrijednosti operanada, ve samo postavlja

odgovarajue markere:
op1 > op2: ZF <- 0, CF <- 0, SF <- 0
op1 < op2: ZF <- 0, CF <- 1, SF <- 1
op1 = op2: ZF <- 1, CF <- 0, SF <- 0
CMP CL, BL ; CL BL
CMP AX, 2000h ; AX 2000h
CMP CL, [BX] ; od CL oduzima sadraj lokacije iji je offset
dat u BX
CMP DI, TEMP[BX] ; rije sa lokacije iji je offset jednak zbiru TEMP i BX
; oduzima od DI
Najee se koristi u kombinaciji s instrukcijama za uslovno grananje (skokove):

CMP AL, 10h
JA skok ; ako je AL>10h idi na skok
Aritmetike instrukcije - mnoenje
MUL (za neoznaene brojeve) (MUL mnoilac)
IMUL (za oznaene brojeve) (IMUL mnoilac)
Proizvod je uvijek dvostruko vee duine od pojedinanih faktora

(8 * 8 = 16, 16 * 16 = 32, 32 * 32 = 64)
8-bitno moenje
Jedan od faktora nalazi se u AL

Drugi faktor moe biti u nekom 8-bitnom registru ili mem. lokaciji
Rezultat se smjeta u AX
MUL CL ; AX <- AL * CL (neoznaeni)

IMUL DH ; AX <- AL * DH (oznaeni)
IMUL BYTE PTR [BX] ; u AX smjeta proizvod registra AL i
; mem. lokacije s offsetom u BX

16-bitno moenje
Jedan od faktora nalazi se u AX

Rezultat se smjeta u DX:AX
MUL CX ; DX:AX <- AX * CX (neoznaeni)

IMUL BX ; DX:AX <- AX * BH (oznaeni)
IMUL WORD PTR [BX] ; u DX:AX smjeta proizvod AX i podatka tipa
rije
; na mem. lokacij s offsetom u BX
32-bitno moenje
Implementirano kod 80386-Pentium

Jedan od faktora nalazi se u EAX
Rezultat se smjeta u EDX:EAX (via 32 bita u EDX, nia 32 bita u EAX)
16-bitno moenje
Jedan od faktora nalazi se u AX

Rezultat se smjeta u DX:AX
MUL CX ; DX:AX <- AX * CX (neoznaeni)

IMUL BX ; DX:AX <- AX * BH (oznaeni)
IMUL WORD PTR [BX] ; u DX:AX smjeta proizvod AX i podatka tipa
rije
; na mem. lokacij s offsetom u BX
32-bitno moenje

Jedan od faktora nalazi se u EAX
Rezultat se smjeta u EDX:EAX (via 32 bita u EDX, nia 32 bita u EAX)
faktor 1 faktor 2 proizvod
8-bitno AL R/M AX
16-bitno AX R/M DX AX
32-bitno EAX R/M EDX EAX

Aritmetike instrukcije - dijeljenje
DIV (za neoznaene brojeve) (DIV djelilac)
IDIV (za oznaene brojeve) (IDIV djelilac)
8-bitno dijeljenje
Dijeljenik je u AX registru
Djelilac je u nekom 8-bitnom registru ili mem. lokaciji
Kolinik se smjeta u AL, a ostatak u AH registar
Kod dijeljenja oznaenih brojeva kolinik je uvijek sa znakom, a za ostatak se

podrazumijeva znak dijeljenika
AX = 0010h (=+16)
BL = 0FDh (=-3) DIV BL => AX=01FBh (kol = 0FBh = -5, ost = 01h =
1)
AX=-16 BL=3 => kol=-5 ost=-1

8-bitno dijeljenje
Da bi se 8-bitni dijeljenik pretvorio u 16-bitni podatak u AX registru, potrebno ga

je proiriti na odgovarajui nain:
CBW (Convert Byte to Word)
Primjer: Podijeliti sadraj lokacije op1 sa sadrajem op2, kolinik smjestiti u rez,
a ostatak u ost
a) ako su podaci neoznaeni b) ako su podaci oznaeni
MOV AL, op1 MOV AL, op1

MOV AH, 0 CBW
DIV op2 IDIV op2
MOV rez, AL MOV rez, AL
MOV ost, AH MOV ost, AH

16-bitno dijeljenje
Dijeljenik je u registarskom paru DX:AX

Djelilac je u bilo nekom 16-bitnom registru ili mem. lokaciji
Kolinik se smjeta u AX, a ostatak u DX registar
Dijeljenik treba proiriti sa 16 na 32 bita
CWD (Convert Word to Doubleword)
32-bitno dijeljenje

Dijeljenik je u registarskom paru EDX:EAX
Kolinik se smjeta u EAX, a ostatak u EDX registar
CDQ (Convert Doubleword to Quadword)

djeljenik djelilac ostatak kolinik
8-bitno AX R/M AH AL
16-bitno DX AX R/M DX AX
32-bitno EDX:EAX R/M EDX EAX

16-bitno dijeljenje
Dijeljenik je u registarskom paru DX:AX

Kolinik se smjeta u AX, a ostatak u DX registar
Dijeljenik treba proiriti sa 16 na 32 bita
CWD (Convert Word to Doubleword)
32-bitno dijeljenje

Dijeljenik je u registarskom paru EDX:EAX
Kolinik se smjeta u EAX, a ostatak u EDX registar
CDQ (Convert Doubleword to Quadword)

Aritmetike instrukcije Pakovana BCD aritmetika
Standardne aritmetike operacije nad BCD brojevima zahtijevaju nakon izvoenja
odgovarajue operacije podeavanja rezultata
1234 0001 0010 0011 0100

+ 3099 + 0011 0000 1001 1001
4333 0100 0010 1100 1101 =42CDh

+ 0000 0000 0110 0110
0100 0011 0011 0011 =4333BCD

DAA (Decimal Adjust after Addition)
Neposredno slijedi ADD ili ADC instrukciju da rezultat prevede u BCD format
Primjenjuje se samo na AL registar

DAA (Decimal Adjust after Addition)
Primjer: Sabrati 4-cifrene BCD brojeve iz BX i DX, a rezultat smjestiti u CX
BX X X X X MOV AL, BL
DX X X X X ADD AL, DL
DAA
MOV CL, AL
MOV AL, BH
CX X X X X
ADC AL, DH
DAA
MOV CH, AL

DAS (Decimal Adjust after Subtraction)
Neposredno slijedi SUB ili SBB instrukciju da rezultat prevede u BCD format
Primjenjuje se samo na AL registar

DAS (Decimal Adjust after Subtraction)

Primjer: Oduzeti 4-cifreni broj iz BX od 4-cifrenog broja iz DX. Rezultat smjestiti u CX
MOV AL, DL
SUB AL, BL
DAS
MOV CL, AL
MOV AL, DH
SBB AL, BH
DAS
MOV CH, AL

Aritmetike instrukcije Nepakovana (ASCII) BCD aritmetika
AAA (ASCII Adjust after Addition)
Koristi se za konverziju zbira dvije ASCII cifre u nepakovani BCD format

Da bi se rezultat preveo u ASCII formu, treba mu dodati 3030h
MOV AX, 31h ; uitaj 1 (0031h)

ADD AL, 39h ; dodaj 9 (0031h+39h=006Ah)
AAA ; podeavanje (0100h)
ADD AX, 3030h ; konverzija u ASCII (3130h)
AAS (ASCII Adjust after Subtraction)
Koristi se kod oduzimanja ASCII kodiranih cifara

AAD (ASCII Adjust before Division)
Primjenjuje se na dvije nepakovane BCD cifre u AX registru da bi se prije dijeljenja

prevele u istu binarnu notaciju
Podeeni sadraj AX dijeli se sa nepakovanom BCD cifrom
Kolinik (nepakovana BCD cifra) je u AL, a ostatak u AH. Da bi ovo uspjelo, kolinik i
ostatak moraju biti jednocifreni (inae se ne mogu smjestiti kao nepakovani podatak u
AL, odnosno AH)
MOV AX, 0702h ; uitaj 72 (djeljenik)

AAD ; podeavanje za dijeljenje
MOV BL, 9 ; uitaj 9 (djelilac)
DIV BL ; podijeli (AL=08h, AH=00h)

AAD (ASCII Adjust before Division)
Primjenjuje se na dvije nepakovane BCD cifre u AX registru da bi se prije dijeljenja

prevele u istu binarnu notaciju
Podeeni sadraj AX dijeli se sa nepakovanom BCD cifrom
Kolinik (nepakovana BCD cifra) je u AL, a ostatak u AH. Da bi ovo uspjelo, kolinik i
ostatak moraju biti jednocifreni (inae se ne mogu smjestiti kao nepakovani podatak u
AL, odnosno AH)
MOV AX, 0702h ; uitaj 72 (djeljenik)

AAD ; podeavanje za dijeljenje
MOV BL, 9 ; uitaj 9 (djelilac)
DIV BL ; podijeli (AL=08h, AH=00h)

AAM (ASCII Adjust after Multiplication)
Koristi se nakon mnoenja dvije nepakovane BCD cifre za konverziju proizvoda u

nepakovani BCD podatak.
AAM proizvod dijeli sa 10 i kolinik smjeta u AH a ostatak u AL
MOV AL, 5 ; AL <- 5

MOV CL, 5 ; CL <- 5
MUL CL ; AX <- 0019h
AAM ; AX <- 0205h

Logike instrukcije,

Logike instrukcije
AND (AND dest, src)
Vri logiko mnoenje (bit po bit) operanada dest i src i smjeta rezultat u dest
AND AL, BL ; AL <- AL AND BL

AND CX, BX ; CX <- CX AND BX
AND ECX, EDI ; ECX <- ECX AND EDI
AND CL, 33h ; CL <- CL AND 33h
AND AX, [BX] ; vri logiko mnoenje sadraja registra AX i

rijei
; iz data segmenta iji je pomjeraj dat u BX,
; a rezultat smjeta u AX
AND broj[SI], AL ; vri logiko mnoenje sadraja registra AL i

bajta
; iz data segmenta iji je pomjeraj dat zbirom
; broj+SI, a rezultat smjeta u datu mem. Lokaciju
Logike instrukcije
AND (AND dest, src)
Najee se koristi za maskiranje bitova

xxxx xxxx nepoznati podatak
* 0000 1111 maska
0000 xxxx rezultat
MOV AX, 3135h ; uitaj ASCII 15

AND AX, 0F0Fh ; maskiraj AX (AX <- 0105h)

Logike instrukcije
OR (OR dest, src)
Vri logiko sabiranje (bit po bit) operanada dest i src i smjeta rezultat u dest
OR AL, BL ; AL <- AL OR BL
OR CX, BX ; CX <- CX OR BX
esto se koristi za maskiranje bita:
+ 0000 1111 maska
xxxx 1111 rezultat
MOV AL, 5 ; AL <- 5

MOV BL, 6 ; BL <- 6
MUL BL ; AX <- 30 = 1Eh
AAM ; AX <- 0300h
OR AX, 3030h ; prevedi u ASCII, AX <- 3330h

Logike instrukcije
XOR (XOR dest, src)
Operacija iskljuivo ILI (bit po bit) operanada dest i src. Rezultat se smjeta u dest
XOR AL, BL ; AL <- AL XOR BL A B Rezultat

XOR AX, AX ; AX <- 0 0 0 0
0 1 1
esto se koristi za maskiranje bita: 1 0 1
1 1 0
^ 0000 1111 maska
xxxx xxxx rezultat

Logike instrukcije
NOT (NOT dest)
Invertuje bitski sadraj (0 -> 1, 1 -> 0)
NOT CH ; invertuje bitski sadraj registra CH

NOT broj ; invertuje bitski sadraj mem. lokacije broj
NOT BYTE PTR [BX] ; invertuje bitski sadraj bajta u data segmentu
; iji je offset dat u BX registru
TEST (TEST op1, op2)
Ponaa se kao AND, ali ne mijenja sadraj operanada, ve samo flegove

Obino je slijedi neka od instrukcija za grananje (JZ, JNZ)
TEST AL, 1 ; testira najnii bit

JNZ desno
TEST AL, 128 ; testira najvii bit
JNZ lijevo

Instrukcije za pomjeranje i rotiranje
iftovanje
iftovanje predstavlja pomjeranje bitskog sadraja registra ili mem. lokacije ulijevo ili
udesno (aritmetiki to je ekvivalentno mnoenju / dijeljenju bitskog sadraja sa 2n,
gdje je n broj mjesta za koliko je izvreno pomjeranje)
Moe da se izvodi neposredno (pomjeraj se navodi u samoj instrukciji) ili posredno

(pomjeraj se dri u CL registru)
Razlikujemo
Aritmetiko i
Logiko iftovanje

Logiko i aritmetiko iftovanje ulijevo (SHL, SAL)
Logiko i aritmetiko iftovanje ulijevo je identino

bit najvee teine premjeta se u C flag
ostali biti pomijeraju se ulijevo
zdesna (na najmanje znaajno mjesto) dodaje se 0
C registar C registar
0 0
SHL op, pomak SAL op, pomak

ili ili
MOV CL, pomak MOV CL, pomak
SHL op, CL SAL op, CL
SHL AX, 2 ; mnoenje sa 4 SAL op, 2 ; mnoenje sa 4

Logiko iftovanje udesno (SHR) Aritmetiko iftovanje udesno (SAR)
bit najmanje teine premjeta se u C bit najmanje teine premjeta se u C

flag flag
ostali biti pomijeraju se ulijevo ostali biti pomijeraju se ulijevo
slijeva (na najznaajnijem mjestu) se
slijeva (na najznaajnije mjesto) zadrava stara vrijednost (zadrava
dodaje se 0 se znak podatka)
registar C C
0
SHR op, pomak SAR op, pomak

SHR op, CL SAR op, CL
SHR AX, 1 SAR AX, 1 ; dijeljenje sa 2

SHR AX, 3 SAR AX, 3 ; dijeljenje sa 8
MOV CL, 2 MOV CL, 2
SHR AX, CL SAR AX, CL ; dijeljenje sa 4

Rotiranje (ROR, ROL, RCR, RCL)

Moe da se odvija i preko C flaga
Moe biti:
neposredno (pomjeraj se definie neposredno)
posredno (pomjeraj se nalazi u CL registru)
ROL
C RCL
ROR RCR C

Logike instrukcije,


Instrukcije za upravljaki prenos
To su instrukcije za upravljanje tokom programa. Ove instrukcije

manipuliu sadrajem IP i/ili CS registra.
Mogu se podijeliti u 4 grupe:

bezuslovni i uslovni skokovi,
iterativno upravljanje,
pozivi procedura,
prekidi.

Bezuslovni skokovi
Razlikujemo: kratki (short), bliski (near) i daleki (far) skok.
kratki skok (short jump)

omoguava skok u code segmentu u intervalu 128 .. +127 bajtova
dati pomjeraj predstavlja jednobajtni oznaeni podatak
vrijednost pomjeraja dodaje se sadraju IP (EIP) registra, to
obezbjeuje preskakanje N (-128<=N<=127) lokacija

Bezuslovni skokovi
bliski skok (near jump)
slian je kratkom skoku
omoguava vei pomjeraj (32K) u code segmentu
pomjeraj je dvobajtni oznaeni podatak
vrijednost pomjeraja dodaje se sadraju IP (EIP) registra
segmenti su ciklini (u sluaju da pri sabiranju vrijednost IP pree FFFFh
nastavlja se od 0000h)
najee se realizuje korienjem instrukcije JMP i odgovarajue labele
JMP skok
moe da se realizuje i korienjem registra (sadraj datog registra se ne
sabira sa sadrajem IP ve samo kopira u IP)

Bezuslovni skokovi
Daleki skok (far jump)
izvoenjem dalekog skoka mijenja se sadraj i bazne adrese segmenta
(CS) i offseta (IP)

Uslovni skokovi
to su kratki skokovi (8086-80286), odnosno kratki ili bliski (80386-Pentium)
instrukcije za realizaciju uslovnih skokova testiraju flegove: S, Z, C, P, O
ako je uslov ispunjen vri se grananje na odgovarajuu lokaciju, inae se
izvravanje nastavlja sljedeom instrukcijom u programu
pregled instrukcija za uslovne skokove

Instrukcije za Mnemoni
uslov
operacija
k
upravljaki prenos
JA Z=0 i C=0 skoi ako je iznad (above)
skoi ako je iznad ili jednako (above or
Uslovni skokovi JAE C=0
equal)
JB C=1 skoi ako je ispod (below)
skoi ako je ispod ili jednako (below or
JBE Z=1 ili C=1
equal)
JC C=1 skoi ako je CF setovan
JE Z=1 skoi ako je jednako (equal)
JZ Z=1 skoi ako je ZF setovan
JG Z=0 i S=0 skoi ako je vee (greater than)
skoi ako je vee ili jednako (greater or
JGE S=0
equal)
JL S<>0 skoi ako je manje (less than)
skoi ako je vee ili jednako (greater or
JGE S=0
equal)
JL S<>0 skoi ako je manje (less than)
skoi ako je manje ili jednako (less or
JLE Z=1 ili S<>0
equal)

Instrukcije za upravljaki
prenos
Mnemo operacija
uslov
Uslovni skokovi nik
JNC C=0 skoi ako CF nije setovan
JNE Z=0 skoi ako nije jednako
JNZ Z=0 skoi ako ZF nije setovan
JNO O=0 skoi ako OF nije setovan
JO O=1 skoi ako je OF setovan
JNS S=0 skoi ako SF nije setovan
JS S=1 skoi ako je SF setovan
JNP P=0 skoi ako PF nije setovan
JP P=1 skoi ako je PF setovan
JCX CX=0 skoi ako je CX=0
JECX ECX=0 skoi ako je ECX=0

Logike instrukcije,

Instrukcije za upravljanje procesorom
Tu se ubrajaju instrukcije za manipulaciju markerima, zaustavljanje rada

mikroprocesora, dovoenje mikroprocesora u stanje ekanja, komunikaciju s
drugim mikroprocesorom i zabranu korienja magistrale.
Instrukcije za manipulaciju markerima
omoguavaju direktne operacije nad pojedinim flegovima
tu se ubrajaju Mnemo
operacija
nik
CLC brie CF
CMC komplementira CF
STC setuje CF
CLD brie DF (definie inkrementiranje)
STD setuje DF (definie dekrementiranje)
brie IF (onemoguava vanjske
CLI
prekide)
setuje IF (omoguava vanjske
STI
prekide)

Instrukcije za upravljanje procesorom
Instrukcija za zaustavljanje rada

mikroprocesora
HLT ; zaustavlja rad P i dovodi ga u stanje

halt, iz kojeg ga moe probuditi
; samo spoljanji prekid ili reset signal
Operacija bez efekta

NOP ; No operation

MEMORIJSKI PODSISTEM
Svi raunari, zasnovani na fon Nojmanovoj arhitekturi,
moraju da imaju operativnu (sistemsku) memoriju. To je mjesto
gdje se uvaju program i podaci sa kojim se trenutno radi.
Procesor mora imati pristup programu i podacima u roku od
nekoliko nanosekundi. Poslije procesora, memorija je
najvanija komponenta u raunaru.
RAM
Drugi naziv za radnu memoriju je RAM, to je skraenica
za Random Access Memory (memorija sa sluajnim
pristupom). Ovo je neprikladno izabrano ime. Htjelo je da se
kae da je vrijeme pristupa jednako i za prvu i za bilo koju
drugu memorijsku lokaciju. U sluaju ove memorije mogui su i
itanje i pisanje.

ROM
Postoje i ROM memorije to je skraenica za Read Only
Memory (memorija koja moe samo da se ita). Treba znati da
RAM gubi sadraj sa nestankom napona napajanja, dok ROM
pamti sadraj i poslije nestanka napona napajanja.
DINAMIKI RAM
Ime potie od principa rada ovih memorijskih ipova:
podaci u DRAM-u se uvaju punjenjem kondenzatora.
Kondenzatori vremenom gube svoje punjenje, pa memorijski
ipovi gube smjetene informacije. Zbog toga je podatke
potrebno povremeno obnavljati, tj. moraju se dopunjavati
kondenzatori.

MEMORIJSKA MATRICA
Osnovni element memorijskih ipova je matrica

memorijskih elija. elije su organizovane u vrste i kolone.
Znai jedan bit= jedna elija.
Na primjer, memorijski ip od 4 Mb ima 4194302 elije (222)
smjetenih u matricu sa 2048 vrsta i 2048 kolona (211).
Ovo znai da se elije, tj. jedan bit, moe jednoznano
identifikovati brojem vrste i kolone.

ROM (Read Only Memory) - memorija sa stalnim

sadrajem
kapaciteti od 64kB do 8MB / vrijeme pristupa: 100ns -

200ns
kod PC ROM se koristi na sistemskoj ploi za uvanje
BIOS programa i podataka
sadraj ROM-a obino se, zbog smanjenja vremena
pristupa, kopira u RAM
ROM koriste i neke periferne kartice (video kartica, disk
kontroler, ...), u njihovom ROM-u nalaze se dodatne rutine i
podaci koji omoguavaju komunikaciju s periferalom, i
ovaj ROM se mapira u RAM memoriju
RAM (Random Access Memory) - memorija sa sluajnim
pristupom
statiki RAM (SRAM)
Podaci se pohranjuju u kolo, u elektronici poznato kao flip-flop. Stanja

flip-flopa su stabilna, pa nema potrebe za osvjeavanjem sadraja kao kod
DRAM-a. Odatle i potie ime statiki RAM. Flip-flop kola se nazivaju i
bistabilni multivibratori, jer imaju dva stabilna stanja. SRAM elija je
sloenija od DRAM elije za realizaciju (svaki bit je flip-flop), a integracija je
komplikovanija tehniki pa je i cijena vea.
Kapacitet im je manji i uglavnom se koriste kao ke memorije.
Vea brzina i krae vrijeme pristupa u odnosu na DRAM.

RAM (Random Access Memory) - memorija sa sluajnim
pristupom
statiki RAM (SRAM)
skup registara (najee 8-bitni) sa zajednikim ulazima i izlazima

svaki bit memorie se pomou zasebnog flip-flopa
izbor registra (u koji se upisuje ili iz kojeg se ita podatak) vri se
pomou adresnog dekodera integrisanog u ipu zajedno sa registrima
upis ili itanje izvodi se dovoenjem odgovarajueg upravljakog
signala (R/W*, OE*)
upisani sadraj ostaje memorisan sve dok se ne promijeni na isti nain
ili ne iskljui napajanje, nije potrebno osvjeavanje pa se zato zove statiki
slui za realizaciju eksterne ke memorije PC-a
kapaciteti: od 256kB do 1MB / vrijeme pristupa: od 10ns do 25ns

RAM (Random Access Memory) - memorija sa sluajnim pristupom
dinamiki RAM (DRAM)
osnovna RAM memorija raunara

bit se memorie pomou jednog tranzistora i jednog kondenzatora
manja potronja (2-4 puta) i manje dimenzije (2-10 puta) od SRAM-a
potrebno osvjeavanje (zbog pranjenja kondenzatora strujom curenja tranzistora)
PC vri osvjeavanje DRAM-a svakih 15 s
bit parnosti generie generator parnosti na matinoj ploi (ukupan broj jedinica u mem.
lokaciji je paran) i upisuje pri upisu 8-bitnog podatka
ako se pri uitavanju detektuje greka parnosti, kolo za provjeru parnosti generie zahtjev
za prekid i procesoru ga prosljeuje preko ulaza za nemaskirani prekid
DRAM se ugrauje u obliku SIMM modula (Single-In-Line Memory Moduls), postoje:
30-pinski: 9-bitne komponente
9 ipova paraleno vezanih (8+1 bit parnosti), npr. 16 MB = 9 * 16 Mb
72-pinski: 36-bitne komponente = 32bita + 4bita parnosti
postoje SIMM moduli od ... 8MB, 16MB, 32MB, 64MB, 128MB
vrijeme pristupa: n10ns

SIMM memorijski moduli

Single Inline Memory Modules, oznaavaju memorijske module kod
kojih su DRAM ipovi montirani samo na jednoj strani memorijskog modula.
Kae se da je memorija pakovana u memorijski modul sa jednim redom
kontakata.
Ovo je bio prvobitni nain pakovanja memorijskih ipova.
Postojale su varijante sa 30 i 72 pina.

30-pinski SIMM
72-pinski SIMM


Intel core i7
(Credit: Intel)
Intel core i7
Intel Core i7 procesori podravaju Intel quad-core tehnologiju, Intel
HyperThreading tehnologiju, Intel QuickPath interconnect link na ipset i imaju
integrisan memorijski kontroler koji podrava tri kanala do three channel do DDR3
memorije.
The Intel Core i7 processors have 8 registers in 32-bit mode and 16

registers in 64-bit mode.
(Credit: Intel) Intel Core i7 je graen na Nehalem arhitekturi

SISTEMA I MREA
Doc. dr Goran ukanovi, dipl.in.el.

IV
OSNOVI RAUNARSKIH MREA

ta je mrea?
Mrea je pojam iz telefonije, a pod raunarskom

mreom se podrazumijeva vie meusobno
povezanih raunara i ostale opreme.

Raunarska mrea se koristi radi dijeljenja
skupih resursa kao to su diskovi, tampai, itd.
i slui kao podrka za:
e-mail
radne grupe
grupne projekte
dijeljenje baze podataka
pristup Internetu
uenje na daljinu, itd.

Osnovni tipovi mrea prema podruju koje pokrivaju:
PAN (Personal Area Networks) lokalne mree na manjem podruju
LAN (Local Area Network) lokalne mree
MAN (Metropolitan Area Network) gradske mree
WAN (Wide Area network) mree irokih prostranstava

IEEE 802.20
IEEE 802.11
IEEE 802.16
Beicni LAN
Beicni MAN
PAN LAN MAN

IEEE 802.15 ETSI WAN
Bluetooth HiperPAN
ETSI ETSI
HiperLAN HiperMAN i
HIPERACCESS
3GPP, EDGE,
GSM

Osnovni pojmovi vezani za raunarsku mreu:
vor (node) je svaki ureaj prikljuen na mreu
klijent je vor mree koji pristupa resursima koje

nudi drugi vor mree
server je vor mree koji dijeljene resurse stavlja na

raspolaganje klijentu

Osnovni pojmovi vezani za raunarsku mreu:
klijent/server u ovom sluaju raunari klijenti se povezuju

sa raunarima serverima koji obavljaju uslugu za njih i vraaju
im rezultate. Ovdje je obezbijeena centralizovana
administracija i bolja je zatita
peer to peer je veza ravnopravnih raunara i svaki od njih

moe biti i klijent i server. Ovdje ne postoji centralizovano
upravljanje i loa je zatita

Elementi mree:
Hardver PC, mreni adapteri, kablovi, razvodnici (HUB),
pojaavai, mostovi, ruteri.
Topologije predstavljaju meusobni raspored vorova u
mrei.
Postoji nekoliko osnovnih topologija:
Magistrala (BUS) Stablo (Tree)

Zvijezda (STAR) Mrea (mesh)
Prsten (RING) Hibridna (Hybrid)

Mrene topologije:
Magistrala (BUS)
To je linearna arhitektura u kojoj se prenos iz mrenih
stanica prostire du magistrale i vide ga sve druge
stanice. Krajevi magistrale moraju biti zakljueni
terminatorima.

Mrene topologije:
Magistrala (BUS)
10Base2 (thinnet) je koristio BUS topologiju, koristio
se tanki koaksijalni kabl.
BNC T konektor
BNC terminator
BNC konektor kraja kabla

Mrene topologije:
Zvijezda (STAR)
Arhitektura u kojoj je svaki vor vezan na centralni
ureaj. Podatke vidi samo centralni razvodnik.

Mrene topologije:
Prsten (RING)
Jedinstvena putanja za prenos podataka izmeu dva
susjedna vora. Postoji neposredna veza izmeu
prvog i zadnjeg vora. Podatke vide svi vorovi od
ishodita do odredita.

Mrene topologije:
Stablo (TREE)
Moe se posmatrati kao proirenje topologija zvijezde.
Koristi se kod isporuke usluge kablovske televizije.

Mrene topologije:
Mreasta (MESH)
Topologija u kojoj postoje najmanje dvije ureene
putanje od svake take.
Stroija definicija kae
da svaki vor treba biti
povezan sa svim
ostalim.

Mrene topologije:
Hibridna (HYBRID)
Kombinacija bilo koje dvije ili vie mrenih topologija.

Mrene tehnologije:
Obuhvataju skup standarda za

adresiranje
pristupanje
razrjeavanje sukoba
prenoenje podataka izmeu vorova

Mrene tehnologije:
Neke od najpoznatijih i onih koje su najvie u
upotrebi su:
ETHERNET
TOKEN RING
FDDI
ATM
FRAME RELAY
WiFi
Mrene tehnologije:
ETHERNET
je sredinom 70-tih godina razvila kompanija
Xerox. To je mrena tehnologija za LAN mree,
temeljena na frame nainu rada. To znai da se
podaci alju u paketima koji su prilagoeni za
slanje preko raunarske mree. Definie
umreavanje i signalizaciju za fiziki sloj, te
frame formate i protokole za MAC, odnosno
podatkovni sloj OSI modela.
Mrene tehnologije:
ETHERNET
Ethernet definie i protokole pomou kojih se
vri prenos podataka u mrei. Ethernet, poznat
i pod imenom IEEE 802.3, je postao
najrasprostranjeniji standard za raunarske
mree koji se poeo uzdizati ranih 1990-tih pa
sve do danas gdje dri primat te je skoro u
potpunosti zamijenio ostale mrene tehnologije
za LAN mree kao to su Token Ring ili FDDI.
Mrene tehnologije:
ETHERNET
Niska cijena hardvera
Najvei dio LAN trita
U svakom trenutku podatke moe da alje

samo jedan vor, pa se vorovi moraju
dogovoriti kako pristupiti istoj magistrali (slina
situacija kao telefon-dvojnik).

Mrene tehnologije:
U ETHERNET-u svi vorovi oslukuju
nosioca (CARRIER SENSING).
Ako dva vora pokuaju da poalju podatke
istovremeno, nastaje kolizija - COLLISION.
Nakon toga oba ureaja moraju da ponove
prenos, jedan po jedan.

Mrene tehnologije:
Skup pravila pomou kojih jedna mrena tehnologija

razrjeava sukobe oko korienja magistrale zove
se metoda pristupa.
U sluaju ETHERNET-a, ta metoda je CSMA/CD
(Carrier Sense Multiple Access/Collision Detection).
Mrena tehnologija ETHERNET dalje definie
brzinu prenosa, elektrine karakteristike signala na
kablu, koliinu podataka dozvoljenu u jednom
prenosu itd.

Mrene tehnologije:
TOKEN RING
Vrsta mree koja je ematski poredana u krug.
Token Ring je usko vezan za IEEE 802.5
specifikaciju jer je nastala iz Token Ring
tehnologije (koju je razvio IBM), zbog
identinosti i zanemarljivih razlika termin Token
Ring obino obuhvata i IEEE specifikaciju.
Metoda pristupa je predaja tokena token
pasing.

Mrene tehnologije:
TOKEN RING
Token je specijalna kratka poruka koja neprestano
krui prstenom. Ako vor nema podataka za predaju,
on prima token i odmah ga prosljeuje sljedeem
voru.
Ako vor ima podatke za predaju, on mora saekati
token. Dok podaci krue mreom, svaki vor zaviri u
njih da vidi da li je on primalac. Ako jeste, on skida
podatke sa mree i oslobaa token kod izvorinog
vora.

Mrene tehnologije:
FDDI (Fiber Distributed Data Interface)
je interfejs za podatke distribuirane optikim
kablom.

Mrene tehnologije:
ATM (Asynhronous Transfer Mode)
je reim asinhronog prenosa.

Mrene tehnologije:
FRAME RELAY
Frame relay je sinhronizovana mrea
zasnovana na HDLC protokolu. Podaci se alju
u HDLC paketima. Frame relay se obino
iskoritava za prenos podataka izmeu lokalnih
(LAN) i irokopojasnih (WAN) mrea

Mrene tehnologije:
Wi-Fi
Wi-Fi je beini nain umreavanja raunara
gdje se podaci imeu dva ili vie raunara
prenose pomou radio frekvencija (RF) i
odgovarajuih antena. Najee se koristi u
LAN mreama (WLAN), dok se u posljednje
vrijeme sve vie nudi i beini pristup WAN
mrei.

FIZIKI PUTEVI I METODE PRENOSA:
Fiziki put (medijum prenosa) moe biti:
iani (upredena parica, koaksijalni kabl)
vazduh ili vakuum (zemaljske i satelitske veze)
optiki kabl

Upredena parica(twisted pair)
dvije izolovane bakarne ice, spiralno uvijene
meusobno
jedan od najstarijih i jo uvijek estih medijuma
za prenos
4 para se obino grupiu u
zajednikom plastinom
omotau

Koaksijalni kabl
drugi esto koriten medijum za prenos
bolje oklopljen od upredene parice
prenosi podatke veom brzinom i na vee
daljine




Optiki kabl
Opticki prenosni sistem ima tri komponente:
izvor svjetlosti, medijum za prenos i detektor.
Uobicajeno, izvor svjetlosti indicira bit 1, a nepostojanje
svjetlosti indicira bit nula 0. Medijum za prenos je vrlo tanko
vlakno stakla. Detektor generie elektricni impuls kada
svjetlost pada na njega. 50 Tb/s, 100 km.

Osnovne karakteristike medija koje utiu na performanse:
udaljenost na koju moe biti upotrijebljen

irina pojasa koju moe podrati
slabljenje, tj. koliina signala koja se gubi
otpornost na umove
sigurnost podataka (ometanje i kraa)
cijena instaliranja
nain fizikog povezivanja

Za tehnike prenosa koriste se:
Digitalne i
Analogne metode
koje se razlikuju po nainu rada:
Asinhrono
Sinhrono

Sinhrono,
Paket
sync bajt SYNC
Start bit
Podatak
IDLE
Asinhrono,
start bit 1

MULTIMRENE STRUKTURE:
Multimrene strukture objedinjuju vie razliitih mrea, obino
oko kime (backbone), a problemi su u pojavljivanju
nekompatibilnih mrea ili u tome to je lokalna mrea
predugaka.
MRENI UREAJI:
Pojaavai (Repeater). Ako je udaljenost raunara u mrei
vea od maksimalne udaljenosti koju kablovi mogu da podre
koristi se mreni ureaj repeater koji ima ulogu da regenerie,
odnosno, pojaa signal.

MRENI UREAJI:
Mostovi (bridge). Koriste se da rijee problem
dvije lokalne mree izazvan manjim razlikama
meu tim mreama.

MRENI UREAJI:
Preusmjerivai (router) i skretnice (switch)
se koriste u okruenjima koja se sastoje od vie
mrenih segmenata sa razliitim protokolima i
arhitekturama.
Mreni prolaz (Gateway)
se koristi kada se LAN
vee u WAN mreu.

BEINE MRENE KOMUNIKACIJE:
Beine komunikacije su jedna od najaktivnijih oblasti

razvoja tehnologija dananjice. Koriste se:
na prometnim lokacijama
kod ljudi koji su stalno u pokretu
u izolovanoj oblasti zgrade
kod odjeljenja sa nepredvidivom promjenom fizikog
rasporeda
u graevinama od istorijskog znaaja (zatienim) i
kod kojih je teko sprovesti kablove

BEINE MRENE KOMUNIKACIJE:
Lokalne beine raunarske mree sline su
kablovskim, samo su raunari opremljeni
beinim mrenim adapterima i
primopredajnicima
Koriste sljedee tehnike prenosa:
infracrvene zrake
laserske zrake
uskopojasni radio prenos
irokopojasni radio prenos

SPECIFIKACIJA ETHERNET-a:
ETHERNET podrava standard IEEE 802.3.

Standardi za brzine od 10Mb/s su: 10BaseT,
10Base2, 10Base5 i 10BaseFL.
Standardi za brzine od 100Mb/s su: 100BaseVG,
100BaseX.
Ovi standardi se razlikuju po: brzini prenosa, vrsti
signala, vrsti kabla, vezi sa mrenim adapterom,
minimalnim rastojanjima izmeu vorova itd.

OSI MODEL:
Bez standardizacije raunari povezani u mree ne bi mogli

meusobno komunicirati.
ISO (International Standard Organization) je razvila svoj
standard, kao preporuku za povezivanje otvorenih sistema
OSI model.
OSI model sastoji se od 7 slojeva.
Na 7. sloju, aplikativnom sloju rade korisnike aplikacije i

pojedini mreni servisi kao to su SMTP, FTP, TELNET,
DNS, SNMP i jo mnogo drugih. Kada piemo neki tekst u
tekst editoru, tad zapravo radimo na aplikativnom nivou.

OSI MODEL:

OSI MODEL:
Sloj Prezentacije uklanja razliku u predstavljanju podataka
izmeu razliitih raunara. Konverzija brojeva, teksta, zvuka,
videa.
Sloj Sesije uspostavlja, odrava i prekida komunikaciju izmeu
dva raunara.
Sloj Transporta alje podatke putem mrenog sloja. Veoma
vani komunikacioni protokoli rade na ovom nivou TCP i
UDP.
Sloj mree, zapravo njegov najznaajniji predstavnik IP
protokol, zna da poalje paket sa svoje mree na bilo koju
drugu mreu na svijetu, pa zato kaemo da je sposoban da
rutira i adresira pakete. Osim IP protokola tu su jo i ICMP za
kontrolu saobraaja i ARP, koji prevodi IP adrese u fizike
adrese.
OSI MODEL:
Sloj Veze formatira paket (frejm) u oblik potrebnom za prenos
kroz mreu. Format zavisi od vrste mrene tehnologije
(Ethernet, ATM, Frame Relay itd.) koja se koristi.
Fiziki sloj je najnii sloj. Odgovoran je za prijem ili slanje
signala, odnosno za rad sa elektrinim impulsima u kablu.
Raunar sa druge strane takoe poznaje svih sedam nivoa OSI

modela, tako da prijem paketa nije nikakav problem. Primljeni
paket se procesira obrnutim redoslijedom, dakle od fizikog ka
aplikativnom sloju. Svaki sloj ita samo ono to je u paket
upisao isti takav sloj maine poiljaoca, pa moemo rei da
OSI slojevi jedne maine komuniciraju direktno (uslovno
reeno) sa odgovarajuim OSI slojem druge maine.

MRENI PROTOKOLI:
Mreni protokol je skup standardnih pravila koja
omoguavaju raunarima da komuniciraju.
Specifikacija protokola obino ukljuuje :
format poruke koja se prenosi
tretman greke u komunikaciji
Za razliite komunikacije postoje i razliiti protokoli , ali svi
koegzistiraju unutar fizike implementacije mree.

MRENI PROTOKOLI:
Protokoli kod predajnog raunara izvode korake:
dijele podatke u pakete
dodaju paketima adresne informacije
pripremaju pakete za prenos kroz mrenu karticu i kablove

MRENI PROTOKOLI:
Protokoli kod prijemnog raunara izvode iste korake
samo obrnutim redoslijedom:
preuzimaju pakete
uklanjaju iz paketa sve informacije o prenosu koje je dodao
predajni raunar
kopiraju podatke iz paketa u bafer te ih ponovo spajaju
ponovno sklopljene podatke predaju aplikaciji u obliku u kom
ona moe da ih koristi

MRENI PROTOKOLI:
Neki standardni modeli protokola:
Niz ISO/OSI protokola
SNA standardna mrena arhitektura IBM sistema
Netware firme Novell
Apple Talk firme Apple
Niz Internet protokola TCP/IP

MRENI PROTOKOLI: TCP/IP
TCP/IP je uobiajena oznaka grupe protokola koju jo
nazivamo IP grupa protokola (ili engl. IP protocol
suite).
Naziv je ova grupa protokola dobila prema dva
najvanija protokola iz te skupine: TCP (od engleskog
Transmission Control Protocol) te prema samom IP
protokolu.
TCP/IP omoguuje komunikaciju preko raznih
meusobno povezanih mrea i danas je
najrasprostranjeniji protokol na lokalnim mreama, a
takoe se na njemu zasniva i globalna mrea Internet.


Ne slae se u potpunosti sa OSI modelom, umjesto 7 koristi 4
sloja:
Sloj mrenog interfejsa
Internet sloj
Transportni sloj
Aplikacioni sloj
Glavni protokoli aplikacionog sloja su: Telnet, FTP, SMTP,

SNMP, HTTP.
Transportni sloj opbuhvata TCP i UDP. TCP je pouzdaniji i
kompleksiji.

Internet sloj slui za prosljeivanje paketa,adresiranje i izbor
putanje.
IP definie nain na koji se dolazi do ciljnog raunara preko IP
adrese.
ARP (Address Resolution Protocol) i RARP (Reverse Address
Resolution Protocol) slue za prevoenje originalne IP adrese i
hardverske (MAC) adrese.
DNS (Domain Name System) determinie adresu iz imena
maine.
Sloj mrenog inerfejsa je saglasan sa slojem veze i fizikim
slojem OSI modela.

STRUKTURA IP ADRESE
Svaki raunar i svaki usmjeriva na Internetu imaju svoju IP

adresu koja obuhvata broj njihove mree i broj raunara.
Ta adresa je jedinstvena. Dva raunara na Internetu u naelu
ne mogu imati istu IP adresu. Duina svih IP adresa (IP v.4) je
32 bita i one se koriste u poljima izvorina adresa i odredina
adresa IP paketa.
IP adresa odnosi se na mreni interfejs a ne na raunar. Ako
raunar ima dva mrena interfejsa (rjee) onda mu trebaju
dvije IP adrese.
Adrese za mree odreuje INTRNIC (Internet Network
Information Center), a za vorove sami korisnici.

MRENI ADAPTER (NIC)
Network Interface Card Obezbjeuju fiziku vezu izmeu
kablova i raunara i instaliraju se u slotove u samom raunaru.
priprema podatke iz raunara za slanje kroz mreu (paralelno
u serijski i obratno)
alje podatke drugom raunaru
kontrolie protok podataka iz raunara u sistem kablova
prima podatke iz kablova u oblik koji raunar moe da koristi
NIC treba da ostatku mree navede svoju adresu (MAC

adresa). Komitet IEEE dodjeljuje jedinstvene blokove adresa
svakom proizvoau NIC-a. Proizvoai dalje ugrauju te
adrese u ipove, tako da svaki NIC, odnosno raunar, ima
jedinstvenu adresu.

MRENI ADAPTER (NIC)
NIC treba da ostatku mree navede svoju adresu (MAC
adresa). Komitet IEEE dodjeljuje jedinstvene blokove adresa
svakom proizvoau NIC-a. Proizvoai dalje ugrauju te
adrese u ipove, tako da svaki NIC, odnosno raunar, ima
jedinstvenu adresu.
Za razliku od IP adrese, MAC adresa je FIZIKA adresa,
ugraena u NIC i jedinstvena je za svaki mreni interfejs. Ima
oblik zapisa od 6 bajtova:
54-C1-01-EE-B7-08
IP adresa je logika adresa, moe da bude drugaija svaki put

kada spojimo raunar u mreu, ako DHCP tako dodijeli adresu.

STRUKTURA IP ADRESE
Struktura IP adrese se prikazuje u obliku etiri decimalna broja,
razdvojena takama, npr.:
192.68.21.1
IP adresa sadri dva podatka:

adresu mree
adresu vora (hosta)
IP adresa sastoji se od 32 bita tj. 4 bajta (okteta), koji se kod

decimalnog zapisa odvajaju takama (aaa.bbb.ccc.ddd). Svaki
od 4 okteta zapisuje se decimalno (od 0 do 255), npr.
heksadecimalna adresa C0290614 se pie kao 192.41.6.20.

STRUKTURA IP ADRESE

STRUKTURA IP ADRESE
Postoje 3 osnovne klase IP adresa:A, B, C.
Klasa A moe imati otprilike 16 miliona raunara i njoj moe pripadati do
126 mrea. Ova klasa je predviena za mree s velikim brojem raunara.
Klasi B pripadaju mree koje imaju do 65 534 raunara, a takvih mrea
moe biti 16384.
Klasa C je najmanja i obuhvaa mree koje imaju do 254 raunara. U ovoj
klasi moe biti do 2 miliona mrea.
Klasa D koja poinje sa 1110, a nakon toga slijedi adresa, koristi se za

istovremeno pristupanje grupi raunara (difuzija u grupi). Zauzima IP adrese
od 224.0.0.0 do 239.255.255.255.
Klasa E koja zapoinje sa 11110 i zauzima adrese od 240.0.0.0 do
247.255.255.255 slui za budue koritenje.

STRUKTURA IP ADRESE
IPv4 adresa je u osnovi 32-bitni binarni broj. Kako je u pravilu vrlo teko
pamtiti niz od 32 znaka '0' ili '1', ee se koriste druge notacije, a najee
od svih decimalna notacija. Decimalna notacija se od 32-bitnog binarnog
broja dobije na sljedei nain: 32-bitni broj se odvoji u etiri 8-bitne grupe,
svaka grupa se zapie u dekadskom obliku, a grupe se zatim u zapisu
prikau odvojene takama. Primjer:
Binarni zapis: 00100000111100000000111100001111

(odvajanje u 4 grupe po 8 bitova):
00100000 11110000 00001111 00001111
(svaka grupa se zapisuje dekadski): 32 240 15 15
(dodavanje taki izmeu brojeva): 32.240.15.15
Decimalni zapis: 32.240.15.15

MRENA MASKA
Primjenom mrenih maski (engl. subnet mask) omogueno je
formiranje podklasa i podmrea unutar jedne dodijeljene
mrene klase. Na taj nain se poveava broj mrea na raun
broja raunara.
Mrena maska je 32-bitni broj koji kae koje bitove originalne
IP adrese treba posmatrati kao bitove mrenog broja.
Npr. U klasi B mrena maska je
255.255.0.0
1 predstavljaju adresu mree a 0 adresu vorova (255 je
11111111)

DODJELJIVANJE IP ADRESE
Vri se runo ili automatski.

Runo se dodjeljuje kada je raunar vezan u LAN, a adresa
se dobije od administratora mree.
Automatski se dodjeljuje ako u mrei postoji automatsko
konfigurisanje adresa, koje radi DHCP (Dynamic Host
Configuration Protocol) server.
U principu svaki put kada se korisnik zakai na mreu on
dobije novu IP adresu iz predvienog opsega adresa (osim
ako je njegova adresa rezervisana na DHCP serveru).

MODELI MREA i PRISTUP INTERNETU
Postoji mnogo modela mrea. Neki poznatiji su:
PSTN (Public Switched Telephone Network), javna
telefonska mrea koja se koristi za prenos govora i
podataka,
X.25 i Frame Relay za prenos podataka,
ISDN (Integrated Services Digital Network), integrisani servis
digitalnih mrea, za prenos govora, video-zapisa, teksta,
grafike, podataka. Postoje dva tipa ISDN: N-ISDN
(narrowband) i B-ISDN (broadband).
PLMN (Public Land Mobile Network), mrea mobilne
telefonije, za prenos govora i podataka
CATV (Cable TV), kablovska televizija, aktuelan je pristup
Internetu ili govornim uslugama preko CATV mree.
MODELI MREA i PRISTUP INTERNETU
Jedan od najveih problema Internet korisnika je pristup
Internetu.
Korisnici koriste sve zahtjevnije aplikacije, audio-vizuelne,
grafike i sl., pa je brzina nedovoljna ili je cijena pristupne
tehnologije previsoka.
xDSL je familija protokola transmisionih sistema za pristup
preko bakarne parice. ADSL je asimetrina pretplatnika linija
(Asymmetrical Digital Subscriber Line), a VDSL je brzi DSL
(Very high bit rate DSL).
Brzina ka korisniku zavisi od vie faktora: duina linije, prenik
provodnika, prisustvo premotenih izvoda, ukrtena
presluavanja.

Arhitektura

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Arhitektura

Diunggah oleh

Hak Cipta:

Format Tersedia

ARHITEKTURA RAUNARSKIH

Arhitektura raunarskih sistema i mrea Slajd 1

Doc. dr Goran ukanovi, dipl.in.el

NUMERIKI OSNOVI RAUNARSKE TEHNIKE

JEDNOPROCESORSKI RAUNARSKI SISTEMI

Arhitektura (Latinski architectura, od starogre sloenice

Raunarski sistemi su maine koje obrauju ulazne

Svaki raunar se moe posmatrati kao sistem:

Podjela raunara prema vrsti signala koji koriste:

SPECIJALIZOVANI RAUNARI (Embedded)

Najbre rastue trite raunara

Od svakodnevnih ureaja maine za rublje, mikrovalne,

Cifra je samo pojedinani znak za pisanje brojeva

Pogreno je (Bolje je)

Dolazio je 8 puta (Dolazio je osam puta)

ta raunar moe da radi?

Sposobnost raunara da obrauje i pamti velike koliine

Mnogi poslovi i rutine mogu da se nedvosmisleno opiu

Kada se procedura dobro opie, onda se za obradu

Za takve primjene je korisno primijeniti raunarsku obradu

Ako se radi runo, to zahtijeva veliki ljudski rad ali i donosi

Meutim za potrebe trgovine bilo je nuno smisliti neko

Jedno od takvih pomagala je bio Abakus.

Abakus je prosta i istorijski stara sprava za raunanje, koja

Ako se premai ovaj

Blejz Paskal, francuski matematiar i filozof, je 1642, sa

Moglo se i oduzimati okretanjem tokia unazad i

U Njemakoj je 1673 godine, nakon 30 godina,

Godine 1820. napravio je mali model te maine i

Maina se sastojala od poluga i zupanika, bila je

REPLIKA DIFERENCNE MAINE

Bebidova analitika maina, na parni pogon (Charles Babbage)

Krajem XIX vijeka u Sjedinjenim Amerikim

Holeritova ideja su bile buene elektronske kartice,

Holeritov ureaj za itanje podataka sa buenih kartica Punched Card Tabulator

Z1 i Z2 rade u binarnom sistemu ali na

Zatim elektromehaniki element zamjenjuje sa

Autor pored rekonstrukcije Z1 maine

Godine 1946 matematiar Don Fon Nojman

Fon Nojman smatra se tvorcem kocepta

Godine 1961. napravljen je prvi komercijalni

1961. godine IBM-ov raunar 1401 postie

1975. Godine pojavljuje se prvi personalni

Dobs (Steve Jobs) i Vozniak (Steve Wozniac)

1983. godine kompanija Apple Computers

Arhitektura raunarskih sistema i mrea Slajd 1

Doc. dr Goran ukanovi, dipl.in.el

Arhitektura raunarskih sistema i mrea Slajd 2

NUMERIKI OSNOVI RAUNARSKE TEHNIKE

Arhitektura raunarskih sistema i mrea Slajd 4

Neki oblici podataka su:

Obrada podataka je proces pretvaranja

Da bi podatak postao informacija mora imati

Arhitektura raunarskih sistema i mrea Slajd 6

Numeriki podaci (brojevi)

Arhitektura raunarskih sistema i mrea Slajd 7

Cifre uvijek predstavljaju istu vrijednost, bez

Najpoznatiji nepozicioni brojni sistem je rimski

Arhitektura raunarskih sistema i mrea Slajd 8

Cifre uvijek imaju istu vrijednost, bez obzira na

vrijednost 1 5 10 50 100 500 1000

Arhitektura raunarskih sistema i mrea Slajd 9

Arhitektura raunarskih sistema i mrea Slajd 10

Arhitektura raunarskih sistema i mrea Slajd 11