Caractersticas principales del USRP N210

Puede usarse con GNU radio, LabView y Simulink, posee una estructura
hardware modular especificada en la figura 1, como se puede observar el
equipo cuenta con dos ADCs y dos DACs de alta velocidad, dos
Amplificadores de potencia programables PGA uno para la recepcin y el
otro en la trasmisin, tambin cuenta con FPGA (Fiel programable gate
array) perteneciente a la familia Xilinx Spartan 3A-DSP 3400 FPGA, posee un
interfaz Gigabit Ethernet y capacidad MIMO[1]. Adems cuenta con un
dispositivo GPSDO (Global Positioning System Disciplined Oscillator) que
permite una sincronizacin ms precisa de muestras en el USRP, mientras
que UHD (USRP Hardware Driver) se trata del controlador que debe ser
instalado para poder trabajar con USRP elaborado por Ettus Research [1].

Figura. 1. Diseo hardware del USRP N210 [2]

Este dispositivo en el panel frontal cuenta con[1]:

interfaz Gigabit Ethernet que sirve de interfaz entre el equipo y el

usuario
expansin MIMO en caso de ser necesario conectar varios USRP
Puertos RF1 y RF2 con conectores SMA que sirven para la colocacin
de antenas tanto para trasmitir como para recibir respectivamente
Puerto REF Clok, destinado para la colocacin de un reloj de
referencia
Puerto PPT in , sirve para la colocacin de un multivibrador con
finalidades de sincronizacin
La entrada de voltaje DC
6 leds de color verde enumerados que indican estados del dispositivo:
- Led A: el equipo esta trasmitiendo
- Led B: conexin del equipo mimo
- Led C: el equipo esta recibiendo
- Led D: Firmware ah sido cargado
 - Led E: reloj de referencia
- Led F: CPLD (Complex Programmable Logic Device) est activo.

Figura 2. Diseo fsico del USRP N210 [1]

Especificaciones tcnicas
Tabla 1. Especificaciones Tcnicas de USRP N210 [2]

Especificacin Tipo Unidad

Energa
Entrada DC 6 V
Consumo de energa 1.3 A
w/ WBX placa 2.6 A
Rendimiento de la conversin y Relojes
frecuencia de 100 MSPS
muestrea ADC
Resolucin ADC 14 bits
ADC de banda ancha 88 dBc
SFDR
frecuencia de 400 MSPS
muestrea DAC
Resolucin DAC 16 bits
DAC de banda ancha 80 dBc
SFDR
Velocidad de muestreo 50/25 MSPS
hasta / desde el Host
(8b / 16b)
Precisin de frecuencia 2.5 ppm
w/ GPSDO referencia 0.01 ppm
Rendimiento RF (w / WBX)
SSB/LO superposicin 35/50 dBc
Fase de ruido (1.8 Ghz)
10 kHz -80 dBc/hz
100 kHz -100 dBc/hz
1 MHz -137 dBc/hz
Potencia se salida 15 dBm
IIP3 0 dBm
Receptor de la figura 5 dB
de ruido
Fsico
Temperatura de 0 a 55 C
operacin
Dimensiones (I x W x 22 x 16 x 5 cm
H)
Peso 1.2 kg

Describa brevemente cmo funcionan un sistema de radio definida

mediante software.

Los SDR se definen como un radio multibanda capaz de soportar mltiples

interfaces y protocolos, utilizando una mezcla apropiada de circuitos
especializados (ASICs, Application Specific Integrated Circuit), arreglos de
compuertas programadas en campo (FPGAs, Field Programmable Gate
Arrays), Procesadores Digitales de Seales (DSPs, Digital Signal Processors)
y microprocesadores de propsito general (GPPs, del ingls General Purpose
Processors.[3]

Los sistemas basados en software consisten bsicamente en subsistemas

digitales y analgico, las funciones analgicas son concretas aquellas
inmejorables digitalmente como lo son: antena, filtrado RF, combinacin RF,
preamplificacin en recepcin, transmisin de potencia de amplificacin y
generacin de frecuencia de referencia. A continuacin, se enumeran las
partes que conforman un sistema de radio basado en software:[1]
Figura 2. Arquitectura SDR
A continuacin se describen cada una de los componentes bsicos usados
por los sistemas de radio definido por software[1]:
Antenas: encargadas de trasmitir la informacin mediante ondas
electromagnticas
RF front END: en recepcin es el encargado de adecuar los niveles de
seal de entrada para que sea el adecuado en las siguientes etapas,
mientras que para la trasmisin se encarga de amplificar la seal
entregada por las etapas anteriores hasta el nivel de potencia
suficiente para su transmisin por e medio fsico.
Oscilador local: generacin de frecuencias para la conversin de
frecuencia RF en la frecuencia intermedia FI, utilizando una mezcla no
lineal, adems selecciona la frecuencia deseada mediante filtros
analgicos para su amplificacin.
Amplificadores de frecuencia intermedia: En este bloque de FI se
realiza la selectividad y ganancia del receptor, la FI siempre tiene
menor frecuencia que la RF debido a que es mas fcil y menos costos
fabricar amplificadores estables para seales de baja frecuencia
Conversor ADC y DAC: debido a que la trasmisin y la recepcin se
realisa mediante un medio analgico es imprescindible realizar una
conversin analgica/digital en el receptor y digital/analgica en el
transmisor.
Modulador / demodulador: este bloque culpe funciones complejas y
totalmente digitales. Generalmente son realizadas por Procesadores
de Propsito General GPP, pero para que las tareas de
Modulacin/Demodulacin puedan ser fcilmente programables se
utilizan procesadores como DSPs (Digital Signal Processors) o FPGAs
(Field Programmable Gate Arrays). Generalmente se usa
modulaciones de mltiples niveles denominadas en cuadratura M-
QAM, M-PSK, etc.
Referencias:
[1] Tene Castillo, Juan Pablo, Diseo e implementacin de un Sistema de
Conmutacin de
red para un sistema GSM basado en OpenBTS y Asterisk, 2013. En lnea
disponible en: https://goo.gl/5yfASu
[2] usRp n200/n210 netwoRked series, Ettus Research, 2012. Disponible
en : goo.gl/WHury1
[3] RDS (RADIO DEFINIDO POR SOFTWARE). CONSIDERACIONES PARA SU
IMPLEMENTACIN DE HARDWARE. Jos ngel Amador Fundora 1, Nstor
Alonso Torres2, 2013. Disponible en: file:///C:/Users/OSCAR/Downloads/104-
310-2-PB.pdf