Sistemas Digitales
Grados en tica
I.Informa
e tica
I.Informa de Sistemas
A (B C) = (A B) (A C)
AB =AB =AB =AB
AB =AB+AB
AB =AB =AB
A + (B C) = (A + B) (A + C)
Que dos funciones suma y producto logicos definiras para que el conjunto
formado por los conmutadores junto con las operaciones definidas formen
un algebra de Boole?
Encontrar la solucion mas sencilla posible que indique que debe cumplir
dicha estudiante para poder matricularse.
9. Dise
nar un sumador completo de n umeros en binario natural de un bit a
partir de dos semisumadores de un bit y una puerta logica.
10. Realizar un circuito logico que tenga por entrada un n umero en codigo
Gray de 4 bits, y por salida el correspondiente binario. Hacer lo mismo
para la situacion contraria (entrada en binario de 4 bits y salida en Gray).
Implementar ambos circuitos utilizando puertas X-OR.
1. Dise
nar un circuito con cuatro entradas (X,Y,Z,V) y dos salidas (F,G), lo
mas sencillo posible, cuyo funcionamiento quede descrito por las siguientes
condiciones:
Si XY = 00, entonces F = Z y G = V
Si XY = 01, entonces F = 0 y G = Z OR V
Si XY = 10, entonces F = Z AND V y G = 0
Si XY = 11, entonces F = G = 1
F1 = A C D + AD + BD + AB +
+ BD + ABC + ABD
F2 = A C + B C D + AC D + B C D + AC D +
+ ABD + ABC + ABC + ABD + AC
Dise
nar el circuito logico que genere dicha paridad e implementarlo
con puertas X-OR.
Dise
nar el circuito logico que detecte la paridad de la informacion en-
viada, para conocer posibles errores en la transmision. Utilizar igual-
mente puertas X-OR para su implementacion.
B A
B Circuito
Digital F
C
C
11. Sea un sistema digital que dispone de 16 lneas de peticion de servicio activas
en baja. Dise
nar un circuito que nos muestre a traves de dos displays el
n
umero de la lnea de peticion de servicio de mayor prioridad activa en
cada instante. Si no hay ninguna lnea activa, no mostrara nada. Hacer el
dise
no con dos codificadores de prioridad 148, dos conversores de codigo
48 y dos displays. Utilizar las puertas que sean necesarias.
15. Dise
nar un circuito que nos muestre el valor absoluto en binario natural de
n
umeros de 4 bits en complemento a dos. Utilizar 2 combinacionales inte-
grados (los que se deseen, pero un maximo de 2) y los inversores necesarios.
N
A
O E
S
C
D
20. Dise
nar:
21. Dise
nar un sumador aritmetico en codigo BCD para n
umeros positivos de
una cifra a partir de dos sumadores integrados 83 y las puertas logicas
necesarias. Generalizarlo para sumar n
umeros BCD de mas de una cifra.
23. Dise
nar un multiplexor de 64 canales de entrada a partir de 8 multiplexores
151 y de un decodificador 138.
25. Se desea realizar un circuito que nos indique el momento y el tipo de cam-
panadas que debe dar un reloj (no el n umero). Las campanadas son de 3
tipos: cuartos, medias y enteras. Para hacer esto, se dispone de los minutos
en un codigo BCD natural. Como salida debemos tener 3 bits (A,B,C ), tal
13
que las u
nicas combinaciones que pueden darse en la salida y su significado
aparecen en la siguiente tabla:
A B C Significado
0 0 0 No ha de sonar
1 0 0 Tipo horas enteras
0 1 0 Tipo medias horas
0 0 1 Tipo cuartos
Dise
nar el circuito utilizando el n
umero mnimo de comparadores 85 y de
puertas logicas.
G1 G0 Funcion
0 0 Media redondeada por defecto
0 1 Temperatura de A
1 0 Temperatura de B
1 1 Media redondeada por exceso
Clk
K
16
Inicialmente A=B=C=0.
Inicialmente A=B=1 y C=X.
Controles Caractersticas de la se
nal
C0 C1 Ancho de impulso Perodo
0 0 No se genera impulso
0 1 T 2T
1 0 2T 3T
1 1 3T 4T
Con el mnimo n
umero de flip-flops tipo D como automata de Moore.
Con el mnimo n
umero de flip-flops J-K como automata de Mealy.
Con un registro de desplazamiento y las puertas logicas necesarias
como automata de Moore.
Con un registro de desplazamiento y las puertas logicas necesarias
como automata de Mealy.
8. Dise
nar un sistema secuencial capaz de detectar la secuencia 111 basandose
en un registro de desplazamiento. Dise
narlo de las dos formas siguientes:
Con solapamiento.
Sin solapamiento.
18
9. Dise
nar un dado electronico utilizando un contador integrado 161. Con un
pulsador se simulara la tirada del dado, y el resultado debera aparecer en
un display de 7 segmentos.
10. Dise
nar un contador binario sncrono de modulo 16 utilizando flip-flops J-
K activados por flanco. Generalizar el montaje para cualquier contador de
modulo 2n , con n entero.
14. Dise
nar un generador de secuencias que, a partir de una se nal de reloj,
produzca las se
nales S1 a S8 que aparecen representadas en la figura. Utilizar
para ello un contador integrado 161, un decodificador integrado 138 y las
puertas NAND que sean necesarias.
Reloj
S1
S2
S3
S4
S5
S6
S7
S8
15. Dise
nar un contador en binario natural reversible de modulo 4 (partira del
00) utilizando un contador integrado 161. Debera tener dos entradas: una
entrada X nos dara el sentido de cuenta, y otra entrada Y podra parar el
contador.
16. Dise
ne un circuito que implemente el diagrama de flujo mostrado, utilizando
un contador 161 y las puertas logicas necesarias.
0 0
E 1 A
1 0 1
* 1
D 1 B 0 C
0 0 1 0
20
Reloj
X
X Z
Q T
Q Reloj
19. Construir un registro que permita realizar las siguientes operaciones: es-
critura desde un bus, lectura al mismo bus, complemento, incremento y
puesta a 0. Todas las operaciones deberan ser sncronas, salvo la de lectura.
Implementar el registro con flip-flops J-K y la logica que sea necesaria.
21. Dise
nar un registro de 4 bits (A3 A2 A1 A0 ) que realice las operaciones que
se muestran en la tabla, dependiendo del valor que tomen tres se nales de
control (C2 C1 C0 ).
C2 C1 C0 Operaci on
0 0 0 no operacion
0 0 1 resetear el contenido
0 1 0 cargar en el registro el dato de entrada
0 1 1 incrementar la palabra almacenada
1 0 0 rotar la palabra almacenada. Ej. 1011 1101
1 0 1 desplazar bits a la derecha colocando un 0
en el bit mas significativo. Ej. 1011 0101