ECUADOR
ESCUELA DE COMPUTACION E
INFORMATICA
MATERIA: DIGITALES
DOCENTE:ING.Carlota Delgado
AO 2015 2016
INTRODUCCION
DE LA MATERIA
2
TABLA DE CONTENIDO
CONTENIDO:
INTRODUCCION DE LA MATERIA
.................................................................................................
2
TABLA DE CONTENIDO
.................................................................................................
3
DESARROLLO DE LA MATERIA
.................................................................................................
5
GRUPO # 1 FLIP FLOP SINCRONIZADOS POR RELOJ RS.
..............................................................................................
5
INTRODUCCIN
............................................................................................
5
REGISTRO BSICO CONSTRUIDO CON COMPUERTAS NAND
............................................................................................
5
SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR
RELOJ
............................................................................................
6
FLIP FLOP EN RS
............................................................................................
7
BIESTABLE RS (SET RESET) ASNCRONO
............................................................................................
7
BIBLIOGRAFA
............................................................................................
8
GRUPO # 2 FLIP FLOP SINCRONIZADOS POR RELOJ JK.
..............................................................................................
9
INTRODUCCIN
............................................................................................
9
SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR
RELOJ
..........................................................................................
10
FLIP FLOP TIPO "J-K"
..........................................................................................
11
CONSTANTES DE TIEMPO DE ESTABLECIMIENTO Y DE
RETENCIN
..........................................................................................
11
ENTRADAS ASNCRONAS EN LOS FF
..........................................................................................
12
TABLA DE VERDAD DEL FF TIPO "J - K" CON ENTRADAS
ASNCRONAS
..........................................................................................
13
REFERENCIAS:
..........................................................................................
13
GRUPO # 3 FLIP FLOP SINCRONIZADOS POR RELOJ D.
.............................................................................................
14
INTRODUCCIN
..........................................................................................
14
FLIP.FLOP QUE DISPARA TRANSICIONES EN PENDIENTE
POSITIVA
..........................................................................................
14
FORMAS DE ONDA
..........................................................................................
14
GRUPO # 4 DISPAROS DE FLIP FLOP.
.............................................................................................
16
INTRODUCCIN
..........................................................................................
16
TIPOS DE DISPARO:
..........................................................................................
16
FLIP-FLOP MAESTRO - ESCLAVO
..........................................................................................
16
FLIP-FLOP DISPARO POR BORDE
..........................................................................................
18
DISPARO POR FRANCO POSITIVO
..........................................................................................
18
DISPARO POR FRANCO POSITIVO
..........................................................................................
18
GRUPO # 5 MULTIVIBRADORES ASTABLES.
.............................................................................................
18
INTRODUCCIN
..........................................................................................
18
MULTIVIBRADORES ASTABLES
..........................................................................................
19
EL TEMPORIZADOR 555
..........................................................................................
19
EMPLEO DEL TEMPORIZADOR 555 COMO UN
MULTIVIBRADOR ASTABLE
20
3
GRUPO # 6 MULTIVIBRADORES MONOESTABLES.
.............................................................................................
22
INTRODUCCIN
..........................................................................................
22
MONOESTABLE
..........................................................................................
22
MULTIVIBRADOR:
..........................................................................................
22
CIRCUITO MULTIVIBRADOR MONOESTABLE
..........................................................................................
22
CIRCUITO MULTIVIBRADOR MONOESTABLE
..........................................................................................
23
DIVERSOS TIPOS DE MONOESTABLES:
..........................................................................................
23
OTROS MONOESTABLES
..........................................................................................
24
CIRCUITO INTEGRADO 555
..........................................................................................
24
PINES DEL 555.
..........................................................................................
25
CONCLUSIN
..........................................................................................
25
BIBLIOGRAFA
..........................................................................................
25
GRUPO # 7 SUMADORES Y RESTADORES PARALELOS.
.............................................................................................
27
INTRODUCCIN
..........................................................................................
27
SUMADORES BINARIOS
..........................................................................................
27
EJEMPLO: SUMADORES BINARIOS
..........................................................................................
27
RESTA BINARIA
..........................................................................................
28
SUMADORES Y RESTADORES EN PARALELO.
..........................................................................................
31
SUMADORES PARA LA RESTA
..........................................................................................
32
REGLAS SUMADORES PARA LA RESTA.
..........................................................................................
32
GRUPO # 8 CONTADORES SNCRONOS Y ASNCRONOS.
.............................................................................................
32
INTRODUCCIN
..........................................................................................
33
CONTADORES SNCRONOS Y ASNCRONOS PARALELOS
..........................................................................................
33
DEFINICIN
..........................................................................................
33
CONTADORES SNCRONOS
..........................................................................................
33
74160 CONTADOR PROGRAMABLE BCD CON PUESTA A
CERO
PRIORITARIA.
..........................................................................................
33
74393 DOBLE CONTADOR BINARIO DE 4 BITS.
..........................................................................................
36
74193 Contador/Descontador de 4 bits programable.
..........................................................................................
37
CONTADORES ASNCRONOS
..........................................................................................
39
7490 CONTADOR DE DCADAS.
..........................................................................................
39
7492 CONTADOR DIVISOR POR DOCE.
..........................................................................................
42
7493 CONTADOR BINARIO DE 4 BITS.
..........................................................................................
43
74193 CONTADOR/DESCONTADOR DE 4 BITS
PROGRAMABLE.
..........................................................................................
44
CONCLUSIONES
..........................................................................................
46
BIBLIOGRAFA
..........................................................................................
46
ALARMA CON SENSOR DE MOVIMIENTO (PROYECTO)
................................................................................................
47
FODA DE LA MATERIA
................................................................................................
51
4
DESARROLLO DE LA MATERIA
INTRODUCCIN
El corazn de una memoria son los Flip Flops, este circuito es una
combinacin de compuertas lgicas, A diferencia de las caractersticas
de las compuertas solas, si se unen de cierta manera, estas pueden
almacenar datos que podemos manipular con reglas preestablecidas
por el circuito mismo. Esta es la representacin general par un Flip
Flop (comnmente llamado "FF")
5
La siguiente tabla muestra el estado inicial del Registro Bsico NAND,
cuando sus entradas se encuentran en ALTO (Estado de reposo del
FF). Para comenzar la accin de "Flip Flop" ser necesario enviar a
BAJO alguna de las entradas, con su correspondiente cambio de
estado a la salida.
Hasta ahora hemos visto que un Registro Bsico tiene dos variables
de entrada y responde de manera predecible a ellas, pero Qu
podamos hacer si necesitramos otra variable de control? Cmo
podramos hacer que el registro acte cuando sea conveniente para
nosotros, y no al momento de cambiar sus entradas? Todos los
sistemas digitales tienen bsicamente dos formas de operacin:
Operacin en modo ASNCRONO. En este modo, las salidas
cambian de manera automtica siguiendo las rdenes de las
entradas.
6
La Transicin con pendiente positiva (TPP) o Flanco positivo
(FP). Es cuando la seal de reloj cambia del estado BAJO al
estado ALTO.
FLIP FLOP EN RS
7
Tabla de verdad biestable RS
Q
R S (NOR) Q' (NAND)
0 0 q N. D.
0 1 1 0
1 0 0 1
1 1 N. D. q
N. D.= Estado no deseado q=
Estado de memoria
BIBLIOGRAFA
INTRODUCCIN
Hasta ahora hemos visto que un Registro Bsico tiene dos variables
de entrada y responde de manera predecible a ellas, pero Qu
podamos hacer si necesitramos otra variable de control? Cmo
podramos hacer que el registro acte cuando sea conveniente para
nosotros, y no al momento de cambiar sus entradas? Todos los
sistemas digitales tienen bsicamente dos formas de operacin:
10
FLIP FLOP TIPO "J-K"
a Q = 1, /Q = 0 Si J = 0, y K = 1, se
11
Circuito Detector de Transiciones Negativas
Las figuras nos muestran del lado izquierdo de la lnea verde el pin de
entrada de Reloj del FF, el lado derecho nos muestra el circuito
interno del FF. La diferencia entre CK y CK se debe al retraso en la
propagacin que cualquier compuerta tiene, desde que se aplica una
seal en la entrada, hasta que esta se refleja en la salida. Esta
diferencia en tiempo, nos permite obtener un pulso de salida
solamente cuando ocurre la transicin para la que estn diseados, y
por lo tanto accionar el FF.
INTRODUCCIN
FORMAS DE ONDA
14
La entrada D se aplica directamente a la entrada S, y su
complemento a la entrada. R. El nombre de flip-flop D viene como
consecuencia de su capacidad de transferir datos desde la lnea de
entrada a la salida, siempre que los pulsos de reloj lo permitan.
Cuando D es 0, se activa R0 y el flip-flop pasa a Q = 0; mientras que,
cuando D es 1, se activa S 0 y el flip-flop pasa a Q = 1. En ambos
casos, la entrada se transmite a la salida.
1
5
GRUPO # 4 DISPAROS DE FLIP FLOP.
INTRODUCCIN
TIPOS DE DISPARO:
Flip-Flop Maestro
Esclavo
Disparado por
Tipos de Disparo
Flanco Positivo
Disparo por
Borde
Disparado por
Flanco Negativo
Cuando el pulso de reloj CP es 0, la salida del inversor es 1.
Ya que la entrada de reloj del esclavo es, el flip-flop est
habilitado si la salida Q es igual a Y, en tanto que Q es igual
a Y. El flip-flop maestro se habilita porque CP=0.
1
6
Cuando el pulso llega a 1, entonces la informacin en las
entradas externas R y S se transmiten al flip-flop maestro,
sin embargo, el flip-flop esclavo est aislado mientras el
pulso este en su nivel 1, ya que la salida del inversor es 0.
Cuando el pulso regresa a 0, el flip-flop maestro est aislado
lo cual evita que lo afecten las entradas externas. el flip-flop
esclavo pasa entonces al mismo estado que el flip-flop
maestro.
S Res C
et et K Smbolo
0 0 No hay Cambio
17
0 1 Q1
1 0 Q0
Q(Se
1 1 Complementa)
Concepto:
Otro tipo de flip-flop que sincroniza los cambios de estado
durante la transicin de pulsos de reloj es el disparado por
borde en este tipo de flip-flop, las transiciones de salida ocurren
en un nivel especfico del pulso de reloj.
Cuando el nivel del pulso de entrada excede el nivel umbral, las
entradas estn bloqueadas y, de este modo, el flip-flop no
responde a los cambios adicionales en las entradas hasta que el
pulso de reloj regresa a 0 y ocurre otro pulso. Algunos flip-flops
disparados por borde provocan una transicin en el borde
positivo del pulso y otros causan una transicin en el borde
negativo del pulso.
Concepto:
Cambian de estado en la subida de reloj o bien de la forma de
onda, que se va de la Tensin GND a +5 V.
Este franco se denomina de BAJA a ALTA
Concepto:
Este franco tambin se denomina de ALTA a BAJA (H a L) del
pulso de reloj
Aunque tambin se conoce como Franco Negativo o Posterior
del Pulso del Reloj
INTRODUCCIN
Es un tipo de circuito que genera ondas cuadradas, cuando esta baja
se dice que est en 0 voltios y cuando sube puede tener un valor
determinado como 5v.
18
Hay 3 tipos de multivibradores:
Astables
Monoestables
Biestables
MULTIVIBRADORES ASTABLES
EL TEMPORIZADOR 555
Formulas:
Tiempo alto = 0.69(R1+R2)x C1
Tiempo bajo = 0.69x R2 x C1
Periodo = T1+T2
Frecuencia = 1/T
20
2
1
GRUPO # 6 MULTIVIBRADORES MONOESTABLES.
INTRODUCCIN
MONOESTABLE
MULTIVIBRADOR:
Restaurable o resetable: Una entrada de reset permite
interrumpir el pulso en cualquier momento, dejando el
dispositivo preparado para un nuevo disparo.
Redisparable (retriggerable): Permite reiniciar el pulso con
un nuevo disparo antes de completar la temporizacin. Digamos
que se tiene un temporizador de 4 ms, pero a los 2 ms de
iniciado el pulso se realiza un nuevo disparo; la duracin que se
obtiene es de 2 + 4 = 6 ms. Los monoestables no redisparables
slo permiten el disparo cuando no existe ninguna
temporizacin en curso. Es decir, en el ejemplo anterior
ignorara el segundo disparo y se obtendra un pulso de 4 ms
solamente.
Monoestable-Multivibrador: Son monoestables dobles (Dos,
normalmente independientes) en la misma cpsula que
permiten su conexin de forma que el fin del pulso generado
por uno de ellos dispara al otro.
Para temporizaciones largas, se aaden contadores a un
multivibrador que prolongan la duracin del pulso. Por
ejemplo, el ICM7242.
El uso de monoestables en circuitos digitales est fuertemente
desaconsejado, ya que aaden imprecisiones debidas a los
componentes analgicos, mayor sensibilidad al ruido y a fuertes
golpes, y aumentan el consumo en niveles altsimos y el tamao es
demasiado grande. En su lugar se utilizarn contadores digitales que
generen las temporizaciones a partir de un reloj de referencia
23
OTROS MONOESTABLES
GND (normalmente la 1): es el polo negativo de la
alimentacin, generalmente tierra (masa).
Disparo (normalmente la 2): Es donde se establece el inicio
del tiempo de retardo si el 555 es configurado como
monoestable. Este proceso de disparo ocurre cuando esta
patilla tiene menos de 1/3 del voltaje de alimentacin. Este
pulso debe ser de corta duracin, pues si se mantiene bajo por
mucho tiempo la salida se quedar en alto hasta que la entrada
de disparo pase a alto otra vez.
Pines del 555.
Salida (normalmente la 3): Aqu veremos el resultado de la
operacin del temporizador, ya sea que est conectado como
monoestable, estable u otro. Cuando la salida es alta, el voltaje
ser el voltaje de alimentacin (Vcc) menos 1.7 V. Esta salida
se puede obligar a estar en casi 0 voltios con la ayuda de la
patilla de reinicio (normalmente la 4).
Reinicio (normalmente la 4): Si se pone a un nivel por
debajo de 0.7 Voltios, pone la patilla de salida a nivel bajo. Si
por algn motivo esta patilla no se utiliza hay que conectarla a
alimentacin para evitar que el temporizador se reinicie.
CONCLUSIN
El temporizador 555 nos ayuda a realizar seales de impulso de
acuerdo a nuestras necesidades.
El circuito monoestable posee un estado estable, en el cual
permanece hasta que se le aplica un impulso externo mediante
el pulsador; y que al transcurrir el tiempo t vuelve a su estado
original.
El 555 es un integrado sumamente verstil, pudiendo ser
configurado para trabajar en un rango muy amplio de
frecuencias y, puede trabajar con ciclos de trabajo de casi 0%
al 100%.
BIBLIOGRAFA
25
Sistemas Digitales, Ronald Tocci, pgs: 220-221.
https://itzelarmenta.wordpress.com/2014/12/04/practi
ca-vii-modo-astable-y-monoestable-del-timer-555/
http://unicrom.com/tut_multivibrador_monostable_555.asp
26
GRUPO # 7 SUMADORES Y RESTADORES PARALELOS.
INTRODUCCIN
SUMADORES BINARIOS
O O 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Tabla
(a)
+ 0 1
0 0 1
1 1 10
Tabla (b)
27
Las tablas (a) y (b) muestran las reglas para sumar dos nmeros de
1 bit cada uno, pero estas mismas reglas se aplican cuando se
suman nmeros con un nmero finito de bits. Por ejemplo.
111 ACARREO
SUMANDO
1101 1A
SUMANDO
+0111 0B
1 0 1 0 0 1 SUMA
Cuando sucede que la suma es nicamente entre dos bits, sin tomar
en cuenta la posible suma de un bit de acarreo previo, el circuito que
realiza tal operacin se llama CIRCUITO SEMISUMADOR. Su tabla
funcional se muestra a continuacin.
DEC A B
C S
0
0 0 0 0 0
1 0 1 0 1
2 1 0 0 1
3 1 1 1 0
2
8
La resta o sustraccin binaria es otra de las operaciones aritmticas
comnmente realizadas en las computadoras digitales, la cual se basa
en las reglas mostradas en la siguiente tabla funcional:
TABLA FUNCIONAL
MINUENDO SUBSTRAENDO RESTA PRSTAMO
A B R P0
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
R(A, B) = A r B (20)
P0(A, B) = A'B (21)
De las ecuaciones (20) y (21), se obtiene el Diagrama de la Figura
14.
31
SUMADORES PARA LA RESTA
3
2
INTRODUCCIN
DEFINICIN
CONTADORES SNCRONOS
En los contadores sncronos la seal de reloj se aplica
simultneamente a todas las entradas de reloj de los biestables de los
que est compuesto.
Algunos circuitos integrados contadores sncronos son los siguientes:
74160 CONTADOR PROGRAMABLE BCD CON PUESTA A CERO
PRIORITARIA.
Informacin:
33
Este circuito integrado es un contador programable de 4 bits con
carga de datos paralelo. El reset es asncrono. Dispone de una salida
de acarreo para contajes en cascada, as como de dos entradas de
control del contaje.
Pines:
La relacin de pines de este integrado es la siguiente:
A, B, C, D: Pines de entrada de datos de preseleccin. Estos pines
indican el valor de carga del contaje para realizar un contaje
programado. La carga de estos pines se hace de forma paralela y
sncrona. A es el bit de menor peso (LSB). Entradas sin inversin.
QA, QB, QC, QD: Pines de salida del contaje. Estas salidas indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.
Funcionamiento:
34
3
5
74393 DOBLE CONTADOR BINARIO DE 4 BITS.
1QA, 1QB, 1QC, 1QD, 2QA, 2QB, 2QC, 2QD: Pines de salida del
contaje de cada contador. Estos pines indican el valor del contaje.
1QA y 2QA son los bits de menor peso (LSB). Se trata de cuatro pines
de salida sin inversin.
Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. La funcin de contaje esta deshabilitada mientras la seal
CLR se encuentre a nivel lgico alto. Cuando el pin CLR posea un
nivel lgico alto los pulsos que se reciban por la entrada A sern
contados y se ir incrementando el valor de la salida del contador
conforme aumente el nmero de estos.
36
74193 Contador/Descontador de 4 bits programable.
QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.
37
A, B, C, D: Pines de entrada de datos de entrada. Estos pines indican
el valor de carga del contaje para realizar un contaje programado. La
carga de estos pines se hace de forma paralela y de forma sncrona.
A es el bit de menor peso (LSB). Entradas sin inversin.
Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. Para realizar la carga del valor de las entradas de datos
se deber meter un nivel lgico bajo en la entrada
. La funcin de contaje esta deshabilitada mientras la seal se
encuentre a nivel lgico bajo. El contador dispone de dos entradas de
control del contaje (UP y DOWN), mediante las cuales se selecciona el
tipo de operacin a realizar, contaje o des contaje respectivamente. El
contaje empieza cuando estos pines se encuentran en los estados que
indica la tabla de funcin, as como el des contaje. Para saber cundo
se ha llegado al estado mximo del contaje o estado mnimo del
contaje se disponen de dos pines de salida que lo indican ponindose
a nivel lgico
bajo mientras dure el estado correspondiente ( y
respectivamente). Estos funcionamientos se pueden observar en la
siguiente tabla de funcin.
38
CONTADORES ASNCRONOS
Pines:
La relacin de pines de este integrado es la siguiente:
39
ENTRADAS DE
SALIDAS
RESET
R01 R02 R91 R92 QDQCQBQA
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 CUENTA
0 X 0 X CUENTA
0 X X 0 CUENTA
SALIDAS
CUENTA
QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la
realicen R91 y R01.
40
- La salida QD est conectada a la entrada para cuenta BI-
QUINARIA. Los pulsos de cuenta se introducen por la entrada ,
actuando en los flancos de bajada de stos pulsos.
SALIDA
S
CUENTA
QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la
realicen R91 y R01.
41
7492 CONTADOR DIVISOR POR DOCE.
Pines:
La relacin de pines de este integrado es la siguiente:
Cuando las entradas de puesta a cer0 R01 y R02 estn a nivel alto a
la vez en las salidas aparece el nmero 0 en BCD (todas las salidas a
nivel bajo). Si una de estas entradas est a nivel bajo se produce la
cuenta. Tabla de verdad de las entradas de reset:
ENTRADAS DE
RESET SALIDAS
Q Q Q
R01 R02 D QC B A
1 1 0 0 0 0
0 X CUENTA
X 0 CUENTA
La salida QA est conectada a la entrada para cuenta en BCD.
Los pulsos de cuenta se introducen por la entrada , actuando en
los flancos de bajada de stos pulsos.
42
SALIDA
S
CUENTA
QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 1 0 1 0
7 1 0 1 1
8 1 0 0 0
9 1 0 0 1
10 1 1 1 0
11 1 1 1 1
7493 CONTADOR BINARIO DE 4 BITS.
Pines:
43
La relacin de pines de este integrado es la siguiente:
Cuando las entradas de puesta a cer0 R01 y R02 estn a nivel alto a
la vez en las salidas aparece el nmero 0 en BCD (todas las salidas a
nivel bajo). Si una de estas entradas est a nivel bajo se produce la
cuenta. Tabla de verdad de las entradas de reset:
ENTRADAS DE
RESET SALIDAS
1 1 0 0 0 0
0 X CUENTA
X 0 CUENTA
SALIDA
S
CUENTA
QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
44
Pines:
La relacin de pines de este integrado es la siguiente:
QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.
Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. Para realizar la carga del valor de las entradas de datos
se deber meter un nivel lgico bajo en la entrada
. La funcin de contaje esta deshabilitada mientras la seal se
encuentre a nivel lgico bajo. El contador dispone de dos entradas de
control del contaje (UP y DOWN), mediante las cuales se selecciona el
tipo de operacin a realizar, contaje o descontaje respectivamente. El
contaje empieza cuando estos pines se encuentran en los estados que
indica la tabla de funcin as como el descontaje. Para saber cundo
se ha llegado al estado mximo del contaje o estado mnimo del
contaje se disponen de dos pines de salida que lo indican ponindose
a nivel lgico
bajo mientras dure el estado correspondiente ( y
respectivamente). Estos funcionamientos se pueden observar en la
siguiente tabla de funcin.
45
CONCLUSIONES
BIBLIOGRAFA
(201
0). Contadores. Obtenido de
http://catedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema
%205%20Contadores%202009.pdf
Floyd (2014) Fundamen sistem digitale Obtenid
, T. L. . tos de as s. o de
http://streaming.i2basque.es:8080/varios/fundamentos-de-
sistemas-digitales-floyd-9ed.pdf
Mano M. (s.f.). DISEO DIGITAL. Obtenido de
, M. http://xlibros.com/wp-
content/uploads/2014/03/dise%C3%B1o-digital-3-ed-
morris-mano.pdf
(2014). SISTEMAS DIGITALES Principios y
Tocci,R. J. aplicaciones. Obtenido de
http://comunicacion3unlz.com.ar/wp-
content/uploads/2014/07/Sistemas-digitales-Ronald-
Tocci.pdf
46
ALARMA CON SENSOR DE
MOVIMIENTO (PROYECTO)
MATERIALES
47
ALARMA CON SENSOR DE MOVIMIENTOS
INTRODUCCION
OBJETIVO ESPECIFICO
Implementar el circuito en el protoboard
Comprobar la funcionalidad del dispositivo elaborado
Disear los diagramas respectivo para el funcionamiento
48
LED INDICADOR "HAY O NO MOVIMIENTO
Ya que al ser una materia muy importante y siempre hay que estar
actualizando y como ya acabo el periodo de la materia me quedare
con las ganas de seguir preparndome mas por lo que es una materia
muy interesante.
DEBILIDADES:
En el dominio de la materia me falta mas para hacer un buen
proyecto