Buses Comerciales

Bus XT
Fue lanzado por IBM.
Funcionaba a la misma velocidad que los procesadores
INTEL 8086/8088 (4.77 MHz).
Su bus de datos fue de 8 bits y el de direcciones de 20
bits.
Con el procesador 8088 formaba un tndem perfecto,
pero la ampliacin del bus de datos en el 8086 a los 16
bits dej en entredicho este tipo de bus (aparecieron los
famosos cuellos de botella).
Totalmente obsoleto en nuestros das.
Fue muy similar al bus ISA hasta tal punto que
determinadas tarjetas XT podian trabajar en buses ISA.

1
Bus ISA
Con el AT apareci en el ao 1980 un nuevo bus
denominado ISA Industry Standard Architecture.
El nuevo ISA del AT era asincrono a diferencia del XT
que era sincrono.
Soporta el Bus Mastering esto es trabajar
directamente con la memoria principal del sistema.
Las ultimas versiones disponan de sistemas para
configurar la velocidad. As, un PC a 16 MHz poda
usar un bus a 8 MHz aadiendo un estado de espera
mientras que una CPU a 33 MHz poda hacerlo con
cuatro estados de espera.
Funciona con buses de 8 y 16 bits de datos y 24 bits
de direccionamiento (16 Mbytes direccionables).
2
 Su capacidad de transmisin mxima se sita en 16
Mb/seg.
Su velocidad inicial fue de 4.77 MHz y
posteriormente se ampli a 6 MHz, 8 MHz y 10 MHz
(casi siempre coincidiendo con las velocidades de las
CPUs de la poca).
Como consecuencia el bus forma un cuello de botella
por el cual no pueden transferirse nunca los datos
entre la memoria y la microprocesador lo
suficientemente, rpido. En los discos duros modernos
por ejemplo, la relacin (ratio) de transferencia de
datos es muy superior al ratio del bus.

3
Tarjeta ISA de 8 bits

Tarjeta ISA de 16 bits

4
Bus MCA
Micro Channel Architecture tambin
conocido por Micro-canal, fue desarrollada por
IBM en sus modelos PS/2.
Autoconfigurable.
Incompatible.
Lo ms novedoso de este bus es que incluye
un circuito de control especial a cargo del bus,
que le permita operar independientemente de
la velocidad e incluso del tipo del
microprocesador del sistema.
5
 Circuitera de control, llamada CAP (punto de decisin
central), se enlaza con un proceso denominado control
del bus para determinar y responder a las prioridades
de cada uno de los dispositivos que dominan el bus.
Para permitir la conexin de ms dispositivos, el bus
MCA especifica interrupciones sensibles al nivel, que
resultan ms fiables que el sistema de interrupciones
del bus ISA.
El tipo de conector usado en el bus MCA es
radicalmente distinto a los usados en los ISA y EISA
esto viene derivado de que los conectores de las
tarjetas de expansin MCA eran ms pequeos que
las de estos buses.

6
 Al no tener que guardar compatibilidades y ser
desarrollado desde cero, incorpora ventajas como
una mejor organizacin de los terminales
ofreciendo incluso una extensin de vdeo en el
bus y permitiendo el acceso de otras tarjetas de
expansin directamente a la circuitera de la VGA.
Incorpora tambin una extensin de audio.
Existen versiones de este bus para 16 y 32 bits de
datos y 32 de direccionamiento.

7
 Incorpora un pin de masa cada cuatro terminales con
objeto de reducir al mnimo las emisiones radiadas.
Esto permite aumentar la velocidad mientras se
cumplen las normativas de interferencia
electromagntica (EMI) del FCC americano.
No tuvo demasiado xito fuera del entorno IBM (y
quizs tampoco dentro del mismo), lo que limit su
desarrollo en velocidad a 10 MHz. Soporta el bus
master y desde que apareci, se estableci una
competencia directa con el bus EISA. Este ltimo
result vencedor (aunque el nico que prevaleci
fue el vetusto ISA) desplazando completamente del
mercado al MCA.
8
Bus EISA:Extended Industry Standard Architecture
Es una extensin del bus ISA (Extended ISA) fue una
respuesta al bus MCA de IBM.
Trabaja con 32 bits de datos y otros 32 de
direccionamiento.
Su velocidad de transferencia llega a 33 Mbps (incluso
rfagas de 40 Mbps) frente a los 20 Mbps del bus ISA.
Aunque no fue muy difundido, probablemente por su
elevado precio, en un principio se utiliz en sistemas
industriales.
Sin embargo EISA mantuvo compatibilidad con las
tarjetas de expansin ISA ya existentes lo cual le
oblig a funcionar a una velocidad exactamente de
8.33 MHz.
9
 Fue fabricado por el famoso clan de los nueve (AST,
COMPAQ, EPSON, HEWLETT PACKARD, NEC, OLIVETTI,
TANDY, WYSE y ZENITH).
Permite multiproceso.
En una mquina EISA, puede haber al mismo tiempo hasta
6 buses principales con diferentes procesadores centrales y
con sus correspondientes tarjetas auxiliares.
En este bus hay un chip que se encarga de controlar el
trfico de datos sealando prioridades para cada posible
punto de colisin o bloqueo mediante las reglas de control
de la especificacin EISA. Este chip recibe el nombre de
Chip del Sistema Perifrico Integrado (ISP). Este chip acta
en la CPU como un controlador del trfico de datos.

10
 Soporta bus mastering.
Desgraciadamente, el rendimiento final evaluado
frente al precio de esta tarjeta no la hace una
opcin demasiado recomendable al igual que el
bus MCA.
Existi una variacin llamada P-EISA (Pragmatic
EISA) que fue algo as como un Sper ISA, pero
lo cierto es que no tuvo demasiada aceptacin.
No deja de resultar curioso que el bus EISA ya
incorporaba un sistema de autoconfiguracin de
tarjetas similar, en cierta medida, al Plug&Play
actual.
11
Bus VESA: VESA Local Bus
VL-Bus fue en principio el ms popular y se dise
especialmente para el microprocesador 486, aunque
existieron variaciones para el 386.
Este bus fue diseado por la Video Electronics
Standards Association, consorcio formado a finales de
los ochenta con la idea de promover hardware
relacionado con el vdeo.
De forma distinta al bus ISA ste se acopla directamente
al microprocesador.
Mejor aprovechamiento de la frecuencia de reloj del
microprocesador.
En sistemas 486 econmicos se poda encontrar a
menudo, pero su mejor momento fue rpido y fugaz.
12
 Este bus usa 32 bits para datos y 32 para
direccionamiento.
Trabaja entre 25 y 40 MHz.
Soporta bus master.
Puede coexistir con buses ISA y EISA.
En la practica, el VL-BUS no puede superar los 66
MHz. Por este motivo. la especificacin VL-BUS
original recomienda que los diseadores no empleen
ms de tres dispositivos de bus local en sistemas que
operan a velocidades superiores a los 33 MHz.
Para asegurar la compatibilidad, el VL-Bus est
formado por un bus ISA de 16 bits seguido en lnea
del conector MCA de 62 terminales.
13
 Todo el conjunto conforma el VL-Bus, aunque puede
ser usada de forma independiente la parte de bus ISA.
Este bus es ampliado a 64 bits para su uso con el
Pentium mediante un doble conector (aunque no tuvo
demasiada aceptacin).
Tras la presentacin del procesador Pentium a 64 bits.
VESA comenz a trabajar en un nuevo estndar (VL-
Bus versin 2.0).
La nueva especificacin define una interface de 64 bits
pero que mantienen toda compatibilidad con la primera
especificacin VL-Bus.
El VL-Bus no sustituye al bus ISA como si lo hizo el
EISA, MCA y PCI, sino que lo complementa.

14
15
Bus PCI: Peripheral Components Interconnection
Fue desarrollado por INTEL, da su aparicin en 1993, lo que
le asegur la supervivencia frente al VESA.
Este bus no solo est meditado para no tener la relacin del
bus ISA en relacin a la frecuencia de reloj o su capacidad
sino que tambin la sincronizacin con las tarjetas de
ampliacin.
En relacin a sus direcciones de puertos, canales DMA e
interrupciones se ha automatizado finalmente de tal manera
que el usuario no deber preocuparse ms por ello.
Sus prestaciones son ligeramente inferiores en algunos
aspectos al VESA, ya que debe multiplexar direcciones y
datos para reducir el nmero de terminales a 47 seales.

16
17
 El bus PCI emplea un conectar estilo Micro-canal
de 124 pines (188 en caso de una implementacin
de 64 bits) pero nicamente 47 de estas
conexiones se emplean en una tarjeta de
expansin (49 en caso de que se trate de un
adaptador bus-master).
El lmite prctico en la cantidad de conectores
para buses PCI es de tres; como ocurre con el VL-
Bus, la implementacin de ms conectores
aumentaran la capacitancia del bus y las
operaciones a mxima velocidad resultaran
menos fiables.

18
 El bus PCI estn sincronizados con el procesador.
El bus PCI tiene su propio sistema de interrupciones.
Este tipo de bus soporta hasta diez perifricos aunque es
raro que una placa base integre ms de tres o cuatro
ranuras
Puede funcionar de forma sncrona o asincrona con el
microprocesador dependiendo del ChipSet.
Supera velocidades de transferencia de 132 Mbps en las
versiones actuales.
Por supuesto tambin soporta bus master.
Trabaja en modo burst que le permite tras direccionar una
nica vez, hacer sucesivos envos de informacin omitiendo
(y ahorrando por tanto) nuevos tiempos de
direccionamiento.

19
 Es autoconfigurable y puede coexistir con buses ISA,
EISA y MCA.
Todas las ranuras PCI se conectan de forma indirecta
al microprocesador mediante un controlador de bus
PCI contrariamente al caso del VL-Bus donde la
comunicacin es directa con el microprocesador a
travs de un bus directo.
El acuerdo entre INTEL como fabricante de la
tecnologa PCI y MICROSOFT dio pie a las primeras
versiones fiables de Plug&Play, incorporando el
ChipSet PCI como circuitera especfica para la
identificacin de tarjetas.

20
Bus AGP: Advanced Graphics Port
Se basa en la especificacin PCI 2.1 de 66 MHz.
Aade tres caractersticas fundamentales para incrementar
su rendimiento: operaciones de lectura/escritura en memoria
con pipeline, demultiplexado de datos y direcciones en el
propio bus.
Incremento de la velocidad hasta los 133 MHz, lo que
permitira rangos de transferencia de unos 800-2000
Mb/seg, superiores en ms de 4 veces a los alcanzados por
el estndar PCI.
El bus AGP est exclusivamente dedicado al apartado
grfico esto tiene como consecuencia inmediata que no se
vea obligado a compartir el ancho de banda con otros
componentes, como sucede en el caso del PCI.
21
 Otra caracterstica interesante es que la
arquitectura AGP posibilita la comparticin de la
memoria principal por parte del acelerador grfico,
mediante un modelo que INTEL denomin DIME
(Direct Memory Execute, o ejecucin directa en
memoria) permitiendo esto mejora en el
procesamiento de texturas de los juegos y
aplicaciones 3D, al ser almacenadas estas en la
RAM del sistema y transfirindola tan pronto como
se necesiten.

22
Diagrama de bloques del Bus AGP
23
Bus PCI EXPRESS
Se denomina an a veces por su nombre clave 3GIO, por
"tercera generacin de E/S.
Este bus es el sucesor de la tecnologa PCI, disponible en
las mquinas de sobremesa desde 1992.
Este bus est pensado para sustituir no slo al bus PCI para
dispositivos como Mdems y tarjetas de red, sino tambin al
bus AGP, lugar de conexin para la tarjeta grfica desde
1997. Al contrario que su predecesor paralelo, PCI Express
es un sistema de interconexin serie punto a punto, capaz
de ofrecer transferencias con un altsimo ancho de banda,
desde 200MB/seg para la implementacin 1X, hasta
4GB/seg para el PCI Express 16X que se emplea con
tarjetas grficas.
24
 La notacin 1X y 16X se refiere al ancho del bus o nmero
de lneas disponibles. La conexin en el PCI Express es,
adems, bidireccional, lo que permite un ancho de banda
terico de hasta 8GB/seg para un conector 16X, o unos
asombrosos 16GB/seg para el actual mximo de 32X.
PCI Express tambin incluye caractersticas novedosas,
tales como gestin de energa, conexin y desconexin en
caliente de dispositivos (como USB), y la capacidad de
manejar transferencias de datos punto a punto, dirigidas
todas desde un host. Esto ltimo es importante porque
permite a PCI Express emular un entorno de red, enviando
datos entre dos dispositivos compatibles sin necesidad de
que stos pasen primero a travs del chip host (un ejemplo
sera la transferencia directa de datos desde una
capturadora de vdeo hasta la tarjeta grfica, sin que stos
se almacenen temporalmente en la memoria principal).
25
 PCI Express tambin optimiza el diseo de placas base,
pues su tecnologa serie precisa tan slo de un nico cable
para los datos, frente a los 32 necesarios para el PCI
clsico, el cual tambin necesitaba que las longitudes de
estos fuesen extremadamente precisas. La escalabilidad es
otra caracterstica clave, pues se pretende que las versiones
posteriores de PCI Express sustituyan cualquier
caracterstica que PCI o, en el segmento de servidores, PCI-
X, puedan ofrecer.
Dado que PCI Express es, a nivel fsico, un enlace chip a
chip, podra ser usado, en teora, para sustituir a la gran
cantidad de tecnologas de interconexin actuales; sin
embargo, est siendo orientado nicamente hacia tareas
muy especficas.
26
 En el siguiente grfico se puede apreciar una
comparacin de las capacidades de los buses a lo
largo del tiempo.

27
 La diferencia ms obvia entre PCI-Express y su antecesor
es que, mientras PCI emplea una arquitectura en paralelo,
su sucesor utiliza una arquitectura serie punto a punto o
conmutada. Una ventaja del bus Serie frente al Paralelo es
el alto ancho de banda que se puede conseguir con un
nmero mucho menor de seales. Dichas conexiones no
llegan a situaciones llamadas "delay skew", donde los bits
en paralelo llegan en distintos instantes de tiempo y han de
ser sincronizados. Adems, son ms baratas de
implementar. Ciertamente, los interfaces paralelos pueden
ser extremadamente veloces y muy efectivos para algunos
interfaces a nivel de chips, o en la tecnologa SCSI por
ejemplo.

28
 Una simple conexin serie de PCI-Express consta de una
conexin dual utilizando dos pares de seales
diferencialmente dirigidas y de baja tensin, un par de
recepcin y otro de envo (cuatro cables). Una seal
diferencial se deriva usando la diferencia de potencial entre
dos conductores.
La conexin dual permite que los datos sean transferidos en
ambas direcciones simultneamente (full duplex).
Con el bus PCI, un dispositivo debe requerir primero acceso
al bus PCI compartido desde un rbitro central, y luego
tomar control del bus para transferir datos al dispositivo de
destino.

29
 Un flujo de datos/reloj serie puede ser transferido sobre
distancias mucho mayores que usando buses paralelo con
los relojes separados (los buses paralelo con los relojes
sncronos pueden sufrir problemas de recuperacin y de
ruidos en la seal).
Tambin, los enlaces en serie son ms baratos de
implementar, lo cual es un buena alternativa para conectar
dispositivos de Entrada/Salida internamente, y tambin para
conexiones largas externas.
Sin embargo, extraer y crear los relojes de manera que
vayan como se ha expuesto conlleva una sobrecarga
adicional de procesamiento, por tanto, las interfaces
paralelas tienden ms a ser usadas para unir procesadores
de alta velocidad y componentes de chipset en un sistema
multiprocesador actual, ya que poseen una latencia menor.
30
Vista lgica de un switch en PCI Express
31
Placa de PC conteniendo los buses PCI-Express
32