PROYECTO DE INGENIERIA
Noviembre 2015
Proyecto Final de Ingeniera -U.N.R.-
INDICE
RESUMEN ............................................................................................................................................................................ 4
1. INTRODUCIN ........................................................................................................................................................... 5
1.1. PROCESO DE COMUNICACIN ....................................................................................................................................... 5
1.1.1. Red de Comunicaciones ............................................................................................................................ 5
1.2. COMUNICACIONES EN LOS PROCESO INDUSTRIALES ........................................................................................................... 5
1.2.1. Modelo de Automatizacin CIM ............................................................................................................... 6
1.2.2. Objetivos del Modelo CIM ........................................................................................................................ 6
1.2.3. Concepto del Modelo CIM ........................................................................................................................ 6
1.2.3.1. Niveles del modelo CIM: ......................................................................................................................... 7
1.2.4. Jerarqua de las redes de comunicacin segn el Modelo CIM ................................................................ 8
1.2.4.1. Redes de Informacin ............................................................................................................................. 8
1.2.4.2. Redes de Campo ..................................................................................................................................... 8
1.3. MODELO OSI ........................................................................................................................................................... 9
1.3.1. Flujo de informacin entre capas en el modelo OSI ............................................................................... 10
1.4. MODELO OSI PARA LAS COMUNICACIONES INDUSTRIALES ................................................................................................ 11
1.5. TOPOLOGA DE REDES ............................................................................................................................................... 12
1.5.1. Punto a punto ......................................................................................................................................... 12
1.5.2. Bus .......................................................................................................................................................... 12
1.5.3. rbol ....................................................................................................................................................... 13
1.5.4. Anillo ....................................................................................................................................................... 13
1.5.5. Estrella .................................................................................................................................................... 14
1.6. MTODOS DE ACCESO AL MEDIO ................................................................................................................................. 15
1.6.1. Mtodo de acceso a la red con control. ................................................................................................. 15
1.6.1.1. Mtodo de sondeo y seleccin. ............................................................................................................ 15
1.6.1.2. Mtodo de paso de testigo. .................................................................................................................. 15
1.6.2. Mtodo de acceso a la red aleatorios. .................................................................................................... 17
1.6.3. Sistemas determinista y probabilstico. .................................................................................................. 18
1.7. REDES INDUSTRIALES COMERCIALES ......................................................................................................................... 18
1.7.1. AS-i (Actuator/Sensor Interface) ............................................................................................................. 19
1.7.2. P-Net ....................................................................................................................................................... 19
1.7.3. PROFIBUS (PROcess FIeld BUS) ............................................................................................................... 19
1.7.4. HART (Highway Addressable Remote Transducer) ................................................................................. 19
1.7.5. Modbus ................................................................................................................................................... 20
1.7.6. Interbus ................................................................................................................................................... 20
1.7.7. CAN (Controller Area Network) .............................................................................................................. 21
1.7.8. DeviceNet ................................................................................................................................................ 21
1.7.9. Ethernet Industrial .................................................................................................................................. 21
2. REDES DE COMUNICACIN INDUSTRIALES UTILIZADAS EN EL PROYECTO ........................................................... 22
2.1. AS-I (INTERFACE ACTUADOR/SENSOR) ........................................................................................................................ 22
2.1.1. Introduccin ............................................................................................................................................ 22
2.1.2. Caractersticas fundamentales................................................................................................................ 23
2.1.3. Principales datos tcnicos ....................................................................................................................... 23
2.1.4. Ciclo de lectura y escritura en los esclavos ............................................................................................. 25
2.1.5. Transmisin de datos .............................................................................................................................. 27
2.1.6. Las fases operativas ................................................................................................................................ 28
2.1.6.1. Modo de inicializacin .......................................................................................................................... 29
2.1.6.2. Fase de arranque .................................................................................................................................. 29
2.1.6.3. Modo normal ........................................................................................................................................ 29
2.1.7. Formato de los mensajes AS-i ................................................................................................................. 30
2.2. PROFIBUS (PROCESS FIELD BUS) ............................................................................................................................... 31
2.2.1. Introduccin ............................................................................................................................................ 31
2.2.2. Caractersticas generales ........................................................................................................................ 31
2.2.3. Caractersticas principales ...................................................................................................................... 31
Pgina 2 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 3 de 98
Proyecto Final de Ingeniera -U.N.R.-
RESUMEN
El presente trabajo incluye el desarrollo e implementacin de una red industrial de monitoreo y
control de proceso de una planta industrial a escala acadmica, conformada por dos estaciones
ejecutando procesos de tecnologas primarias independientes, las que, adems de resolver su
funcionamiento particular, envan informacin de estado a un nivel de control superior (Nivel de
Supervisin), recibiendo del mismo rdenes que determinan diferentes modos de funcionamiento
(recetas).
La estructuracin del proyecto se bas en el modelo CIM (Manufactura Integrada por
Computadora), el cual abarca todas las etapas de un proceso productivo: fabricacin, supervisin y
gestin. Para la resolucin de los automatismos de cada estacin de trabajo se utilizaron las
potencialidades de las herramientas de modelado Grafcet y Gua GEMMA.
Se realiz un estudio detallado de tres redes de campo de diferentes niveles de gran difusin en la
industria: para la conexin de sensores y actuadores se utiliz el protocolo AS-i, en tanto que los
controladores del sistema se comunican utilizando el protocolo industrial PROFIBUS-DP, dejando
el protocolo Ethernet para programacin y supervisin.
La infraestructura resultante se utilizar en las actividades que el Departamento de Sistemas e
Informtica desarrolle vinculadas a la temtica de la Informtica Industrial, para la elaboracin
prctica de desarrollos sobre la temtica, teniendo la ventaja de poseer todo el hardware de la red
de comunicacin resuelto. As se podrn implementar prcticas muy cercanas a problemas reales
de ingeniera y de mediana envergadura.
Pgina 4 de 98
Proyecto Final de Ingeniera -U.N.R.-
1. INTRODUCIN
Pgina 5 de 98
Proyecto Final de Ingeniera -U.N.R.-
Red de
Muy bajo Bajo Instantnea
sensores
Pgina 6 de 98
Proyecto Final de Ingeniera -U.N.R.-
Cada nivel de la pirmide se caracteriza por llevar a cabo labores especficas, asociando a las
mismas diferentes tipos de informacin y procesamiento, determinando al mismo tiempo la
jerarqua a la cual pertenece una red. La informacin fluye tanto en sentido horizontal (dentro del
nivel propio) como en sentido vertical (a un nivel superior o inferior).
Pgina 7 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 8 de 98
Proyecto Final de Ingeniera -U.N.R.-
restricciones (garantizando que las restricciones de tiempo sern respetadas con cierta
probabilidad). A diferencia de las redes de informacin, estn diseadas para enfrentar un trfico
formado por un gran nmero de pequeos paquetes, intercambiados con frecuencia entre un alto
nmero de estaciones que forman la red y que muchas veces trabajan en tiempo real.
Los requerimientos de las redes son diferentes de acuerdo al nivel de automatizacin para el cual
operan. Mientras que los tiempos de transmisin entre un paquete y otro en una red del nivel de
empresa, puede alcanzar minutos u horas, en el caso de las redes del nivel de sensor/actuador,
son del orden de los microsegundos a milisegundos. Asimismo, el volumen de datos transmitidos
es muy elevado en las redes del nivel de factora y empresa (del orden de los megabytes),
mientras que en las redes de ms bajo nivel es de unos cuantos bytes, o incluso bits.
A continuacin se muestra una imagen que muestra dicha clasificacin.
Pgina 9 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 10 de 98
Proyecto Final de Ingeniera -U.N.R.-
Al final, la Capa Fsica enva esta secuencia de bits hacia la Estacin 2 a travs de un medio fsico.
Una vez recepcionada dicha secuencia en la Estacin 2, la misma se extrae y es enviada al nivel
superior: de esta forma la informacin comienza a ascender por cada capa, cada una de las
cuales se encarga de quitarle el encabezado correspondiente, hasta que finalmente llega a la Capa
de Aplicacin de la Estacin 2 y los datos se vuelven tiles para la aplicacin del usuario.
Pgina 11 de 98
Proyecto Final de Ingeniera -U.N.R.-
Ventajas:
Topologa simple en su instalacin
Control de acceso al medio sencillo
En caso de existir una falla en un nodo, el resto de los nodos puede seguir funcionando
Desventajas:
Topologa vlida para pocos nodos, debido a su complejidad en el cableado
Se requieren mltiples placas de comunicacin
1.5.2. Bus
La topologa de tipo Bus consta de una nica lnea, compartida por todos los nodos de la red. Al
ser un bus compartido, antes de enviar un mensaje, cada nodo ha de asegurarse que el bus est
libre (ningn otro nodo est transmitiendo un mensaje en ese momento).
Solo es posible que un mensaje pueda circular por el canal en cada momento. En caso de que un
dispositivo enve un mensaje en el mismo momento en que lo est haciendo otro dispositivo, se
produce una colisin.
Pgina 12 de 98
Proyecto Final de Ingeniera -U.N.R.-
Ventajas:
Bajo costo de instalacin
En caso de existir una falla en un nodo, el resto puede seguir funcionando
Control de flujo sencillo
Todos los nodos pueden comunicarse entre s directamente
El agregado de nuevos nodos o la eliminacin de nodos existentes es sencillo
Desventajas:
En caso de redes abarcando grandes distancias, ser necesario el uso de repetidores de red
Existe gran probabilidad de colisiones en la red
Dependencia total del canal: si ste falla la red no puede funcionar
1.5.3. rbol
Este tipo de red est formado por un grupo de buses conectados entre s, dando lugar a una
estructura arbrea. Con este sistema se consigue mayor alcance que el proporcionado por un bus
simple, aunque se incrementa el problema de la atenuacin.
Este tipo de red puede aplicarse para realizar una red por departamentos o zonas independientes.
1.5.4. Anillo
La topologa de anillo es un caso particular de la conexin en bus, donde los dos extremos se unen
para formar una estructura cerrada en forma de anillo.
Dentro del anillo la informacin fluye en un nico sentido. El mecanismo de transmisin es dejar
que el mensaje circule por el anillo hasta llegar a su receptor.
La insercin de un nuevo equipo en el anillo es fcil: se necesita tan solo abrir el anillo, aadir el
nuevo equipo, y cerrar el anillo.
La velocidad de la red est dada por el equipo ms lento en la misma.
Pgina 13 de 98
Proyecto Final de Ingeniera -U.N.R.-
Ventajas:
No existen problemas de enrutamiento de mensajes, ya que todos los mensajes circulan por el
mismo camino
Facilidad para la insercin de un nuevo nodo o remocin de uno existente
No se producen colisiones
Se reducen los problemas de atenuacin, ya que cada nodo acta como repetidor de seal
Desventajas:
En caso de existir una falla en alguno de los equipos del anillo, ste queda fuera de servicio, por
lo que la red deja de funcionar
Este tipo de topologa es vlida para distancias cortas
1.5.5. Estrella
En este tipo de topologas cada dispositivo tiene un enlace punto a punto con un controlador
central, generalmente llamado concentrador o hub. Los distintos nodos de la red no estn
directamente conectados entre s. El concentrador acta como un intercambiador de datos entre
los nodos de la red.
Pgina 14 de 98
Proyecto Final de Ingeniera -U.N.R.-
Ventajas:
No existen problemas de encaminamiento: todos los mensajes circulan por el mismo camino.
En caso de que un equipo de la red presente un problema, la red sigue en funcionamiento.
Desventajas:
En caso de existir una falla en el equipo concentrador quedando fuera de servicio, toda la red
deja de funcionar.
Pgina 15 de 98
Proyecto Final de Ingeniera -U.N.R.-
En el momento en que una estacin enva una trama testigo pueden darse las siguientes
situaciones:
Si la trama no est destinada a ella misma, retransmite la misma trama a la siguiente estacin.
Si la trama es el testigo, la estacin est en condiciones de enviar informacin a otras
estaciones de la red.
Si el testigo vuelve a la estacin emisora con un ACK en los datos, quiere decir que la
informacin ha sido recibida correctamente por la estacin de destino. En ese momento se
libera el testigo y se pasa a la siguiente estacin.
Existe un lmite para la posesin del testigo por las estaciones. Si este tiempo se supera, el testigo
debe enviarse a la estacin siguiente. Este tiempo puede ser igual o diferente para cada una de las
estaciones o conjunto de estaciones: de esta manera se pueden asignar diferentes prioridades a
cada una de ellas.
Pgina 16 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 17 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 18 de 98
Proyecto Final de Ingeniera -U.N.R.-
1.7.2. P-Net
P-NET utiliza para la conexin fsica el estndar RS-485 con transmisin asncrona a 76.800 bps. Es
una norma multimaestro y multired, es decir, varios maestros pueden conectarse al mismo bus y
varios buses pueden interconectarse formando una red mayor mediante pasarelas (gateways). La
segmentacin hace posible que cada segmento de bus tenga un trfico local independiente, con lo
que se incrementa el ancho de banda del sistema global. Hay 3 tipos de dispositivos que pueden
ser conectados a una red P-NET: maestros, esclavos y pasarelas (gateways). Todas las
comunicaciones estn basadas en el principio de que un maestro enva una peticin y la estacin
esclava devuelve una respuesta. Es un sistema muy robusto con respecto a los errores,
realizndose continuamente un control de los mismos por parte de las estaciones esclavas,
notificando al nodo principal si se produce un error.
Pgina 19 de 98
Proyecto Final de Ingeniera -U.N.R.-
bucle. La velocidad de transferencia de este protocolo es de 1.200 bps y puede alcanzar distancias
de 3.000 metros con el uso de cable de par trenzado apantallado.
El mtodo de acceso al medio es un mtodo de sondeo y seleccin principal-subordinado. Pueden
existir hasta dos estaciones principales (primaria y secundaria).
1.7.5. Modbus
El bus se compone de una estacin activa (maestra) y de varias estaciones pasivas (esclavas). La
estacin principal es la nica que puede tomar la iniciativa de intercambio de informacin, no
pudiendo las estaciones subordinadas comunicarse directamente. Existen dos mecanismos de
intercambio:
Pregunta/respuesta: La estacin principal transmite preguntas a una subordinada
determinada, la que a su vez transmite una respuesta a la principal.
Difusin: La estacin principal transmite un mensaje a todas las estaciones subordinadas del
bus, que ejecutan la orden sin transmitir ninguna respuesta.
En una red Modbus existen una nica estacin principal y hasta 247 estaciones subordinadas
(direcciones en el rango 1 a 247). Slo la principal puede iniciar una transaccin. Para comunicarse
con las estaciones subordinadas, la principal enva unas tramas que llevan: la direccin del
receptor, la funcin a realizar, los datos necesarios para realizar dicha funcin y un cdigo de
comprobacin de errores. Cuando la trama llega a la estacin subordinada direccionada, sta lee
el mensaje, y si no ha ocurrido ningn error realiza la tarea indicada. Entonces la subordinada
enva una trama respuesta formada por: la direccin de la subordinada, la accin realizada, los
datos adquiridos como resultado de la accin y un cdigo de comprobacin de errores. Si el
mensaje enviado por la principal es de tipo difusin (broadcast), o sea, para todas las estaciones
subordinadas (se indica con direccin 0), no se transmite ninguna respuesta. Si la estacin
receptora recibe un mensaje con algn error, contesta a la principal con un cdigo de error.
1.7.6. Interbus
Interbus trabaja con un sistema de acceso Maestro-Esclavo, siendo topolgicamente un sistema
en anillo donde el conductor de datos de ida y de retorno dentro de un cable que pasa por todos
los nodos. En el anillo que parte del principal pueden conectarse subsistemas en anillo
subordinados para estructurar el sistema completo. Un sistema subordinado puede tener carcter
local (bus perifrico) que sirve para formar grupos de estradas/salidas locales dentro de un
armario, o puede ser un sistema que acople participantes descentralizados a lo largo de distancias
grandes. El nivel fsico se realiza con el estndar RS-485, utilizando cables de par trenzado y que
utilizan 5 hilos, debido a la estructura del anillo y a la conduccin adicional de una tierra lgica. El
empleo de la estructura en anillo aporta dos ventajas determinantes para el sistema: por un lado,
ofrece la posibilidad de emisin y recepcin simultnea de datos (full dplex) y, por otro lado, en
un sistema en anillo se puede conseguir un mejoramiento del diagnstico propio del sistema, ya
que un sistema en anillo con acoplamiento activo de nodos permite una segmentacin de la
instalacin en sistemas parciales elctricamente independientes, pudiendo as detectar el punto
de un fallo.
La transferencia de datos a los nodos individuales no se efecta a travs de una direccin de bus
como sucede en otros sistemas, sino a travs de la posicin fsica que tiene en el sistema en anillo.
Pgina 20 de 98
Proyecto Final de Ingeniera -U.N.R.-
1.7.8. DeviceNet
El protocolo DeviceNet es un estndar abierto que permite una solucin de red econmica al nivel
de dispositivo. Est basado en la experimentada tecnologa de red CAN.
El protocolo DeviceNet contempla comunicaciones entre estaciones con la misma funcionalidad
(peer-to-peer) y comunicaciones activa-pasiva (maestro-esclavo). Puede funcionar a tres
velocidades distintas: 125 Kbps (longitud mxima: 500 metros), 250 Kbps (longitud mxima 250:
metros), y 500 Kbps (longitud mxima 100: metros). La topologa es la de un bus lineal,
transportando por el mismo cable de red los datos y la alimentacin de los dispositivos. La
longitud mxima de datos en una trama es de 8 octetos. El mximo nmero de nodos permitidos
es de 64.
Pgina 21 de 98
Proyecto Final de Ingeniera -U.N.R.-
Los lazos de cables utilizados hasta ahora en este nivel son reemplazados por un nico cable
elctrico: el cable AS-i. Por medio del cable AS-i y del maestro AS-i se acoplan sensores y
actuadores binarios de la categora ms simple a las unidades de control a travs de mdulos AS-i
en el nivel de campo.
El bus AS-i es una red estndar de mercado, robusta y suficientemente flexible, que cumple con
todos los requerimientos para un bus de comunicacin industrial.
Pgina 22 de 98
Proyecto Final de Ingeniera -U.N.R.-
Bsicamente se conocen dos versiones operativas de AS-i, que son las versiones 2.0 y 2.1. Existen
algunas diferencias entre ellas, aunque son totalmente compatibles. La principal diferencia es la
ampliacin de 31 a 62 esclavos que puede controlar un maestro AS-i.
En la versin 2.0 tan solo existe un tipo de esclavo con una cantidad de direcciones unvocas, y
cada esclavo puede contener como mximo 4 entradas + 4 salidas. Esto significa que un maestro
AS-i versin 2.0 puede controlar una red formada como mximo por 31 esclavos (direcciones 1 a
Pgina 23 de 98
Proyecto Final de Ingeniera -U.N.R.-
31), con un total de 124 seales de entrada + 124 seales de salidas. A estos esclavos se los
denomina esclavos nicos.
En la versin 2.1 pueden existir dos tipos de esclavos con las mismas direcciones, que se
diferencian porque uno ser esclavo A y otro que ser esclavo B. Cada esclavo puede contener
como mximo 4 seales de entrada + 3 seales de salida.
Por lo tanto, un maestro AS-i versin 2.1 podr controlar una red formada como mximo por 62
esclavos (direccin 1A a 31A y 1B a 31B) con un total de 248 seales de entrada + 186 seales de
salida.
Ambas versiones son compatibles entre s: esclavos versin 2.0 se pueden conectar a una red en
donde el maestro es versin 2.1; bien, puede haber esclavos versin 2.1 conectados a una red
controlado por un maestro versin 2.0. En el segundo ltimo caso el maestro no entiende de
esclavos A ni B, por lo que esta ventaja se pierde.
En cualquier caso no puede haber en una misma red un esclavo nico con la direccin X y otro
esclavo A o B con la misma direccin X.
Pgina 24 de 98
Proyecto Final de Ingeniera -U.N.R.-
Por ser determinista, el sistema nos asegura que en 5 ms ha realizado la actualizacin de datos en
los 31 esclavos tipo A y nicos, y en otros 5 ms asegura la actualizacin de datos en los 31
esclavos tipo B, lo que indica que si tenemos los 62 esclavos conectados en la misma red, el
maestro AS-i habr actualizado los datos en un tiempo mximo de 10ms.
Pgina 25 de 98
Proyecto Final de Ingeniera -U.N.R.-
La estructura del sistema est formada por un autmata programable que integra la CPU y el
maestro AS-i. De ste parte la red AS-i donde se conectan los diferentes esclavos.
El maestro AS-i dispone de su propio procesador: ste realiza la funcin de actualizar todos los
datos de los esclavos conectados en la red y guardarlos en su propia memoria no voltil. Por tanto,
leer el estado de la seal de entrada de cada esclavo y las copiar en su memoria, como as
tambin asignar a cada salida de cada esclavo el estado que est registrado en su memoria.
La CPU deber realizar el traslado de los datos del estado actual de las entradas, as como del
estado en que se deseen poner las salidas de cada uno de los esclavos conectados en la red.
Para ello se deber asignar un espacio en la memoria de datos del PLC. Puede ser el rea de
marcas (M), aunque lo ms comn es reservar un rea de bloque de datos (DB). Por tanto, el
programa del PLC, en primer lugar copiar los datos registrados en la memoria no voltil del
maestro AS-i que corresponden al estado de las entradas de cada uno de los esclavos, y a
continuacin ya podr hacer uso de estos datos realizando el programa correspondiente a la
aplicacin, y por ltimo enviar los datos que corresponden al estado en que se desea que estn
las salidas de los esclavos al maestro AS-i.
Mientras la CPU del PLC realiza su scan, la CPU maestra de AS-i realiza su propio scan sobre los
esclavos configurados y conectados al bus. De esta forma los datos del estado en el que se
encuentran las seales de entrada y salida de cada uno de los esclavos estarn totalmente
actualizados para que la CPU, cuando lo crea necesario, haga uso de los mismos.
Pgina 26 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 27 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 28 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 29 de 98
Proyecto Final de Ingeniera -U.N.R.-
En caso de que el maestro posea el mximo de 32 esclavos, nos da un tiempo promedio para
escanear a todos los esclavos de la red de aproximadamente 5 ms.
A continuacin se listan las diferentes rdenes que cumplen este tipo de formato dentro del
protocolo AS-i:
Intercambio de datos (Data Exchange)
Escritura de parmetros (Write Parameter)
Asignacin de direccin (Assign Address)
Supresin de direccin (Delete Address )
Inicializacin (Reset)
Lectura de la configuracin de E/S (Read I/O Configuration)
Lectura del cdigo de identificacin (Read ID Code)
Lectura de estado (Read Status)
Lectura y puesta a cero del estado (Read and Reset Status)
Pgina 30 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 31 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 32 de 98
Proyecto Final de Ingeniera -U.N.R.-
Nivel de aplicacin (Nivel 3), en donde se realizan las aplicaciones que permiten a los usuarios
entrar en los sistemas de comunicaciones. As se definen las funciones de las aplicaciones que
utilizarn para realizar los mensajes entre los dispositivos del bus, la comunicacin entre
sistemas de automatizacin y dispositivos de campo. As FMS contiene el protocolo de
aplicaciones, y ofrece al usuario de un grupo de servicios de comunicacin amplio y potente.
Mediante el protocolo LLI (Lower Layer Interface = interfaz para el nivel inferior), permite a las
aplicaciones acceder al nivel de enlace FDL (Fieldbus Data Link) del nivel de enlace de datos.
En Profibus-DP, el acceso al nivel 2 (enlace de datos) se realiza desde el nivel de usuario por medio
de DDLM (Direct Data Link Mapper = enlace de datos por direccionamiento inmediato). Adems,
utiliza el protocolo Fieldbus Data Link (FDL). En este nivel, los PLCs utilizan las instrucciones SEND
(envo de datos) y RECEIVE (lectura de datos recibidos).
Pgina 33 de 98
Proyecto Final de Ingeniera -U.N.R.-
rea de conductor > 0,34 mm2 (22 AWG) > 0,22 mm2 (24 AWG)
Pgina 34 de 98
Proyecto Final de Ingeniera -U.N.R.-
La siguiente tabla muestra la longitud mxima de los cables de tipo A y B para las diferentes
velocidades de transmisin.
Velocidad de transmisin (Kbit/seg) 9.6 19,2 93,75 187,5 500 1500
Pgina 35 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 36 de 98
Proyecto Final de Ingeniera -U.N.R.-
Este mtodo de solicitud de acceso al bus necesita que cada estacin conozca la direccin de
las estaciones anterior y posterior, respecto al sentido de circulacin del testigo. La direccin
de la estacin de la que se recibe y la direccin de la estacin a la que se transmite se debe
establecer al configurar la red. De esta forma se independiza la topologa fsica de la lgica. La
disposicin fsica de las estaciones conectadas al bus es independiente del orden lgico en el
que se transmite el testigo. Una estacin est encargada de iniciar el testigo, y el orden o
secuencia de posesin del mismo est dado por la configuracin lgica de las estaciones. As,
aunque las estaciones estn conectadas en bus, la posesin del medio se pasa de una a otra
segn una lista predeterminada.
Como muestra la figura precedente, el testigo se compone de diversos campos. Cada estacin
maestra recepciona los mensajes testigos, observa el campo de direccin y acta en
consecuencia:
Si no est destinado a ella misma, retransmite el testigo a la siguiente estacin.
Si el testigo est libre, significa que se puede transmitir y enviar datos. Como el testigo
incluye el campo de direccin de destino, los datos tienen un destinatario explcito. As, las
estaciones no destinatarias actan como repetidoras al observar que el mensaje no va
enviado a ellas.
Si el testigo vuelve con la direccin de la propia estacin y con el campo de aceptacin
modificado, el dato ha sido recibido sin errores en la estacin de destino. En este caso el
testigo debe ser liberado, ya que el mismo fue modificado por la estacin de destino. Es la
estacin transmisora la que libera el testigo, cuando ste ha realizado una rotacin,
pasando por el destinatario.
Las estaciones que no precisan transmitir quedan a la escucha, permitiendo que circule el
testigo. Existe un tiempo lmite de posesin del testigo para las estaciones. As, si se supera
dicho tiempo, el testigo es liberado por la siguiente estacin a la que llega. Este tiempo puede
ser un campo de la trama que se modifica cada vez que se retransmite por una estacin.
Adems permite la implantacin de esquemas de prioridades.
Pgina 37 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 38 de 98
Proyecto Final de Ingeniera -U.N.R.-
Con respecto a la velocidad del bus, ste requiere cumplir con un tiempo mnimo para realizar la
comunicacin entre estaciones maestras y estaciones esclavas.
En caso de tener una configuracin de red, en la cual solo existe un maestro y hasta 30 estaciones
esclavas, se presenta una tabla comparativa de los tiempos de ciclo de bus medidos sobre 2 bytes
de entrada y otros 2 bytes de salida en cada estacin esclava.
Nmero de estaciones esclavos
Velocidad de transmisin
5 10 15 20 25
500Kbps 4 6 9 12 14
Tabla 2.6 Tiempos (ms) de ciclo en funcin de la velocidad de transmisin y nmero de estaciones
Pgina 39 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 40 de 98
Proyecto Final de Ingeniera -U.N.R.-
Maestro clase 1 (DPM1): es un controlador principal que intercambia datos cclicamente con
los esclavos. Los controladores lgicos programables (PLC) son un ejemplo de este tipo de
dispositivos.
Maestro clase 2 (DPM2): son estaciones de ingeniera utilizadas para configuracin, monitoreo
o sistemas de supervisin.
Esclavo: es un dispositivo perifrico que realiza la lectura de entradas (normalmente
dispositivos de mando y de deteccin) y enva informacin a las salidas que a l se encuentran
conectadas (normalmente dispositivos de accionamiento). Entre los esclavos se encuentran
dispositivos tales como: dispositivos de entrada/salida, convertidores de frecuencia de
motores, vlvulas, y transductores. La informacin de entrada/salida que pueden proporcionar
depende del tipo de dispositivo, pudiendo proveer un mximo de 246 bytes de entrada y 246
bytes de salida.
Pgina 41 de 98
Proyecto Final de Ingeniera -U.N.R.-
Prembulo: este campo seala el comienzo de la trama. Consta de 7 bytes con unos y ceros
alternados que permiten sincronizar las estaciones.
SFD (Start Frame Delimiter): este campo indica el comienzo de la trama Ethernet IEEE 802.3. Su
valor es: 10101011.
Pgina 42 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 43 de 98
Proyecto Final de Ingeniera -U.N.R.-
CABECERA
Pgina 44 de 98
Proyecto Final de Ingeniera -U.N.R.-
CABECERA
Pgina 45 de 98
Proyecto Final de Ingeniera -U.N.R.-
Flags (6 bits): est formado por 6 banderas de 1 bit cada una. Cuando alguo de sus bits vale 1
significa que la bandera correspondiente est activa.
Tamao de ventana o ventana de recepcin (16 bits): tamao de la ventana de transmisin =
nmero mximo de octetos que se est dispuesto a aceptar en el buffer de recepcin.
Cdigo de redundancia (ingl. checksum = suma de verificacin) (16 bits): verifica la integridad
de los datos y la cabecera. Se calcula usando, adems, una pseudocabecera que IP pasa a TCP y
que incluye las direcciones IP de origen y destino (esto permite a TCP verificar que el destino es
el correcto), el campo de protocolo y el campo de longitud del segmento.
Puntero urgente (16 bits): indica el desplazamiento necesario para determinar el ltimo octeto
de datos urgentes que ste transporta.
Opciones: permite aadir caractersticas no cubiertas por la cabecera fija.
Relleno: usado para ajustar el tamao del segmento en una cantidad entera de bytes.
CABECERA
Pgina 46 de 98
Proyecto Final de Ingeniera -U.N.R.-
Una red Profinet IO contiene al menos un controlador IO y uno o ms dispositivos IO. Cada
dispositivo IO puede intercambiar datos con varios controladores IO. Usualmente los supervisores
Pgina 47 de 98
Proyecto Final de Ingeniera -U.N.R.-
2.3.2.2. Performance
La comunicacin en tiempo real (ingl. RT = Real Time) constituye la base para el intercambio de
datos en Profinet IO. Los datos transmitidos mediante RT se tratan con mayor prioridad,
comparados con los datos bajo TCP/IP UDP/IP. Este mtodo de transmisin permite alcanzar un
intercambio de datos en un rango de tiempo de unas pocas decenas de milisegundos.
Por esta razn, Profinet IO adopta un enfoque escalable RT. Un sistema Profinet IO con RT puede
realizarse mediante componentes estndares de red, como switches y controles Ethernet
estndar. La comunicacin RT se lleva a cabo sin la informacin de TCP / IP: la transmisin de
datos RT se basa en el intercambio de datos cclico, utilizando un modelo consumidor-productor.
Los mecanismos de comunicacin de capa 2, de acuerdo con el modelo ISO/OSI, son suficientes.
Para el procesamiento ptimo de tramas RT dentro de un dispositivo IO, el tag correspondiente de
VLAN de acuerdo con IEEE 802.1Q (priorizacin de tramas de datos) se complementa con un
Ethertype especial que permite la canalizacin rpida de estas tramas PROFINET en el software de
nivel superior del dispositivo de campo. Dichos Ethertypes, asignados por la IEEE, se utilizan para
la diferenciacin inequvoca entre los protocolos de Ethernet (por ejemplo, el valor 0x8892 de
Ethertype se especifica en la IEEE para el intercambio rpido de datos en PROFINET IO).
El intercambio iscrono de datos con Profinet est definido bajo el concepto IRT. Los ciclos de
intercambio de datos estn normalmente en el rango que va desde unos cientos de
microsegundos al milisegundo. Las comunicaciones IRT difieren de las comunicaciones RT
principalmente en su comportamiento iscrono, lo que significa que los ciclos de bus se inician con
mxima precisin.
Profinet IO distingue las siguientes clases para la comunicacin RT, las mismas no se diferencian en
cuanto al rendimiento pero si en lo que refiere al determinismo:
RT_CLASS_1: comunicacin no sincronizada RT dentro de una subred. Para esta comunicacin
no se requiere informacin especial de direccionamiento. El nodo de destino se identifica
utilizando solamente la direccin MAC del dispositivo. La comunicacin no sincronizada RT
dentro de una subred es el mtodo de transmisin de datos habitual en Profinet IO. Esta forma
de comunicacin ha sido estandarizada en paralelo a la comunicacin UDP/IP e implementada
en cada dispositivo de campo IO. Las tramas RT se identifican mediante el Ethertype (0x8892).
Para esta clase puede utilizarse cualquier switch estndar.
RT_CLASS_2: en esta clase pueden enviarse tramas a travs de comunicacin sincronizada o no-
sincronizada. La comunicacin no-sincronizada se trata exactamente de la misma manera que
la comunicacin dentro de la clase RT_CLASS_1. En la comunicacin sincronizada, el inicio de un
ciclo de comunicaciones se define para todos los nodos. Esto especifica exactamente la base de
tiempo permitida para la transmisin de los dispositivos de campo. Para todos los dispositivos
de campo que participan en la comunicacin RT_CLASS_2, dicha base es siempre el inicio del
ciclo de transmisin. Los switches utilizados para esta clase de comunicacin deben soportar
este tipo de mecanismo de sincronizacin: esto implica requisitos de hardware especficos.
RT_CLASS_3: comunicacin sincronizada dentro de una subred. Durante la comunicacin
sincronizada RT_CLASS_3, los datos de proceso se transmiten con la mxima precisin, en un
orden exacto, especificado durante el desarrollo de la ingeniera del sistema (desviacin
Pgina 48 de 98
Proyecto Final de Ingeniera -U.N.R.-
mxima permitida desde el inicio del ciclo de bus de 1s). En la comunicacin RT_CLASS_3, no
hay tiempos de espera. Con el fin de aprovechar las ventajas de la transmisin de datos
diseada para un mximo rendimiento, se requiere hardware especfico para tal fin.
RT_CLASS_UDP: la comunicacin no-sincronizada entre diferentes subredes requiere
informacin de direccionamiento a travs de la red de destino (direccin IP). En este tipo de
comunicacin pueden utilizarse elementos de red estndares.
Pgina 49 de 98
Proyecto Final de Ingeniera -U.N.R.-
2.3.2.4. Direccionamiento
Para los dispositivos de campo en Profinet IO, el direccionamiento se basa en el nombre simblico
del dispositivo, al cual se le asigna una direccin MAC nica.
Una vez que el sistema se encuentra configurado, se carga toda la informacin requerida para el
intercambio de datos en el controlador IO, la cual incluye la direccin IP de los dispositivos IO
conectados. Basado en el nombre (y la direccin MAC asociada), un controlador IO puede
reconocer los dispositivos de campo configurados y asignarles las direcciones IP especificadas
utilizando el protocolo de deteccin y configuracin (DCP) integrado en Profinet IO. En forma
alternativa, el direccionamiento se puede realizar mediante el protocolo DHCP (Dynamic Host
Configuration Protocol).
Pgina 50 de 98
Proyecto Final de Ingeniera -U.N.R.-
Adems de los registros de datos disponibles para el uso de los fabricantes de dispositivos,
tambin es posible acceder a registros de datos de sistema especialmente definidos: puede ser
leda informacin de diagnstico, registros de errores, informacin de identificacin de los
dispositivos.
En Profinet IO, la transmisin de eventos es modelada como parte del concepto de alarma. Esto
incluye eventos definidos del sistema (conexin o desconexin de mdulos de IO) y eventos
definidos por el usuario, o que ocurren en el proceso que se est controlando. Cuando se produce
un evento, es necesario asegurar un espacio de memoria suficiente para realizar la comunicacin
del mensaje de alarma del dispositivo IO.
Pgina 51 de 98
Proyecto Final de Ingeniera -U.N.R.-
Para este propsito, todos los dispositivos involucrados deben estar conectados directamente
entre s sin atravesar ningn dispositivo que no requiera sincronizacin. Es posible definir
mltiples sistemas de reloj independientes en una misma red.
La secuencia de todas las tramas RT_CLASS_3 se definen durante la etapa de desarrollo de
ingeniera; en esta etapa de diseo se definen tambin todos los componentes de la red. Como
resultado de esta planificacin, el controlador Ethernet conoce exactamente qu trama llegar, a
cul puerto, y adnde debe enviarse la trama. Esto permite una utilizacin muy alta del ancho de
banda disponible. Si un sistema requiere una comunicacin RT_CLASS_3, el ciclo de bus debe
dividirse en intervalos durante el desarrollo de ingeniera (como muestra la figura anterior); aqu
se especifica la duracin y el momento del envo de cada trama. La topologa de la instalacin, la
longitud de la trama respectiva y las longitudes de los cables entre nodos son factores crticos para
lograr un uso ptimo del sistema. Por lo expuesto, ante cualquier cambio del sistema, se debe
repetir toda la configuracin del mismo.
Pgina 52 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 53 de 98
Proyecto Final de Ingeniera -U.N.R.-
ETHERNET
HMI
S7 300
(GEMMA_A)
PROFIBUS DP
S7 216
(GEMMA_T)
AS-i
S7 215
(GEMMA_C)
Pgina 54 de 98
Proyecto Final de Ingeniera -U.N.R.-
Fuente Alimentacin
Fuente de alimentacin de 24V - corriente de salida 5A
SITOP Power 5
Si bien el PLC cuenta con 16 entradas disponibles, para la aplicacin propuesta se utilizaron solo 8
de ellas.
Las figuras siguientes muestran imgenes del PLC de Control de rea y del proceso completo.
Pgina 55 de 98
Proyecto Final de Ingeniera -U.N.R.-
Esta estacin consta de dos cintas transportadoras controladas con variadores de velocidades
independientes, las cuales permiten el desplazamiento de piezas en ambos sentidos, pudiendo
realizarse una secuencia de movimiento determinada.
Pgina 56 de 98
Proyecto Final de Ingeniera -U.N.R.-
Esta estacin consta de un tanque principal que, a travs de bombas y vlvulas, puede alimentar a
otros dos, cumpliendo una funcionalidad predeterminada. Una vez finalizada una secuencia, el
producto almacenado en ambos tanques se puede enviar hacia una cisterna, para luego
reingresarlo en el tanque principal y poder repetir el ciclo.
Pgina 57 de 98
Proyecto Final de Ingeniera -U.N.R.-
3.2. Implementacin
Evaluando la implementacin a realizar desde un punto de vista global, podemos separarla en dos
grandes partes, siendo la primera la configuracin de dispositivos y mdulos de comunicacin
involucrados y la segunda la solucin del automatismo propiamente dicho.
Una vez realizada la conexin del mdulo a la CPU y a la respectiva fuente de alimentacin AS-i, se
debe proceder al reconocimiento del mdulo. Este procedimiento se realiza a travs del mismo
software utilizado para la programacin del PLC, el STEP7 MicroWin de Siemens.
El software posee un asistente para realizar dicha configuracin.
Pgina 58 de 98
Proyecto Final de Ingeniera -U.N.R.-
Al ser la primera vez que ingresamos al asistente, debemos mapear el mdulo maestro AS-i
mediante la siguiente opcin:
Pgina 59 de 98
Proyecto Final de Ingeniera -U.N.R.-
En nuestro caso, solo tenemos un mdulo maestro. Seleccionamos el mdulo y hacemos clic en el
botn Siguiente para continuar con la instalacin del mdulo. En la prxima pantalla realizaremos
el mapeo de entradas y salidas del mdulo. La CPU utilizada posee tres bytes de entradas (IB0, IB1
e IB2) y dos bytes de salidas (QB0 y QB1): por lo tanto, configuramos el byte de entradas del
mdulo AS-i en el IB3, y el byte de salida como QB2.
Nota: estos bytes de entradas y salidas se utilizan para realizar configuraciones del mdulo
maestro AS-i, no para el intercambio de datos de entradas y salidas.
A continuacin debemos seleccionar el tipo de esclavos que van a estar presente en la red AS-i: en
nuestro caso, tendremos presente solo un mdulo de tipo estndar.
Pgina 60 de 98
Proyecto Final de Ingeniera -U.N.R.-
Luego debemos seleccionar el tipo de esclavo que tenemos en la red. A continuacin se configura
un mdulo de 4 entradas y 4 salidas.
Una vez configurados los esclavos de la red, se debe seleccionar un espacio de memoria donde
residirn las subrutinas reservadas para el intercambio de informacin bajo el protocolo AS-i, el
cual debe ser de 33 bytes. Se debe indicar una direccin de inicio de este espacio: en nuestro caso
elegimos VB50.
Pgina 61 de 98
Proyecto Final de Ingeniera -U.N.R.-
Al hacer clic en Siguiente, se nos presenta la ltima ventana del asistente, en donde se muestran
las subrutinas (reservadas) que se incorporarn al proyecto.
Una vez finalizado el asistente de configuracin AS-i podemos observar las rutinas creadas. El
contenido de las mismas no es accesible, ya que son de dominio exclusivo de Siemens.
Pgina 62 de 98
Proyecto Final de Ingeniera -U.N.R.-
Finalizada la configuracin de los mdulos AS-i de nuestra red (maestro y esclavos), debemos
proceder al mapeo en memoria de las entradas y salidas del esclavo, para poder utilizar sus
seales en nuestro proyecto.
De acuerdo con la informacin brindada por Siemens (figura 3.18), nuestro esclavo de 4 I/O posee
la direccin nmero 2:
Pgina 63 de 98
Proyecto Final de Ingeniera -U.N.R.-
En esta aplicacin, el intercambio de datos con esclavos AS-i se redujo a la lectura de entradas
digitales conectadas al esclavo N 2. Para acceder a esta informacin, se deben realizar dos
operaciones bsicas.
a) La primera es inicializar el maestro AS-i: para ello cada maestro posee un bit (PLC_RUN) que,
al ser activado, permite que comience a funcionar, realizando cclicamente la encuesta de los
esclavos que integran su red.
El bit PLC_RUN est direccionado en el espacio de memoria de salidas del PLC, dentro del
espacio asignado para el mdulo AS-i maestro (byte de salida n 2). Para activarlo realizamos
la siguiente operacin dentro de la subrutina de inicializacin del programa de control del
proceso de Tanques.
b) Una vez inicializado el maestro, para la lectura de datos del esclavo AS-i se transfieren sus
datos de E/S a un sector en el espacio de memoria del PLC, comenzando en la palabra
analgica AIW0. Esta operacin es realizada en cada ciclo de scan por las rutinas reservadas
de Siemens, en forma totalmente transparente para el usuario.
Desde el rea de lectura a partir de AIW0, la aplicacin copia (para su manipulacin) los datos
ledos en una tabla en el espacio de memoria V, comenzando en la direccin VW100.
Recordemos que, segn la tabla antes expuesta, el mdulo esclavo en la direccin 2 se mapea
en los 4 bits ms significativos de la direccin V101.
Figura 3.22 Volcado de datos desde esclavos AS-i a direcciones de memoria de PLC
Pgina 64 de 98
Proyecto Final de Ingeniera -U.N.R.-
La correspondencia entre los sensores conectados al esclavo AS-i y la tabla en memoria V del
PLC se estableci como muestra la siguiente tabla.
Entrada Direccin de
Sensores de niveles
esclavo AS-i entrada en
de tanques
(Dir. 2) PLC
T1_Niv_Inferior 1 V101.4
T1_Niv_Superior 2 V101.5
T2_Niv_Inferior 3 V101.6
T2_Niv_Superior 4 V101.7
Pgina 65 de 98
Proyecto Final de Ingeniera -U.N.R.-
Luego se define la CPU del PLC que actuar como Maestro: en nuestro caso, la CPU 313C-2DP.
Una vez incorporada la CPU, se agregan los dispositivos esclavos de la red Profibus-DP. Para ello se
seleccionan del catlogo de dispositivos esclavos mediante la operacin de arrastrar y soltar
dentro del entorno de trabajo.
En nuestra red tenemos dos esclavos: un PLC S7-215 y un PLC S7-226, el ltimo conectado con un
mdulo de expansin esclavo Profibus-DP EM-277. La configuracin de los esclavos se detalla en el
apartado siguiente.
Una vez incorporados los esclavos, debemos conectarlos a la red DP, para ello se hace click
sobre su puerto de comunicacin Profibus-DP y se arrastrar la conexin hacia el puerto Profibus-
DP del maestro.
Pgina 66 de 98
Proyecto Final de Ingeniera -U.N.R.-
Haciendo doble click sobre cada uno de los dispositivos de la red accedemos a su configuracin.
Se asigna al CPU 313C-2DP la direccin N 2 y se lo declara como maestro de la red.
Pgina 67 de 98
Proyecto Final de Ingeniera -U.N.R.-
Luego se configura la direccin de cada uno de los esclavos, se asigna la direccin 40 para el
mdulo de expansin EM 277 de la CPU S7-226 y la direccin 42 para la CPU S7-215
Pgina 68 de 98
Proyecto Final de Ingeniera -U.N.R.-
Luego se define la posicin inicial de memoria del PLC esclavo en donde se conformaran las tablas
de datos de entradas y salidas. Para ambos PLCs esclavos se utiliza la direccin de memoria V20.
Por ltimo se define la longitud de la informacin a transmitir o recibir por cada uno de los
esclavos. Para ello, se selecciona entre diferentes posibilidades prestablecidas dentro de una
paleta de opciones y es aplicada a cada esclavo. Para el proyecto se utiliza una transferencia de 8
bytes de entradas y 8 bytes de salidas para cada esclavo.
Pgina 69 de 98
Proyecto Final de Ingeniera -U.N.R.-
As mismo, deben asignarse las direcciones de entrada y salida para cada esclavo dentro del mapa
de memoria del maestro. Las direcciones asignadas pueden verse en la siguiente tabla:
Direccionamiento de Direccionamiento de
salidas (Primer Entradas (Primer
direccin de Espacio Q) direccin de Espacio I)
Esclavo EM-277 (Dir. DP 40) 150 150
Luego de completar las instrucciones anteriores, queda completamente definida la red Profibus-
DP desde el punto de vista del maestro de la red.
Para la lectura y escritura de los datos, dentro del programa del PLC maestro de la red, se utilizan
dos tipos de instrucciones: DPRD_DAT y DPWR_DAT para la lectura y escritura de datos
respectivamente.
Dichas instrucciones realizan movimientos de datos desde una direccin de entrada hacia una
direccin de destino, en ambos bloques las direcciones de origen de datos se expresan en formato
hexadecimal.
Pgina 70 de 98
Proyecto Final de Ingeniera -U.N.R.-
Para cada byte trasmitido y ledo se deben utilizar las instrucciones antes mencionadas. Se crearon
dos subrutinas, una para cada proceso esclavo, en las cuales se realiza la transferencia de los datos
mediante Profibus-DP, las cuales son invocadas en cada ciclo de scan por el programa principal del
PLC Maestro.
Figura 3.35 Llamada a subrutina desde el PLC maestro para transferencia de datos Profibus-DP
Pgina 71 de 98
Proyecto Final de Ingeniera -U.N.R.-
Para el PLC S7-226 utilizamos un mdulo de expansin EM-277 para la comunicacin Profibus-DP,
en este caso, para configurar del dispositivo se dispone de dos interruptores rotativos, siendo
multiplicadores x1 y x10 de sus respectivas indicaciones, la direccin asignada para dicho esclavo
es la 40.
Pgina 72 de 98
Proyecto Final de Ingeniera -U.N.R.-
Mediante la configuracin realizada, el mapeo de memoria en los esclavos queda definido segn la
siguiente tabla.
Direccionamiento de Direccionamiento de
Salidas Entradas
VB28 VB20
VB29 VB21
VB30 VB22
VB31 VB23
Esclavo EM-277 (Dir. DP 40)
VB32 VB24
VB33 VB25
VB34 VB26
VB35 VB27
VB28 VB20
VB29 VB21
VB30 VB22
VB31 VB23
Esclavo S7-215 (Dir. DP 42)
VB32 VB24
VB33 VB25
VB34 VB26
VB35 VB27
Tabla 3.6 Direccionamiento de entradas y salidas de esclavos Profibus-DP
Pgina 73 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 74 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 75 de 98
Proyecto Final de Ingeniera -U.N.R.-
Inmediatamente despus de incorporar el HMI al proyecto, se presenta una pantalla para realizar
la configuracin del dispositivo. Dentro de estas configuraciones posibles, la ms importante de
ellas es el tipo de comunicacin entre HMI y PLC, mediante el botn Examinar se despliega un
men donde se selecciona entre las diferentes posibilidades de comunicacin.
Las dems configuraciones hacen referencia a la cantidad de pantallas y tipos de botones
disponibles en el HMI, en el presente documento no profundizaremos en el detalle de dichas
configuraciones.
Pgina 76 de 98
Proyecto Final de Ingeniera -U.N.R.-
En la solapa de dispositivos, haciendo doble clic sobre el HMI se configura su direccin IP, se
asigna la direccin 192.168.0.5.
Pgina 77 de 98
Proyecto Final de Ingeniera -U.N.R.-
A partir de este momento queda completamente definida la red como se muestra en la siguiente
figura:
A partir de este momento, queda incorporado dentro del panel de dispositivos el HMI.
Al desplegar el men del HMI se observan las opciones para su programacin, entre las ms
importantes se destacan la pantalla de comunicacin, configuracin de variables y pantallas.
Pgina 78 de 98
Proyecto Final de Ingeniera -U.N.R.-
En la implementacin de nuestro proyecto no contamos con un HMI real, por lo tanto, una vez
realizadas todas las pantallas y configuraciones se realiza una simulacin que permite realizar una
visualizacin de las variables del PLC en tiempo real desde el HMI. Para realizar esta simulacin
utilizamos la funcin de Simulacin, la cual se muestra a continuacin.
Pgina 79 de 98
Proyecto Final de Ingeniera -U.N.R.-
3.2.2.1.1 Etapas
Las etapas caracterizan el comportamiento invariante del todo o una parte del sistema aislado
representado. De acuerdo a la evolucin del sistema, en un instante dado una etapa puede estar o
bien activa o bien inactiva.
Se las simboliza grficamente por medio de cuadrados, con un nmero de identificacin en su
interior.
El estado de actividad de una etapa se simboliza dibujando un punto (mencionado tambin como
marca o cospel) en el interior de la misma; la ausencia de punto indica que la etapa esta inactiva.
Pgina 80 de 98
Proyecto Final de Ingeniera -U.N.R.-
Para indicar que una etapa esta activa inicialmente se la simboliza con un circulo o un cuadrado
doble.
3.2.2.1.2 Transiciones
Las transiciones indican la posibilidad de evolucin entre varias etapas. Esta evolucin se produce
por el franqueo de las transiciones, lo que provoca un cambio en los estados de activacin de las
etapas. Se las simboliza grficamente por medio de pequeos trazos, perpendiculares a los enlaces
orientados.
Pgina 81 de 98
Proyecto Final de Ingeniera -U.N.R.-
Sea cual sea la secuencia que se recorra, siempre debe respetarse una alternancia etapa-a-
transicin y transicin-a-etapa. No est permitido usar enlaces orientados para vincular una etapa
con otra, ni tampoco una transicin con otra.
Pgina 82 de 98
Proyecto Final de Ingeniera -U.N.R.-
A continuacin se presenta un grfico de la gua GEMMA propuesta por la ADEPA (del francs
Agence Nationale pour le Dveloppement de la Production Automatise = Agencia Nacional para
el Desarrollo de la Produccin Automatizada).
Pgina 83 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 84 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 85 de 98
Proyecto Final de Ingeniera -U.N.R.-
GEMMA_A
GS_A
(Seguridad)
GC_A
(Conducta)
GI_A
(Inicializacin)
GEMMA_C GEMMA_T
GS_C GS_T
(Seguridad) (Seguridad)
GC_C GC_T
(Conducta) (Conducta)
Pgina 86 de 98
Proyecto Final de Ingeniera -U.N.R.-
Receta #1: bajo comando del Grafcet GC_A (GEMMA_A) se ejecutan alternativamente:
o un ciclo completo de la celda de tanques
o dos ciclos completos de celda de cintas
Receta #2: bajo comando del Grafcet GC_A (GEMMA_A) se ejecutan alternativamente un ciclo
completo de cada celda.
En todos los modos, una parada general emitida por la GEMMA_A tiene la equivalencia de un
orden de parada solicitada al final de ciclo para cada celda. Si se est en modo receta, la celda
operante simplemente terminar el ciclo iniciado, en cuyo momento la receta concluir. La
seleccin del modo de operacin se lleva a cabo en la GEMMA_A, con un conjunto de llaves o
mediante teclas de opciones desde el HMI.
Msg. a Celda #C: Msg. a Celda #T: Msg. a Celda #C: Msg. a Celda #T:
101 FORZAR ESTADO FORZAR ESTADO GC_A { } 104 FORZAR ESTADO FORZAR ESTADO GC_A { }
SEGURO SEGURO SEGURO SEGURO
Reset_gral
X0
Notas:
C_Emergencia y T_Emergencia junto con C_Falla_OP y T_Falla_OP son variables internas que contienen
indicaciones de estado recibidas va mensajes de las celdas respectivas cuando algunas de ellas detecta un fallo de
emergencia o un fallo en su Parte Operativa.
Reset_gral es una orden de reposicin, entrada del S7-300.
Si bien las situaciones de falla de la Parte Operativa deben ser atendidas sin dilacin por los
respectivos automatismos GEMMA, tambin deben informarse al Nivel de rea, ante una Falla de
Emergencia o una Falla Operativa de cualquiera de los procesos, las etapas 101 y 104 garantizan
que ambas celdas se establezcan en un modo seguro, deteniendo la ejecucin de la receta en
curso.
Pgina 87 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 88 de 98
Proyecto Final de Ingeniera -U.N.R.-
Pgina 89 de 98
Proyecto Final de Ingeniera -U.N.R.-
Notas:
Arr_gral es una orden de arranque general, entrada del S7-300
C_Pos_Inicial y T_Pos_Inicial son seales de estado que indican que cada proceso se encuentra detenido en su
posicin inicial.
C_Fin_Ciclo y T_Fin_Ciclo son seales de estado que indican la finalizacin de un ciclo completo de
funcionamiento de cada uno de los procesos (reportadas por comunicaciones).
Modo_Op es una variable interna en el S7-300: almacena una combinacin de entradas digitales que definen un
Modo de Operacin seleccionado por un operador-supervisor del rea.
Almacen_Modo es una orden de almacenamiento de modo de operacin, entrada del S7-300
200
C_Modo_Manual + T_Modo_Manual
201 GC_A { }
C_Modo_Auto . T_Modo_Auto
X0
Notas:
C_Modo_Manual y T_Modo_Manual son seales de estado que indican que el proceso respectivo se encuentra
en modo manual de operacin (reportadas por comunicaciones).
C_Modo_Automtico y T_Modo_Automtico son seales de estado que indican que el proceso respectivo se
encuentra en modo automtico de operacin (reportadas por comunicaciones).
Pgina 90 de 98
Proyecto Final de Ingeniera -U.N.R.-
Notas:
C_Modo_Seguro es una variable generada localmente y enviada al nivel de rea para indicar que el sistema se
encuentra sin fallos.
C_Emergencia es una variable generada localmente y enviada al nivel de rea para indicar que el sistema se
encuentra bajo un fallo de emergencia.
C_Falla_OP se generada localmente y es enviada al nivel de rea para indicar que el sistema se encuentra bajo un
fallo de su parte operativa.
Pgina 91 de 98
Proyecto Final de Ingeniera -U.N.R.-
10
S1.3 S2.3
Mover Cinta C1 Mover Cinta C2
17
hacia la derecha hacia la derecha
S1.3 . S2.3
13 11 15
12
C_Fin_Ciclo
Notas:
C_Inicializar es una variable gobernada desde el nivel de rea.
C_Ciclo_a_Ciclo es un comando proveniente del nivel de rea para implementar el funcionamiento bajo recetas.
Modo_OP es una orden proveniente del nivel de rea utilizada para el modo de funcionamiento autnomo.
50
Pgina 92 de 98
Proyecto Final de Ingeniera -U.N.R.-
E31
Mover Cinta C1
32
hacia la izquierda
S1.2 30
S2.1
M31 40
Mover Cinta C1
34
hacia la izquierda
S1.1
Mover Cinta C2
35 14seg / X40
hacia la derecha
14seg / X40
S2.3 41
Mover Cinta C1
36
hacia la derecha
S1.3
S31
Pgina 93 de 98
Proyecto Final de Ingeniera -U.N.R.-
Notas:
T_Modo_Seguro es una variable generada localmente y enviada al nivel de rea para indicar que el sistema se
encuentra sin fallos.
T_Emergencia es una variable generada localmente y enviada al nivel de rea para indicar que el sistema se
encuentra bajo un fallo de emergencia.
T_Falla_OP se generada localmente y es enviada al nivel de rea para indicar que el sistema se encuentra bajo un
fallo de su parte operativa.
Pgina 94 de 98
Proyecto Final de Ingeniera -U.N.R.-
10
13 11 15
12
T_Fin_Ciclo
Notas:
T_Inicializar es una variable gobernada desde el nivel de rea.
T_Ciclo_a_Ciclo es un comando proveniente del nivel de rea para implementar el funcionamiento bajo recetas.
Modo_OP es una orden proveniente del nivel de rea utilizada para el modo de funcionamiento autnomo.
50
X15 . Selec . PB_CaC X15 . Selec . PB_PaP X15 . Selec . PB_CaC X15 . Selec . PB_PaP X15 . PB_RecA
PB_CaC + T1_Niv_Inf PB_PaP + T1_Niv_Sup PB_CaC + T2_Niv_Inf PB_PaP + T2_Niv_Sup PB_RecA + T4_Niv_Inf
Pgina 95 de 98
Proyecto Final de Ingeniera -U.N.R.-
E31
Cargar 30
32
Tanque 1
X11 + X13
T1_Niv_Sup
Cargar
33
Tanque 2
M31 40
T2_Niv_Sup
T1_Niv_Inf T2_Niv_Inf
Descargar Descargar
34
Tanque 1 Tanque 2 60seg / X40
60seg / X40
T1_Niv_Inf . T2_Niv_Inf 41
S31
X18
T3_Niv_Inf . T4_Niv_Inf
Carga
3
Tanque Deposito
T4_Niv_Inf
Pgina 96 de 98
Proyecto Final de Ingeniera -U.N.R.-
4. CONCLUSIONES
Para el desarrollo del proyecto se investigaron protocolos de comunicacin de uso extendido en la
industria a nivel de hardware y software, integrndolos en un sistema acotado que permiti la
materializacin de una arquitectura de control de mediana complejidad para una planta industrial
emulada a escala acadmica.
Para la implementacin prctica se desarroll un soporte fsico compuesto por constituyentes
bsicos que simulan distintas partes de un proceso productivo, el cual servir como plataforma
prctica para que los alumnos experimenten en la solucin de problemas cercanos a los que les
demandar el ejercicio de su profesin.
Como consecuencia del trabajo desarrollado se produjo una documentacin importante para uso
en el Laboratorio de Tecnologas Industriales e Informtica Industrial, incluyendo aspectos
tutoriales de configuracin y uso de las diferentes redes y dispositivos de campo empleados en la
implementacin.
Se espera que este desarrollo sirva de base para ulteriores trabajos o proyectos finales, tanto en lo
tocante a informacin de soporte como a material fsico que permita experimentar sobre los
conceptos empleados en el mismo, y avanzar ms all, abordando temticas de seguridad
funcional, desarrollo de sistemas SCADA en el Nivel de Supervisin, uso de aplicaciones embebidas
para usos industriales, etc..
Pgina 97 de 98
Proyecto Final de Ingeniera -U.N.R.-
5. BIBLIOGRAFA Y REFERENCIAS
[1] Comunicaciones Industriales. Autores: Guerrero Vicente, Yuste Ramn, Martinez Luis.
Alfaomega 2010.
[2] Industrial Communications Systems Electronics Handbook. Autores: Bogdan M.
Wilamowski, J. David Irwin. CRC Press 2011.
[3] Practical Industrial Data Networks Desing, Installation and Troubleshooting. Autores:
Mackay S., Wright E., Reynders D., Park J.. Newnes 2004.
[4] Real-time behaviour of Ethernet on the example of PROFINET. Autor: Heitzer Bernhard.
[5] Siemens. Manual de programacin PLC Siemens S7-200. Autor: Siemens.
[6] Simatic. Ejemplos S7-200 Notas generales sobre Profibus y CPU215 (Ejemplo N56).
Autor: Siemens.
[7] Simatic. Interface entre S7-300 (Maestro) y S7-200 (Esclavo) mediante Profibus (Ejemplo
N57). Autor: Siemens
[8] Grafcet (Avanzado) Rev-D. Autor: Ing. Rodolfo Recanzone. Marzo 2011 U.N.R. - Dpto.
Sistemas e Informtica Laboratorio de Tecnologas Industriales e Informtica Industrial
(www.dsi.fceia.unr.edu.ar)
[9] GEMMA Gua de Estudio de los Modos de Marcha y Parada Rev-C. Autor: Ing. Rodolfo
Recanzone. Nov. 2010 U.N.R. - Dpto. Sistemas e Informtica Laboratorio de Tecnologas
Industriales e Informtica Industrial (www.dsi.fceia.unr.edu.ar)
Pgina 98 de 98