LGICA SECUENCIAL

Cuando un sistema requiere una salida que dependa de valores anteriores

de las entradas, se necesita un sistema de lgica secuencial. La diferencia
principal entre un sistema de lgica combinacional y un sistema de lgica
secuencial es que ste debe tener algn tipo de memoria.
La Figura 5.19 muestra la configuracin bsica de un sistema de lgica
secuencial. La parte combinacional del sistema acepta seales lgicas
provenientes de entradas externas y de salidas de la memoria. El sistema
combinacional opera con esas entradas para producir sus salidas. Las
salidas son, entonces, una funcin de sus entradas externas y de la
informacin presente en su memoria.

El Flip Flop
El flip-flop es un elemento de memoria bsico que consta de un conjunto de
compuertas lgicas, y es un dispositivo lgico secuencial. Existen diversos
tipos de flip-flops. La Figura 5.20a) muestra una forma, el flip-flop SR (set-
reset), que tiene compuertas NOR. Si inicialmente se tienen ambas salidas 0
y S = 0 y R = 0, entonces al hacer que S cambie de 0 a 1, la salida de la
compuerta NOR2 se convertir en 0. Esto, entonces resultar que ambas
entradas para la compuerta NOR 1 se convertirn en 0 y as la salida se
convertir en 1. Esta realimentacin acta como entrada de la compuerta
NOR 2, en la que ambas entradas son igual a 1 y al final no se produce otro
cambio.

Si S cambia de la 1 a 0, la salida de la compuerta NOR 1 sigue siendo 1 y la

salida de la compuerta NOR 2 permanece en 0. No hay cambio en las
salidas cuando la entrada S cambia de 1 a 0. Permanecer en este estado
en forma indefinida si los nicos cambios que se producen son S. Es capaz
de recordar el estado al que fue establecido.
La Figura 5.20b) ilustra lo anterior con un diagrama de tiempos, en el que
un impulso rectangular se utiliza como la entrada S. Si R cambia de 0 a 1
cuando S es 0, la salida de la compuerta NOR 1 se convierte en 0 y, por lo
tanto, la salida de la compuerta NOR 2 cambia a 1, es decir, el flip-flop se
reinicia. Un cambio de R a 0 no tiene efecto en estas salidas.
As, cuando el valor S es 1 y R se hace 0, la salida Q cambia a 1 si su valor
anterior fue 0, y seguir siendo 1 si antes fue 1. sta es la condicin de
inicio y permanecer sin cambio aun cuando S cambie a 0. Cuando S es 0 y
R se hace 1, la salida Q se ajusta a 0, si su valor anterior fue 1, o sigue
siendo 0 si antes fue 0. sta es la condicin de reposo. La salida Q que se
produce en un instante determinado depender de las entradas S y R y
tambin del ltimo valor de la salida. La siguiente tabla de estado ilustra lo
anterior:

Observe que, si S y R se hacen 1 al mismo tiempo, no existe la posibilidad

de que haya un estado estable, por lo que esta condicin de entrada no se
permite. La Figura 5.21 muestra el smbolo de bloques simplificado que
representa al flip-flop SR.
Un ejemplo sencillo de la aplicacin de un flip-flop es un sistema de alarma
simple, en el que la alarma suena cuando se obstruye el paso del haz
luminoso; la alarma sigue sonando aun cuando ya no se interrumpa el paso
de luz. La Figura 5.22 muestra un posible sistema. Se puede usar como
sensor un fototransistor configurado de manera que cuando se ilumina
produce una entrada S prcticamente de 0 V, pero cuando la iluminacin se
interrumpe produce 5 V de entrada S. Cuando el haz luminoso se
interrumpe, S se convierte en 1 y la salida flip-flop se convierte en 1, y
suena la alarma. La salida permanecer como 1 aun cuando S cambie a 0.
La alarma slo puede detenerse cuando el interruptor de ajuste se abre en
forma momentnea para producir 5 V de entrada en R.
Sistemas Sncronos
Con frecuencia es necesario definir el ajuste y reinicio de operaciones que
deben ocurrir en tiempos especficos. En un sistema no temporizado o
sistema asncrono, las salidas de las compuertas lgicas cambian su estado
cada vez que una o varias entradas cambian. En un sistema temporizado o
sistema sncrono, los tiempos exactos en los que alguna de las salidas
cambia su estado estn determinados por una seal de temporizacin o
seal de reloj. sta es en general un tren de pulsos rectangulares y cuando
se usa la misma seal de reloj en todas las partes del sistema, las salidas
estn sincronizadas. La Figura 5.23a) muestra este principio con compuertas
en un flip-flop SR. La seal de ajuste y de reloj se suministran a travs de
una compuerta AND en la entrada S del flip-flop. As, la seal de ajuste llega
al flip-flop slo cuando la seal de ajuste y la de reloj tiene valor 1.
Asimismo, la seal de reinicio junto con la seal de reloj entran a R a travs
de otra compuerta AND. En consecuencia, el ajuste y el reinicio slo pueden
ocurrir en el momen to definido por el temporizador. La Figura 5.23b)
muestra el diagrama de tiempos.