Proses Fetch - 4 Register

• Memory Address Register (MAR)

CU (CONTROL UNIT)
Operasi Mikro
• Komputer mengeksekusi program
• Mengalami Siklus Fetch/execute
• Setiap siklus memiliki beberapa langkah, inilah
yang disebut operasi mikro
• Operasi Atomik CPU
Urutan Proses Fetch
Elemen dalam Eksekusi Program
o Terkoneksi dengas bus alamat
o Menetapkan alamat untuk operasi read atau write
• Memory Buffer Register (MBR)
o Terkoneksi dengas bus data
o Mempertahankan data untuk ditulis atau dibaca
sampai selesai.
• Program Counter (PC)
o Mempertahankan alamat instruksi selanjutnya
yang akan di fetch kemudian
• Instruction Register (IR)
o Mempertahankan instruksi terakhir yang telah di
fetch
1. Alamat instruksi selajutnya pada PC
2. Alamat pada MAR diletakkan pada bus alamat
3. Control unit memberi perintah READ
4. Hasil (data dari memori) berada dalam bus data
5. Data dari bus data di-copy ke MBR
6. PC akan bertambah 1 (paralel dngan proses fetch data
dari memori
7. Data (instruksi) dipindahkan dari MBR ke IR
8. MBR sekarang siap untuk data pada proses fetch
selanjutnya
Urutan Proses Fetch (dalam bentuk simbol) Siklus In-direct
t1: MAR <- (PC)
t2: MBR <- (memory) 1. MAR <- (IRaddress) - field alamat IR
PC <- (PC) +1 2. MBR <- (memory)
t3: IR <- (MBR) 3. IRaddress <- (MBRaddress)
(tx = Unit waktu /clock cycle) 4. MBR mengandung alamat
5. IR sekarang dalam state yang sama seperti
atau pengalamatan langsung yang digunakaan
t1: MAR <- (PC)
t2: MBR <- (memory) Siklus Interupsi
t3: PC <- (PC) +1
IR <- (MBR) t1: MBR <-(PC)
t2: MAR <- alamat-yang disimpan
PC <- alamat-rutin
Aturan Pengelompokan Untuk Siklus Clock t3: memory <- (MBR)
Setiap urutan harus diikuti ™ Di atas adalah perintah minimum :
MAR <- (PC) harus mendahului MBR <- (memory) ™ Perlu tambahan operasi mikro lagi dalam mengambil
alamat yang disimpan.
Konflik haris dihindarkan ™ Isi yang disimpan dilakukan oleh rutin interrupt handler,
™ Tidak boleh membaca dan menulis register yang sama bukan operasi mikro.
dalam waktu yang sama
™ MBR <- (memory) da IR <- (MBR) tidak boleh dalam
siklus yang sama Siklus Eksekusi (ADD)
™ Akan berbeda untuk setiap instruksi
Begitu juga : ™ Misalnya ADD R1,X Å akan menambahkan sejumlah
™ PC <- (PC) +1 melibatkan suatu penambahan bilangan pada alamat X ke Register 1 , hasilnya di R1
™ Menggunakan ALU t1: MAR <- (IRaddress)
™ Membutuhkan tambahan operasi mikro yang lain
t2: MBR <- (memory)
t3: R1 <- R1 + (MBR)
™ Ini contoh untuk operasi mikro yang tidak overlap.
 3. Menentukan fungsi control unit yang harus dilakukan
Siklus Eksekusi ( ISZ ) prosesor

ISZ X - increment dan skip bila zero 1. Elemen dasar Prosesor

t1: MAR <- (IRaddress)
t2: MBR <- (memory) ™ ALU
t3: MBR <- (MBR) + 1 ™ Registers
t4: memory <- (MBR) ™ Internal data path
if (MBR) == 0 then PC <- (PC) + 1 ™ External data path
Catatan : ™ Control Unit
Ini terjadi dalam operasi mikro tunggal
Operasi mikro selesai pada t4
2. Tipe Operasi Mikro

Siklus Eksekusi ( BSA ) ™ Transfer data antar register

™ Transfer data dari register ke eksternal
BSA X - Branch dan save address ™ Transfer data dari eksternal ke register
Alamat instruksi akan mengikuti BSA , untuk disimpan di X ™ Operasi Aritmatik atau logical
Eksekusi akan berlanjut dari X+1

t1: MAR <- (IRaddress) 3. fungsi control unit

MBR <- (PC)
t2: PC <- (IRaddress) a. Sequencing (mengurutkan operasi)
memory <- (MBR) Membuat sejumlah operasi CPU akan melalui urutan operasi
t3: PC <- (PC) + 1 mikro tertentu

b. Mengeksekusi
Membuat kinerja setiap operasi mikro selesai dengan
Kebutuhan Fungsional menggunakan sinyal kontrol tertentu

1. Definisikan elemen dasar prosesor

2. Deskripsikan operasi mikro yang harus dilakukan
prosesor
c. Jenis sinyal kontrol Contoh Urutan Sinyal Kontrol Proses Fetch

Clock MAR <- (PC)

™ Satu instruksi operasi mikro (atau satu set operasi mikro Control unit mengaktifkan sinya untuk membuka gerbang
yang paralel) per siklus clock antara PC dan MAR

Instruction register MBR <- (memory)

™ Op-code untuk setiap instruksi
™ Menentukan intruksi mikro mana yang akan dilakukan
Flags
™ Menunjukkan status CPU
™ Menunjukkan hasil dari operasi sebelumnya
™ Membuka gerbang anatara MAR dan bus alamat
™ Sinyal kontrol pembacaan memori
™ Membuka gerbang antara data bus dan MBR
Sinyal-sinyal pada Control Unit

Yang ada pada bus kendali

™ Interupsi
™ Sinyal Acknowledgement

Yang ada pada Output

Dalam CPU
™ Untuk pergerakan data
™ Untuk mengaktifkan fungsi tertentu

Yang melalui bus kendali

™ ke memori
™ ke modul I/O