INTEGRANTES:
Darwing Yepez
Alexander Marval
Omar Loyola
Mayo, 5 del 2017
INTRODUCCION
Los sistemas combinacionales son aquellos en los que las salidas dependen
exclusivamente de las entradas, luego para una misma entrada siempre se tiene la
misma salida. Hasta ahora el diseo de funciones lgicas, o de circuitos lgicos,
se ha realizado mediante el uso exclusivo de puertas bsicas. Los circuitos que
contienen estas puertas bsicas son conocidos como SSI (Small Scale of
Integracin) por que contienen un nmero pequeo de transistores.
La suma de dos bits y un previo acarreo. Dos nmeros binarios de n bits cada uno
pueden sumarse mediante este circuito. Para demostrarlo con un ejemplo especfico,
considrense dos nmeros binarios, A 1011 y B 0011, cuya suma es S 1 110. Cuando
se agrega un par de bits a travs de un sumador completo, el circuito produce un acarreo
para usarse con el par de bits una posicin significativa ms alta. Esto se muestra en la
siguiente tabla:
Los bits se suman con sumadores completos, principiando desde la posicin menos
significativa (subndice l), para formar el bit de suma y el bit de acarreo. Las entradas y
salidas del circuito sumador completo en la Fig. 4-5 tambin se indican arriba. El acarreo
de entrada, Cl en la posicin menos significativa debe ser O. El valor de Ci +1 en una
posicin significativa dada, es el acarreo de salida del Sumador completo. Este valor se
transfiere al acarreo de entrada del sumador completo que suma los bits en una posicin
significativa ms alta a la izquierda.
Los sumadores completos de 4-bit son un ejemplo tpico de una funcin NSI. Pueden
utilizarse en muchas aplicaciones que Implican operaciones aritmticas. Obsrvese que el
diseo de este circuito por el mtodo clsico requerira una tabla de verdad con 29 512
entradas, ya que hay nueve entradas al circuito. por el uso de un mtodo iterativo de
poner en cascada una funcin ya conocida, se tiene capacidad de obtener una
implementacin simple y bien organizada.
Sumador Decimal:
C = K + Z8Z4 + Z8Z2
Comparador de Magnitud:
B = B3B2B1B0
Xi = Ai Bi + Ai Bi i = 0, 1, 2, 3
En donde los Xi = 1 slo si el par de bits en la posicin i son iguales, esto es, si ambos
son 1 o ambos son 0. Por lo tanto, la igualdad de dos nmeros se puede expresar por una
operacin AND de todas las variables:
(A = B) = x3 x2 x1 x0
La variable binaria (A = B) es igual a1 slo si todos los pares de dgitos de los dos
nmeros son iguales.
(A > B) = A3 B3 + X3 A2 B2 + X3 X2 A1 B1 + X3 X2 X1A0 B0
(A < B) = A3 B3 + X3 A2 B2 + X3 X2 A1 B1 + X3 X2 X1A0 B0
Decodificadores:
Las cantidades discretas de informacin se representan en sistemas digitales con
cdigos binarios. Un cdigo binario de n-bits es capaz de representar hasta 2n elementos
distintos de informacin codificada. Un codificador es un circuito combinacional que
convierte informacin binaria de n lneas de entrada a un mximo de 2n lneas de salida.
Si la informacin decodificada de n-bit tiene combinaciones no usadas o no importa, la
salida del decodificador tendr menos de 2n salidas.
Codificadores:
Un codificador es una funcin digital que produce una operacin inversa a la de un
decodificador. Un codificador tiene 2n (o menos) lneas de entrada y n lneas de salida.
Las lneas de salida generan el cdigo binario para las 2n variables de entrada.
Multiplexores:
La multiplexin significa transmitir un gran nmero de unidades de informacin sobre
un nmero ms pequeo de canales o lneas. Un multiplexor digital es un circuito
combinacional que selecciona informacin binaria de una de muchas lneas de entrada y
la dirige a una sola lnea de salida. La seleccin de una lnea particular de entrada est
controlada por un conjunto de lneas de seleccin cuyas combinaciones bit determinan
cul entrada se selecciona.
Como en los decodificadores, los multiplexores IC pueden tener una entrada de
habilitacin para controlar la operacin de la unidad. Cuando la entrada de habilitacin se
encuentra en un estado binario dado, las salidas estn inhabilitadas y cuando est en el
otro estado (el estado de habilitacin), el circuito funciona como un multiplexor normal.
En una EPROM, todos los min trminos son generados por un decodificador fijo, luego
los min trminos requeridos para producir la funcin, son combinados mediante otro
arreglo programable con el papel de un OR. Sin embargo, para ciertos diseos lgicos,
slo se usa una pequea fraccin de los min trminos generados por el decodificador. La
estructura arreglos lgicos programables (PLA) contiene un decodificador programable
(arreglo lgico AND), y un arreglo lgico OR programable. De esta forma pueden
implementarse funciones a partir de trminos de mayor nivel que los min trminos; es
decir, a partir de los implicantes primos.
LOGICA SECUENCIAL
Flip-Flops:
Un circuito flip-flop puede mantener un estado binario indefinidamente (siempre y
cuando se est suministrando potencia al circuito) hasta que se cambie por una seal. de
entrada, para cambiar estados. La principal diferencia entre varios tipos de flip-fiops es el
nmero de entradas que poseen y la manera en la cual las entradas afectan el estado
binario.
Un circuito flip-flop puede construirse con dos compuertas NAND o dos compuertas
NOR. Cada circuito forma un flip-flop bsico del cual se puede construir uno ms
complicado. La conexin de acoplamiento entrecruzado de la salida de una compuerta a
la entrada de la otra constituye un camino de realimentacin. Por esta razn, los circuitos
se clasifican como circuitos secuenciales asincrnicos. Cada flip-flop tiene dos salidas, Q
y Q, y dos entradas S (set) y R (rese.t). Este tipo de flip-flop se llama flip-flop RS
acoplado directamente o bloqueador SR (SR latch). La letra R y S son las iniciales de los
nombres en ingls de las entradas (reset, set). Para analizar la operacin del circuito de la
Figura 6-2 se debe recordar que la salida de una compuerta NOR es 0 si cualquier
entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como
punto de partida asmase que la entrada de puesta a uno (set) es 1 y que la entrada de
puesta a cero (reset) sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q'
debe ser 0, lo cual coloca ambas entradas
Registro:
Registros de desplazamiento
Contadores Sincrnicos
Los contadores sincrnicos se distinguen de los contadores de rizado en que los pulsos
de reloj se aplican a las entradas o terminales CP de todos los flip-flops. El pulso comn
dispara todos los flip-flops simultneamente en vez de una a la vez en cadencia como en
un contador de rizado. La decisin de cundo se debe o no complementar un flip-flop se
determina de los valores de las entradas J y K en el momento del pulso. Si J=K=0, el flip-
flop permanece sin cambio. Si J=K=I el flip-flop se complementa.
Contadores Asincrnicos
Este tipo de contadores donde cada salida del flip-flop sirve como seal de entrada
CLK para el siguiente flip-flop, estos contadores no cambian de estado todos juntos por lo
que se dice que no estn en sincrona, solo el primer flip flop responde a los pulsos del
reloj ,luego para que al segundo flip-flop responda debe esperar que el primer flip-flop
cambie de estado, y para que el tercer flip-flop se complemente debe esperar que el
segundo flip-flop cambie de estado, y as sucesivamente con los dems flip-flop. Por lo
tanto, existe un leve retraso entre las respuestas de cada flip-flop, en los FF modernos
este retraso es relativamente corto va del orden de los 10-40nsg.
Secuencias de Tiempo
Unidad de Memoria
Los registros de un computador digital pueden ser clasificados del tipo operacional o de
almacenamiento. Un circuito
CONCLUCION