Anda di halaman 1dari 10

INSTITUTO TECNOLGICO

SUPERIOR DE
SAN ANDRS TUXTLA
DIVISIN DE INGENIERA MECATRNICA

611-A

MATERIA:

Electrnica digital

DOCENTE:

M.C. Roberto Valencia Bentez

UNIDAD 4

TEMA:

Reporte de simulacin de registros

NOMBRES DE ESTUDIANTES:

Ivn de Jess Bautista Tom 141U0717


Ivn No Hernndez 141U0735
Martnez
Jos Alfredo Escribano Len 141U0728
Isaas Natanael Mrquez 141U0737
Bustamante
Jhobanni de Jess Prez 141U0742
Gmez
San Andrs Tuxtla, ver.
FECHA: 8 de mayo de 2017

4.4 REGISTRO DE CORRIMIENTO


Funciones bsicas de los registros de desplazamiento
Los registros de desplazamiento estn formados por un conjunto de flip-flops, y
son muy importantes en las aplicaciones que precisan almacenar y transferir datos
dentro de un sistema digital. La diferencia bsica entre un registro y un contador
es que un registro no tiene una secuencia de estados especfica, excepto en
ciertas aplicaciones muy especializadas. En general, un registro se utiliza
nicamente para almacenar y desplazar datos (1s y 0s), que introduce en l una
fuente externa y, normalmente, no posee ninguna secuencia caracterstica interna
de estados.
Un registro es un circuito digital con dos funciones bsicas: almacenamiento de
datos y movimiento de datos. La capacidad de almacenamiento de un registro le
convierte en un tipo importante de dispositivo de memoria.

La Figura 9.1 ilustra el concepto de almacenamiento de un 1 o un 0 en un flip-flop


D. Como se muestra, se aplica un 1 a la entrada de datos y un impulso de reloj
que hace que se almacene el 1, pasando el flip-flop ha estado SET. Cuando se
elimina el 1 de la entrada, el flip-flop permanece en dicho estado SET, quedando
almacenado el 1. Como se ilustra en la Figura 9.1, el procedimiento que se utiliza
para almacenar un 0 es similar y pone en estado RESET al flip-flop.
Un registro puede estar formado por uno o ms flip-flops que se utilizan para
almacenar y desplazar datos.
La capacidad de almacenamiento de un registro es el nmero total de bits (1s y
0s) de un dato digital que puede contener. Cada etapa (flip-flop) de un registro de
desplazamiento representa un bit de su capacidad de almacenamiento; por tanto,
el nmero de etapas de un registro determina su capacidad de almacenamiento.
La capacidad de desplazamiento de un registro permite el movimiento de los
datos de una etapa a otra dentro del registro, o la entrada o salida del mismo, en
funcin de los impulsos de reloj que se apliquen.
Registros de desplazamiento con entrada y salida serie
Los registros de desplazamiento con entrada y salida serie aceptan datos en serie,
es decir, un bit cada vez por una nica lnea. La informacin almacenada es
entregada a la salida tambin en forma serie.

La Figura 9.3 muestra un dispositivo de 4 bits implementado con flip-flops D. Con


cuatro etapas, este registro puede almacenar hasta cuatro bits de datos.

La Figura 9.4 ilustra la introduccin en el registro de cuatro bits, 1010,


comenzando por el bit ms a la derecha. Inicialmente, el registro se borra
(CLEAR). Se aplica un 0 en la lnea de entrada de datos, lo que hace D = 0 en el
flip-flop FF0. Cuando se aplica el primer impulso de reloj, FF0 pasa al estado
RESET, almacenando el 0.

A continuacin, se aplica a la entrada de datos el segundo bit que, en este caso,


es 1, lo que hace que D 1 en FF0 y D = 0 en FF1 debido a que la entrada D de
FF1 est conectada a la salida Q0.

Cuando se produce el segundo impulso de reloj, el 1 de la entrada de datos de


FF0 se desplaza, pasando este flip-flop al estado SET, y el 0 que haba en FF0 se
desplaza a FF1.

El tercer bit, un 0, se introduce por la lnea de entrada de datos y se aplica un


impulso de reloj. El 0 entra en FF0, el 1 almacenado en ste se desplaza a FF1 y
el 0 almacenado en FF1 se desplaza a FF2.

El ltimo bit, que es un 1, se aplica a la entrada de datos y se aplica el siguiente


impulso de reloj. Ahora el 1 entra en FF0, el 0 almacenado en ste se desplaza a
FF1, el 1 almacenado en FF1 se desplaza a FF2, y el 0 almacenado en FF2 se
desplaza a FF3.
Si se desea extraer los datos del registro, los bits deben desplazarse en serie
hasta la salida Q3, como se ilustra en la Figura 9.5.
Despus del cuarto impulso de reloj CLK4, el bit ms a la derecha, 0, est en la
salida Q3. Si se aplica un quinto impulso de reloj, CLK5, el segundo bit aparecer
en la salida Q3.

El impulso de reloj CLK6 desplaza el tercer bit a la salida y el sptimo impulso de


reloj (CLK7) desplaza el cuarto bit a la salida. Observe que, mientras que los
cuatro bits iniciales se desplazan a la salida, se pueden introducir otros bits de
datos. En la figura se muestra cmo se ha desplazado una serie de ceros.

Registros de desplazamiento con entrada serie y salida


paralelo
En este tipo de registro los bits de datos se introducen en serie
(empezando por el bit situado ms a la derecha). La diferencia est en
la forma en que dichos bits se extraen del registro; en un registro con
salida paralelo, se dispone de la salida de cada etapa. Una vez que los
datos se han almacenado, cada bit se presenta en su respectiva lnea
de salida, estando disponibles todos los bits simultneamente, en
lugar de bit a bit como en el caso de la salida serie.

La Figura 9.8 muestra un registro de desplazamiento de 4 bits con entrada serie-


salida paralelo, y su smbolo lgico.

Registros de desplazamiento con entrada paralelo y


salida serie
En un registro con entradas de datos paralelo, los bits se introducen
simultneamente en sus respectivas etapas a travs de lneas paralelo, en lugar
de bit a bit a travs una nica lnea como ocurre con las entradas de datos serie.
La salida serie se hace del mismo modo que se ha descrito en la Seccin 9.2, una
vez que todos los datos estn almacenados en el registro.

La Figura 9.12 ilustra un registro de desplazamiento de 4 bits con entrada paralelo


salida serie y su smbolo lgico tpico. Observe que tiene cuatro lneas de entrada
de datos D0, D1, D2 y D3 y una entrada SHIFT / LOAD (desplazamiento/carga), que
permite cargar en paralelo los cuatro bits de datos en el registro. Cuando SHIFT /
LOAD est a nivel BAJO, las puertas G1 a G3 se activan, permitiendo que cada bit
sea aplicado a la entrada D de su respectivo flip-flop. Cuando se aplica un impulso
de reloj, los flipflops con D = 1 pasan al estado SET, y los flip-flops con D = 0
pasan al estado RESET, almacenndose de este modo los cuatro bits
simultneamente.

Cuando la entrada SHIFT / LOAD est a nivel ALTO, las puertas G1 a G4 se inhiben y
las puertas G5 a G7 se activan, permitiendo que los bits de datos se desplacen
hacia la derecha, pasando de una etapa a la siguiente.

Las puertas OR permiten el desplazamiento normal o la introduccin de datos en


paralelo, dependiendo de qu puertas AND se hayan activado segn el nivel de la
entrada SHIFT / LOAD. Observe que FF0 dispone de una sola puerta AND para
desactivar la entrada paralela, D0. No precisa una implementacin AND/OR ya
que
no hay entrada de datos en serie.

Registros de desplazamiento con entrada y salida


paralelo

El registro de entrada y salida paralelo aplica ambos mtodos. Inmediatamente


despus de introducir simultneamente todos los bits de datos, stos aparecen en
paralelo en las salidas paralelo.

La Figura 9.16 presenta un registro de entrada y salida paralelo.

Bibliografa

Libro FUNDAMENTOS DE SISTEMAS DIGITALES


Novena Edicin
THOMAS L. FLOYD

Anda mungkin juga menyukai