Disee y dibuje el circuito lgico para la interfaz de memoria de una computadora de 15

aplicacin genrica basada en un microprocesador con un bus de datos de 8bits. Las

especificaciones son las siguientes: A(14:0) A(14:0)
8
1. Ubicar 16Kbytes de memoria SRAM a partir de la direccin 0. D(7:0) D(7:0)
2. Ubicar 32Kbytes de memoria EPROM a partir de la direccin $FE00. A16
A15 /MRD EPROM
3. Utilizar para la interfaz los buses de datos, de direcciones de control (/MRD y
/MWR) A14 32Kb
A13 RD
14
1 A12
A(13:0) A(13:0) A11 CS
A10
D(7:0) D(7:0)
A9
SRAM
A16
16Kb
A15
/MRD RD
/MWR WR
A14
CS
A14 A13
A15 A12
A16
A11
A10
A9

2 La direccin de inicio $FE00 complica el diseo del circuito de seleccin

Rango de ocupacin Expresiones lgicas segn intervalos

0FE00 FE00 + 8000 -1
0FE00 17DFF 1 intervalo = A16'.A15.A14.A13.A12.A11.A10.A9
2 intervalo = A16.A15'.A14'
El rango debe ser cubierto a intervalos. 3 intervalo = A16.A15'.A14.A13'
4 intervalo = A16.A15'.A14.A13.A12'
0FE00 0FFFF 1 intervalo
10000 13FFF 2 intervalo 5 intervalo = A16.A15'.A14.A13.A12.A11'
14000 15FFF 3 intervalo 6 intervalo = A16.A15'.A14.A13.A12.A11.A10'
16000 16FFF 4 intervalo 7 intervalo = A16.A15'.A14.A13.A12.A11.A10.A9'
17000 177FF 5 intervalo
17800 17BFF 6 intervalo CS = A16'.A15.A14.A13.A12.A11.A10.A9 + A16.A15'(A14' + A14.A13' + A14.A13.A12' +
17C00 17DFF 7 intervalo A14.A13.A12.A11' + A14.A13.A12.A11.A10' + A14.A13.A12.A11.A10.A9')
CS = A16'.A15.A14.A13.A12.A11.A10.A9 + A16.A15'(A14' + A13' + A12' +
A11' + A10' + A9')