Anda di halaman 1dari 57

BTS INFORMATIQUE DE GESTION

COURS DARCHITECTURE

2 ANNEE

BTS IG2 -Cours dArchitecture


Page 1 sur 57
Chapitre 1 La Numration 3

Chapitre 2 Le Codage 5

Chapitre 3 Le codage des nombres flottants 8

Chapitre 4 Algbre de BOOLE 10

Chapitre 5 La Logique Combinatoire 15

Chapitre 6 La Logique Programme 20

Chapitre 7 Les Mmoires 24

Chapitre 8 La Gestion des E/S 31

Chapitre 9 La Transmission des donnes 36

Chapitre 10 Les puces RISC 47

Chapitre 11 Les ordinateurs multiprocesseurs 49

Chapitre 12 Le Microprocesseur 52

BTS IG2 -Cours dArchitecture


Page 2 sur 57
Chapitre 1 - La Numration
1 Les systmes de numration
La numration est la faon d'noncer ou d'crire des nombres (Numrations arabe et romaine). C'est aussi un
systme qui organise la suite des nombres en sries hirarchises. Il existe une multitude de systmes de
numration (appel aussi base), en fait, autant qu'il y a de nombres. Nous allons nous intresser quatre d'entre
eux, ceux utiliss par les logiciels.

A Le systme dcimal

C'est le systme le plus utilis et j'espre qu'il n'a plus de secrets pour vous !!!
Il va nous servir d'exemple pour expliquer les 3 autres. Il est bas sur le nombre 10, 10 tant la base du systme
dcimal. Les chiffres 0, 1, .....,8, 9, soit 10 caractres au total sont utiliss pour la reprsentation des nombres.
Un nombre est subdivis en puissances de 10, que l'on nonce en allant de la plus leve la plus faible.

Exemple :
On note en indice la base du systme de numration dans lequel le nombre est reprsent. Pour le nombre
dcimal 159, chaque chiffre ce qu'on appel un rang. Le chiffre 1 a le rang des centaines, on dit que son "poids "
est de cent. Pour le nombre 1995, le chiffre 1 est appel le chiffre de poids fort MSB et le 5 le chiffre de poids
faible LSB.

B Le systme binaire

C'est le systme que l'on devrait tout le temps utilis, mais il est peu pratique dans la vie courante. Par contre en
informatique il est le plus utilis. En effet un ordinateur n'a que 2 possibilits OUI ou NON, VRAI ou FAUX
(l'homme ayant la 3me possibilit " je ne sais pas "). Ces 2 possibilits sont reprsentes par les chiffres 0 et 1,
soit 2 caractres au total, utiliss pour la reprsentation des nombres. Le systme binaire est donc bas sur le
chiffre 2. Comme en dcimal, un nombre est subdivis en puissances de 2, que l'on nonce en allant de la plus
leve la plus faible.

Exemple :
En base 2, on ne parle plus de chiffres mais de bits (en anglais Binary Digit), et on dit bit de poids le plus fort
(MSB Most Significant Bit) et bit de poids le plus faible (LSB Less Significant Bit)
Le comptage en binaire ne diffre pas, sur le principe, du comptage en dcimal. Lorsque la capacit numrique
d'une position est dpasse, on obtient une retenue se reportant sur la position suivante ; ceci arrive lorsque l'on
dpasse le chiffre 1 dans une position du systme binaire et le chiffre 9 dans une position du systme dcimal.

C Le systme octal
C'est un systme qui dcoule du systme binaire. Il est constitu de 8 caractres, 0, 1, 7. Il est surtout utilis
dans les systmes d'exploitations tels que Unix pour les droits sur les fichers, rpertoires etc... (voir cours SE).

D Le systme hexadcimal

On a vu lors de l'tude du systme binaire que les nombres devenaient vite trs longs. Ce systme binaire est
surtout utilis en lectronique, automatique, mcanique, les informaticiens utilisent plus facilement le systme
hexadcimal.
Les chiffres 0, 1, .....,8, 9, A, B, C, D, E et F soit 16 caractres au total sont utiliss pour la reprsentation des
nombres.
A 10, B 11, C 12, D 13, E 14 et F 15
Un nombre est subdivis en puissances de 16, que l'on nonce en allant de la plus leve la plus faible.

BTS IG2 -Cours dArchitecture


Page 3 sur 57
Exemple :
La base 16 est surtout utilise dans les plans mmoire.

2. La conversion
Cela consiste passer d'une base une autre.
Base 10 Base 2 : Il est intressant de savoir passer d'une base 2 une base 10 et vice versa. Il existe
diffrentes mthodes, la plus simple est d'utiliser tout btement votre chre calculatrice.
Base 16 Base 2 : Pour ce qui est de la conversion de base 2 en base 16 et vice versa, il suffit : de 2 vers 16, de
regrouper les bits 4 par 4 (en commenant par les LSB !) et de convertir.
exemple : 01 1100 1001 0011(2) 1C93(h)
de 16 vers 2, d'clater les chiffres et de former des paquets de 4 bits et de convertir.
exemple : 1B34D(h) 0001 1011 0011 0100 1101(2)
Voil l'avantage de la base 16 sur la base 10 en informatique.

3. Les nombres ngatifs (signs)


Dans une case mmoire, on ne peut entrer que 1 ou 0, c'est la seule chose que comprend un ordinateur. Pour
reprsenter les nombres ngatifs, il a fallu trouver une solution. La solution la plus immdiate consiste rserver
un digit binaire (bit) pour le signe, les autres bits reprsentant la valeur absolue du nombre.
La convention qui prvaut consiste mettre le MSB 0 pour reprsenter un nombre positif et 1 pour un
nombre ngatif. On parle de donnes ou nombres signs quand on utilise cette convention.
Exemple : sur 8 bits en nombres non signs on va de 0 255(10) alors qu'en nombres signs on va de -128
1000 000 +127 1111 1111
Nous allons voir comment obtenir ces conversions et leurs explications.
Le complment 1 (restreint) :
Le complment restreint d'un nombre binaire s'obtient par simple inversion des valeurs des bits constituant ce
nombre.
Ainsi en considrant le nombre sign 10010 reprsentant le nombre -2(10)
il aura pour complment restreint 01101 soit 13(10) ce qui ne reprsente pas grand chose.
Le complment 2 (vrai) :
Le complment vrai d'un nombre binaire s'obtient, en inversant les valeurs des bits formant le nombre et en
rajoutant 1.
exemple : 0110 devient 1010 et 0000 devient bien 0000 (essayez).
Admettons que nous ayons des nombres sur 4 bits.

0100 reprsente soit 4 ,


et son complment 2 :

1100 reprsente soit -4.


Le codage sur 8 bits ne permet plus d'obtenir des nombres compris entre 0 et 255 mais entre -128 et +127.

4. Les oprations arithmtiques en systme binaire :


L'addition : Il suffit de savoir additionner et de se rappeler que 1+1, ne fait pas 2 mais 10(2) !
La soustraction en complment 2 : Pour faire des soustractions en binaire, il faut convertir le nombre
soustraire en complment 2 et faire une addition.
exemple sur 8 bits: 21 - 63 = -42
63 00111111 donc -63 11000000+1=11000001
donc 21 - 63 0001 0101 + 1100 0001 = 1101 0110 (-128+64+16+4+2) = -42
La multiplication : aucune difficult, ce ne sont que des additions voir le TD
La division : aucune difficult, ce ne sont que des soustractions voir le TD
Les nouveaux multiples : Dans le systme dcimal, on parle de kilo, mga...,ces multiples existent aussi en
bases 2 et 16 mais non pas les mmes valeurs
1 kilo 210 = 1 024 units
1 mga 220 = 1024 * 1024 = 1 048 576 units

BTS IG2 -Cours dArchitecture


Page 4 sur 57
1 giga 230 = 1024 * 1024 * 1024 = 1 073 741 824 units
1 tra 240 = 1024 * 1024 * 1024 * 1024 = 1 099 511 627 776 units

BTS IG2 -Cours dArchitecture


Page 5 sur 57
Chapitre 2 - Le Codage
1. La reprsentation des nombres :

A Le code Gray ou code binaire rflchi


Pour l'instant on a vu le code binaire naturel.
Le code gray est surtout utilis pour la visualisation d'informations, ou pour la conversion de grandeurs
analogiques (par exemple la position angulaire d'un arbre en rotation).
exemple : on veut reprer la position d'une pice mobile en utilisant des capteurs de rflexion.
Il y a un risque d'erreur dans le code binaire naturel. les marques sombres correspondent une faible lumire
rflchie ou un 1 logique. Lors des transissions 1 2,3 4,4 5....il y a un risque de voir apparatre la sortie
du dispositif, des combinaisons fausses. Par exemple, pour passer de la position 1 la position 2, on peut obtenir
les combinaisons parasites 0 ou 3.
20

21

22

23

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

On est donc conduit utiliser un code diffrent o seul un bit change quand on passe d'une position une autre,
c'est le code Gray ou code binaire rflchi. Ce code la particularit de n'avoir qu'un bit qui change la fois. Il
est utilis dans les roues codeuses

20

21

22

23

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

B Le code BCD
Abrviation de Binary Coded Decimal en anglais et DCB Dcimal Cod Binaire. Ce code cherche concilier les
avantages du systme dcimal et du code binaire. Il est surtout utilis pour l'affichage de donnes dcimales
(calculatrices).
A chaque chiffre du systme dcimal, on fait correspondre un mot binaire de quatre bits.
Pour coder un nombre dcimal en BCD, on va coder sparment chaque chiffre du nombre de base dix en
Binaire.
Exemple : 1985 0001 1001 1000 0101(BCD)
Attention :
- le nombre cod en BCD ne correspond pas au nombre dcimal converti en binaire naturel.
- le codage dcimal BCD est simple, mais il impossible de faire des oprations mathmatiques avec !

2. La reprsentation des caractres

Le code EBCDIC : Extended Binary Coded Decimal Interchange, ce code est utilis
principalement par IBM. Il peut tre parfois assimil un code 9 bits quand il est fait usage
d'une cl d'imparit, (bit supplmentaire destin contrler la validit de l'octet associ).

BTS IG2 -Cours dArchitecture


Page 6 sur 57
Le code ANSI : Certains logiciels utilisent la norme ANSI (American National Standard
Institute) qui reprend en grande partie le code ASCII. Ce code propose des extensions
diffrentes selon le " code de page ". Le code de page 850 est un jeu de caractres "
multilingue " alors que le code de page 864 dfinit le jeu de caractres arabes, le code de page
437 dfinit le jeu de caractres franais...

La table des codes ASCII

Remarque : La table des codes ASCII ci-dessus, affiche les caractres imprimables et non les
codes de contrle. En effet les caractres dont les codes sont 10, 13 et 27 en dcimal,
reprsentent respectivement Line Feed (Aller la ligne), Carriage Return (Retour Chariot) et
Scape (Escape), le tableau ci-dessous en donne quelques exemples.

code 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14
carac NULL SOH STX ETX EOT ENQ ACK BELL BS HT LF VT NP CR SO
code 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
carac SI DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS

Les nouveaux codes : Avec laugmentation croissante du nombre dutilisateurs de linformatique et surtout la
quantit de caractres diffrents se trouvant dans les diffrentes langues, les organismes de normalisation ISO
travaillent depuis le dbut des annes 90, la cration dun code universel , l UNIversal CODE UNICODE.
Dans ces nouvelles tables de code, on y trouve les caractres latin (les ntres), Tamoul (Inde), Cyrillique
(Grce et Russie) ou les idogrammes Japonais et Chinois.
Ils existe donc deux nouveaux codes :
ISO/IEC 10646 : sur 32 bits donc 4294967296 caractres diffrents possibles.
UNICODE 1.1 : sur 16 bits et contenant 65536 caractres diffrents possibles. Cest ce derneir qui est
actuellement utilis dans les diffrents SE modernes.

3. Les codes dtecteurs d'erreurs


A l'intrieur de l'ordinateur les informations sont constamment " vhicules ". Il est donc ncessaire de s'assurer
de la transmission convenable de ces informations. Pour cela on utilise divers moyens allant du simple contrle
de parit jusqu' l'laboration de codes sophistiqus.

A Le contrle de la parit : Aux n bits que comporte le code l'origine, on ajoute


1 bit supplmentaire. Ce bit est positionn de telle sorte que le nombre total de bits 1 soit :
- pair, code dit parit pair ;
- impair, code dit parit impair.

Cette mthode n'est efficace que si l'erreur est sur un nombre impair de bits.

B Les codes autovrificateurs ou autocorrecteurs

BTS IG2 -Cours dArchitecture


Page 7 sur 57
La mthode prcdente tant limite, on a t amen concevoir des codes vrifiant et corrigeant des erreurs suprieures au
simple bit.
Ces techniques ont t dvelopp par l'amricain R W Hamming et l'on parle souvent de codes de Hamming.
Il existe en fait deux techniques d'laboration de ces codes.

P A G LRC

VRC 0 0 0 0 parit
croise
1 1 1 1

0 0 0 0

1 0 0 1

0 0 0 0

0 0 1 1

0 0 1 1

0 1 1 0

C Les codes de blocs


Le principe consiste construire une information en sectionnant l'information utile en blocs de longueur fixe et
en y ajoutant un certain nombre de bits de contrle (bits de redondance).
Le mot de n bits reu est un mot de code et le bloc de dpart peut tre reconstitu
Le mot de n bits reu n'est pas un mot de code et le rcepteur peut alors :
- Retrouver le bloc original (cas des codes autocorrecteurs) ;
ou - Redemander le bloc original (cas des codes vrificateurs).
L'efficacit d'un tel code sera d'autant meilleur que les mots qui le constituent seront distincts les uns des autres.
On dfinit ainsi la distance de Hamming, correspondant au nombre de bits qui varient entre deux mots successifs
de code. Plus elle est grande et plus le code est efficace (pour le code Gray la distance est de 1).
Parmi ces codes on trouve ::
- Le contrle de parit verticale : VRC (Vertical Redundancy Checking)
- Le contrle de parit horizontale : LRC (Longitudinal Redundancy Checking)
En utilisant ces codes de blocs et le contrle de parit, il est possible d'assurer une vrification dite par parits
croises ou LRC/VRC qui, en augmentant la distance de hamming, assure une meilleure dtection et correction
des erreurs.
exemple : on souhaite transmettre les caractres PAG en code ASCII.
les valeurs hexadcimales des caractres transmis seraient donc dans cet exemple 50 41 47 56 et non pas
simplement 50 41 47 comme le code ASCII le donnerait.

D Les codes cycliques


Appels CRC (Cyclic Redundancy Codes) ou codes polynomiaux, sont trs utiliss car trs facile mettre en
oeuvre. Le principe consiste considrer que toute information de n bits peut tre transcrite sous une forme
polynomiale :
10111 correspond :
A partir d'une information de dpart I(x) de i bits on va construire une information redondante R(x) de r bits et
l'mettre la suite de I(x), de telle sorte que le polynme rsultant N(x) soit divisible par le polynme gnrateur
G(x). A la rception on divise le polynme N(x) reu par le mme polynme G(x) et le reste de cette division
doit tre nul si la transmission est correcte.
Le choix d'un bon polynme gnrateur est important si l'on veut dtecter un maximum d'erreurs. Un des
polynmes les plus utiliss, normalis par le CCITT est :
et permet de dtecter
- 100% des erreurs simples et doubles
- 100% des erreurs sur un nombre impair de bits
- 100% des paquets d'erreurs d'une longueur <= 16 bits
- 99,99% des paquets d'erreurs d'une longueur 18 bits

BTS IG2 -Cours dArchitecture


Page 8 sur 57
BTS IG2 -Cours dArchitecture
Page 9 sur 57
Chapitre 3 - Le codage des nombres
flottants
1. Introduction :
Le but de ce cours est de vous montrer le codage, au sein de l'ordinateur, de n'importe quel nombre, entier ou non et sign :
3,144592 2,718 -1E218 etc..
Comme vous l'avez dj vu, un microprocesseur n'est pas conu pour travailler en base 10 mais en base 2.
Rappel : pour passer d'un nombre entier de base 10 en base 2, il suffit de faire des divisions successives par 2 jusqu' obtenir
un reste gal 1 ou 0.

2. Conversion :
Par analogie, on en dduit que pour convertir une fraction dcimale en base 2, il suffit de raliser des multiplications
successives par 2, jusqu' obtenir une partie fractionnaire nulle.
Exemple : soit convertir 32,125 en base 2 : on sait que 32 est quivalent 100000 et

0,125 * 2 = 0,25 partie entire = 0 et partie fractionnaire = 0,25


0,25 * 2 = 0,5 partie entire = 0 et partie fractionnaire = 0,5
0,5 * 2 = 1 partie entire = 1 et partie fractionnaire = 0

Ce qui donne : 32,125 = 32 + 0,125 100000 + 0, 001 = 100000,001 en base 2

Normalisation

Le problme qui se pose maintenant est le stockage en mmoire ou dans un registre d'une quantit crite en base 2.
Dans un premier temps, tout nombre sera traduit sous forme d'un produit entre une fraction (une fraction est un nombre avec
une partie entire nulle, c'est dire infrieur 1 en valeur absolue ou encore commenant par un point dcimal) et une
puissance de 2.
Exemple : 32,125 s'crit aussi 100000,001 ou encore 0,100000001*26
Pour mmoriser un nombre, il suffit donc de coder sa puissance de 2 et sa fraction. L'intrt de cette mthode est que l'on sait
toujours ou se trouve le point dcimal et qu'il n'y a plus de partie entire, on obtient donc un mode de reprsentation fig.
Il est clair qu'il faut aussi un bit pour mmoriser le signe (0 = + et 1 = ), un bit pour chaque chiffre de la fraction en base 2
et quelques chiffres pour reprsenter la puissance (positive ou ngative) traduite en base 2.
Remarque : si la fraction est trop grande, il n'est pas question de prendre en compte tous les chiffres.

3. Virgule flottante
En clair, tout nombre sera dsormais crit sous la forme d'un produit entre une puissance de 2 et une fraction dont les chiffres
sont les chiffres significatifs du nombre. La seule exception tant le 0 qui n'a pas vraiment de chiffres significatifs.
Tout nombre non nul peut tre mis sous ce format, appel virgule flottante normalise. Nous le reprsenterons par : SM*2e
o S est le signe, M la mantisse et e l'exposant.

La ralit

pour stocker un nombre dcimal dans une mmoire binaire, il suffit de le convertir en binaire, puis de mettre le rsultat au
format virgule flottante normalise : SM*2e avec 1/2 M<1
Remarque : (1/2 M permet d'liminer les 0 droite de la virgule de faon obtenir plus de chiffres significatifs,
prcision).
Un nombre p de bits sera utilis pour la fraction m. Le premier bit de celle-ci tant ncessairement 1.
Un nombre p' de bits sera utilis pour l'exposant e. Pour coder les exposants ngatifs, il a fallu imposer un codage (autre que
le complment 2). Une constante, k, est ajoute l'exposant de telle manire que l'ensemble devienne positif. K+e s'appelle
la caractristique du nombre.

BTS IG2 -Cours dArchitecture


Page 10 sur 57
Nous allons voir les deux formats les plus utiliss dans un micro-ordinateur. Tous les deux comptent 32 bits avec p = 23 et p'
=8
Norme IBM sur 32 bits

31 24 23 22 0

e+128 Signe 23 premiers chiffres de la Mantisse


Norme IEEE sur 32 et 80 bits
31 30 23 22 0

Signe e +126 23 premiers chiffres de la Mantisse

79 78 64 63 0

Signe Exposant : e+16383 Mantisse

Pour le 80387, cela permet d'obtenir des nombres allant de 3,4*10e-4932 1,2*10e+4932 (ce qui est suprieur au nombre
d'atomes composants la terre !)

BTS IG2 -Cours dArchitecture


Page 11 sur 57
Chapitre 4 - Algbre de BOOLE
1. Dfinition

C'est une algbre binaire mise en ?uvre par le mathmaticien George BOOLE (1815-1864) pour tudier la
logique. Les variables, dites boolennes, ne peuvent prendre que deux valeurs : VRAI ou FAUX ou bien encore
1 ou 0. On peut alors dfinir des oprateurs sur ces variables et consigner le rsultat dans une TABLE DE
VERITE. Ces oprateurs peuvent tre raliss par des circuits lectroniques : ils sont alors appels PORTES
LOGIQUES.

2. Portes logiques de base

Elles sont au nombre de 6

A Opration suiveuse : OUI (YES)


Soit x une variable boolenne, on note x l'opration OUI.
Table de Symbole
vrit
X S
0 0
1 1

B Opration inversion : NON (NOT)

Soit x une variable boolenne, on note /x l'opration NON.

Table de Symbole
vrit
X S
0 1
1 0

N.B.: Le petit trait est utilis dans tous les schmas pour reprsenter le NON.

C Opration produit : ET (AND)

Table de vrit Symbole


X Y S
0 0 0
0 1 0
1 0 0
1 1 1

D Opration somme : OU (OR)

BTS IG2 -Cours dArchitecture


Page 12 sur 57
Table de vrit Symbole
X Y S
0 0 0
0 1 1
1 0 1
1 1 1

E Opration NON ET (NAND)

Table de vrit Symbole


X Y S
0 0 1
0 1 1
1 0 1
1 1 0

F Opration NON OU (NOR)

Table de vrit Symbole


X Y S
0 0 1
0 1 0
1 0 0
1 1 0

G Opration OU EXCLUSIF (XOR)

Table de vrit Symbole


X Y X Y
0 0 0
0 1 1
1 0 1
1 1 0

3. Quelques proprits :
On remarquera que la plupart des rgles de l'algbre classique s'appliquent ou que d'autres se comprennent d'une
faon assez intuitive.
Voici les principales lois de l'algbre de BOOLE sur les oprateurs ET et OU :

Loi Oprateur ET Oprateur OU

Identit 1.A=A 0+A=A

BTS IG2 -Cours dArchitecture


Page 13 sur 57
Nullit 0.A=0 1+A=1

Associativit (A.B).C=A.(B.C) (A+B)+C=A+(B+C)

Commutativit A.B=B.A A+B=B+A

Distributivit A.(B+C)=A.B+A.C

Idempotence A.A=A A+A=A

Inversion A./A=0 A+/A=1

Absorption A.(A+B)=A A+A.B=A

Loi de De /(A.B)=/A+/B /(A.B=/A./B


Morgan

4. Fonction logique :
Pour rsoudre des problmes de logique, on aura souvent besoin de plusieurs variables et on notera le rsultat :
f(A,B,C...)
exemple : fonction majorit o f(A,B,C)=1 si on a une majorit de 1, 0 sinon. On peut alors dcrire la fonction
l'aide des oprateurs de base.

A B C f(A,B,C)

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

c'est dire, f(A,B,C)=1 si


A=0 ET B=1 ET C=1
OU
A=1 ET B=0 ET C=1
OU
etc..

Remarques:
- Cette faon d'crire f(A,B,C) n'est pas unique.
- On peut remarquer aussi que f(A,B,C) = A.B+A.C+B.C.
Cette expression est plus simple et donc prfrable lors de la ralisation des circuits lectronique, car plus
conomique puisqu'elle utilise moins de portes logiques. Il existe des mthodes comme les tableaux de
KARNAUGH pour simplifier les expressions.

BTS IG2 -Cours dArchitecture


Page 14 sur 57
5. Tableau de KARNAUGH :

Prsentation : Considrons une fonction f de n variables. La table de vrit de f possde alors 2 exposant n cases
(2 exposant n combinaisons). Les valeurs que peut prendre f sont regroupes en un tableau de 2 exposant n cases
en utilisant, pour le codage du tableau, le code GRAY.
Ce codage du tableau permet de dgager certaines proprits d'adjacence. Lorsque deux cases sont cte cte,
une seule variable change de valeur, les autres sont invariantes. On peut trouver aussi des groupements plus
importants possdants de moins en moins de variables invariantes (cf. TD). Ces regroupements conduisent une
rduction de la table, donc une simplification de l'expression de f. En regroupant par 2, 4 ou 8... cases, on
limine 1, 2 ou 3... variables.

BC \ A 00 01 11 10

0 F(/A,/B,/C) F(/A,/B,C) F(/A,B,C) F(/A,B,/C)

1 F(A,/B,/C) F(A,/B,C) F(A,B,C) F(A,B,/C)

Exemple : fonction majoritaire :


Trois regroupements:
1 : C est variant,
2 : A est variant,
3 : B est variant.

Equivalence entre circuits :


/(X.X)=/X et /(X+X)=/X, ainsi les deux oprateurs NAND et NOR peuvent servir d'inverseur

BTS IG2 -Cours dArchitecture


Page 15 sur 57
On obtient des rsultats similaires en utilisant des oprateurs Non OU (cf. TD). On dit que les oprateurs Non ET
et Non OU sont "complets" puisqu'on peut avec un seul de ces oprateurs, utilis autant de fois que ncessaire,
raliser n'importe quelle fonction boolenne. Ces deux portes tant faciles fabriquer, elles sont la base des
circuits lectroniques programmables tels les PALs et les GALs que nous ne verrons pas dans ce cours.

BTS IG2 -Cours dArchitecture


Page 16 sur 57
Chapitre 5 - La Logique Combinatoire

1. Dfinition :

Un circuit combinatoire est un circuit dont les sorties ne dpendent que des entres. On l'oppose au circuit
squentiel dont les sorties dpendent non seulement des entres mais aussi de l'tat prcdent dans lequel taient
les sorties.
La synthse des circuits combinatoires sort du cadre de ce cours. On fera nanmoins une analyse en TD des
circuits fondamentaux prsents ci-aprs.

2. Le comparateur

C'est un circuit fort utile puisqu'il permet de comparer 2 mots binaires. La sortie vaut 1 si les 2 mots sont
identiques, 0 sinon.
schma : Voici un exemple de comparateur sur les mots de 2 bits (A1, A0) et (B1, B0).

3. L'additionneur
Avant de pouvoir faire des calculs complexes, le microprocesseur doit tre capable de faire des additions. Pour
cela, il nous faut tre capable de construire le demi-additionneur, lment de base, pour additionner 2 bits.

A Le demi-additionneur
Intressons-nous la table de vrit de l'opration "somme" de 2 bits.
X Y Somme Retenue

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

On s'aperoit que la table de vrit de "somme" est celle de l'oprateur OU exclusif et que la retenue correspond

l'oprateur ET.

BTS IG2 -Cours dArchitecture


Page 17 sur 57
B L'additionneur complet
Lors d'une addition sur plusieurs bits, il faut tenir compte d'une retenue ventuelle, rsultant d'un calcul
prcdent. On dcompose l'addition en 2 demi additions. On additionne d'abord X Y, puis ce rsultat la
retenue initiale. X + Y + R = (X + Y) + R
Les sorties du premier additionneur ou du deuxime peuvent gnrer une retenue intermdiaire (RI1 et RI2).
Voyons partir de la table de vrit, comment obtenir la retenue finale (RF).

X Y R RI1 S1 RI2 S2 SF RF

0 0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 1 0

0 1 0 0 1 0 1 1 0

0 1 1 0 1 1 0 0 1

1 0 0 0 1 0 1 1 0

1 0 1 0 1 1 0 0 1

1 1 0 1 0 0 0 0 1

1 1 1 1 0 0 1 1 1

on a en entre on obtient on veut

Comme on pouvait s'y attendre SF=S2. On s'aperoit aussi que RF=RI1+RI2. Ces constatations permettent de
construire le schma suivant :

On peut alors gnrer l'addition sur n bits. La retenue de l'addition sur le bit n (i-1) venant sur l'addition du bit
n i.
Soit l'addition sur deux bits de deux nombres nots (A1,A0) et (B1,B0), le rsultat s'crit : (S2,S1,S0) sur trois
bits.

3. Le multiplexeur
Cest un circuit qui permet de slectionner une ligne d'entre parmi 2 puissance n lignes et de la relier
directement la sortie : C'est un "aiguillage". Pour ceci, il faut tre capable de dsigner l'entre. Ceci se fait
grce une commande code sur n bits.

Schma : Si on prend 2 bits de slection (b1,b0), on peut alors slectionner 1 ligne d'entre parmi 2=4.

BTS IG2 -Cours dArchitecture


Page 18 sur 57
Ralisation :

Applications : Ralisation d'une fonction :


On veut implanter la fonction suivante :
f = 1 si (b2,b1,b0) = 1, 3 ou 7
f = 0 sinon

Conversion parallle/srie :
Du ct parallle les huit bits arrivent en mme temps. On veut les ranger sur la ligne srie la queue leu leu.
C'est ce qui arrive quand on veut transmettre des octets sur une ligne tlphonique qui ne possde qu'un seul fil
de donnes. Il suffit alors de prendre un multiplexeur qui aurait en entre les huit fils de la liaison parallle et en
sortie la liaison srie. Un compteur capable de compter de 000 111 pourrait alors cadencer les donnes sur la
liaison srie.

4. Le dmultiplexeur

BTS IG2 -Cours dArchitecture


Page 19 sur 57
C'est un circuit qui ralise la fonction inverse du prcdent. Une entre peut tre relie de faon unique 2n
sorties par une commande code sur n bits.
Schma : Si on prend 2 bits de slection (b1,b0), on peut alors slectionner 1 sortie parmi 2=4.

5. Le dcodeur
C'est un circuit permettant de mettre 1 une sortie parmi 2n, dont le numro correspond au code binaire (sur n
bits) prsent l'entre. Les autres sorties sont 0.

Schma :

Ralisation : dcodeur 3 vers 8.

Application : L'une des plus typiques, est celle du dcodage d'adresse. Supposons que l'on veuille une mmoire
de 8 Ko adressable de 0000 1FFF. Supposons aussi que nous ayons notre disposition seulement des botiers
mmoire de 2 Ko. Comment organiser ces botiers de faon ce que le microprocesseur ait l'impression de
dialoguer avec un botier unique de 8 ko ?
Solution: dcomposons les adresses des botiers:

BTS IG2 -Cours dArchitecture


Page 20 sur 57
0000 0000 0000 0000 0000
botier h
n1:
07ffh 0000 0111 1111 1111

0800 0000 1000 0000 0000


botier h
n2:
0fffh 0000 1111 1111 1111

1000 0001 0000 0000 0000


botier h
n3:
17ffh 0001 0111 1111 1111

1800 0001 1000 0000 0000


botier h
n4:
1fffh 0001 1111 1111 1111

Les 2 bits permettent de slectionner un botier selon l'adresse l'aide d'un dcodeur "2 vers 4". Dans la pratique,
ces botiers possdent une broche de slection de botier appele Chip Select (CS).

6. L'Unit Arithmtique et Logique (U.A.L.)


Au cur du microprocesseur, elle lui permet de raliser des oprations sur des mots binaires. Dans sa plus simple
expression, elle permet de faire les oprations suivantes: A ET B, A OU B, et A+B.

BTS IG2 -Cours dArchitecture


Page 21 sur 57
Chapitre 6 - La logique programme
1. Structure d'un systme microprocesseur :
Logiques cble et programme

Objectif : Automatiser un processus


Dfinition d'un processus : c'est une suite d'actions et de tests organiss dans le temps et aboutissant une
tche.
La logique cble : On dispose de circuits intgrs tels que les oprateurs logiques, les oprateurs arithmtiques,
les multiplexeurs et dmultiplexeurs, les slecteurs, les compteurs, les registres, etc...
Travail du concepteur :
Phase 1 : Etablir l'organigramme impos par le processus (cahier des charges),
Phase 2 : Organiser les circuits logiques de manire raliser le processus. Inconvnients : pas de mthode
rigoureuse, et le systme est fig.
La logique programme : on dispose d'un circuit intgr complexe : le microprocesseur (petit et processus).
Ce P est capable d'effectuer, les unes aprs les autres, toutes les fonctions cites en logique cble.

Consquence : signaler au P la fonction raliser (programmation).


Mthode : on envoie au P un mot binaire cod.

Travail du concepteur :
Phase 1 : Etablir l'organigramme impos par le processus (cahier des charges),
Phase 2 : Traduire l'organigramme en une suite d'instructions appeles programme,
Phase 3 : Organiser le systme P choix du P et des circuits auxiliaires.

Intrts du systme P :
Pour un processus simple on se sert de la logique cble,
Pour un processus plus complexe, on se sert de la logique programme.
Souplesse : tout systme quel qu'il soit, doit un jour ou l'autre tre retouch, en raison des problmes pas vus la
conception, de l'volution du cahier des charges etc..
Facilit de mise au point :
Logique cble, pas de mthode rigoureuse
Logique programme, programmes de mise niveau.
Consommation plus faible
Dure de l'tude : dpend de la complexit du processus et de la " puissance " du P
Description d'un systme P : structure d'un systme P, mais il faut savoir qu'elle peut voluer en fonction
du cahier des charges.

BTS IG2 -Cours dArchitecture


Page 22 sur 57
Pour grer ce processus, le systme P doit avoir les lments suivants :

La liste des instructions effectuer, elles sont mises en mmoire,


un lment capable d'effectuer ces instructions, le microprocesseur P,
des circuits spcialiss pour les Entres/Sorties, les interfaces
les liaisons lectriques entre ces trois lments, les bus et
un lment cadenant le tout, l'horloge (quartz).
D'o le synoptique d'un systme P :

Le systme minimum :
Le P effectue les instructions par tape :

1re tape : Chercher l'instruction en mmoire


2me tape : Identifier le type d'instruction
3me tape : Excuter l'instruction
4me tape : Stocker le rsultat en mmoire.

D'o la constitution interne du P :


Les tapes 1 et 4 sont effectues sous le contrle d'un organe interne du P appele : Unit de commande.
Les tapes 2 et 3 sont effectues sous le contrle d'un organe interne du P appele : Unit arithmtique et
Logique (U.A.L).

Donc entre les mmoires et le P, il y a circulation de deux types d'informations :


Les instructions.
Les donnes.
Consquence de ces deux types d'informations, il faut deux types de mmoires.
Les mmoires de donnes dans lesquelles on va chercher les donnes et stocker les rsultats, ce sont les
mmoires lecture et criture. Elles sont appeles R.A.M. Random Acces Memory : Mmoire accs alatoire.

BTS IG2 -Cours dArchitecture


Page 23 sur 57
Les mmoires de programmes dans lesquelles on va chercher les instructions excuter, ce sont les mmoires
lecture seule. Elles sont appeles R.O.M. Read Only Memory : Mmoire lecture seule.

De plus il faut que le systme P puisse dialoguer avec le " monde " extrieur. C'est le rle des interfaces, il en
existe deux types :
Les interfaces parallles : P.I.A ou P.I.O (interface adaptateur pour priphrique parallle).
Les interfaces sries : A.C.I.A (interface adaptateur pour priphrique asynchrone).
Chaque lment, est command par le P, est adress par le P, envoie ou reoit des informations, des donnes
ou des rsultats du ou au P, il existe donc trois types de bus.
Bus d'adresses : ensemble de lignes unidirectionnelles qui vhiculent le code d'adresse du P vers les mmoires
et les interfaces.
Bus de donnes : ensemble de lignes bidirectionnelles qui vhiculent les donnes entre le P et les mmoires ou
les interfaces.
Bus de commandes : ensemble de lignes bidirectionnelles utilises pour synchroniser les actions du P et "
isoler " les diffrents lments du systme P.
D'o le systme minimum :

2. Programmation d'un systme P (Software).


Ncessit d'un programme
Le P doit recevoir des instructions pour pouvoir " travailler ".
La suite ordonne de ces instructions la rsolution d'un problme s'appelle le programme
Le rpertoire d'instructions d'un P dfinit les oprations individuelles que celui-ci peut effectuer et se nomme le
jeu d'instructions
Ces squences sont dans un premier temps traduites par un organigramme.
Gnralits
Organigramme : c'est la reprsentation par un schma squentiel d'un processus.
Symboles :

Traduction de l'organigramme en un programme :


un organigramme est traduit en un programme crit dans un langage appel langage de programmation.
L'objectif est d'liminer les erreurs de syntaxe, en ne laissant au programmeur que la responsabilit des erreurs
spcifiques l'application.
Le travail du programmeur est d'autant plus simple que le langage est facile lire.

A Langage assembleur

il est plus proche du langage humain, chaque instruction est remplace par un code mnmonique (aide mmoire).

Un programme de conversion, l'assembleur traduit le programme obtenu en un programme directement


comprhensible par le P (langage machine).

BTS IG2 -Cours dArchitecture


Page 24 sur 57
Chaque P possde ses propres codes instruction.

B Langage volu

il est indpendant du type de P utilis et est trs proche du langage humain. Des programmes de traduction
(compilateurs et interprteurs) traduisent les programmes crits en langages volus, en programmes utilisant le
langage machine.
exemples : Basic, Pascal, C et Cobol

En rgle gnrale, dans l'criture d'un programme, on distingue :


Le programme source crit par le programmeur,
le programme objet qui est la version traduite et directement excutable par le P !
Le programme source : chaque ligne est divise en quatre parties appeles champs.
Champ Label ou Etiquette : contient un code personnel suggestif permettant un reprage ais de la position
d'une instruction.
Champ Code Opration : contient un code mnmonique de l'instruction effectuer (op code).
Champ Oprande : contient l'lment alphanumrique sur lequel porte l'instruction
Champ Commentaire : contient les informations facilitant la comprhension de l'instruction et/ou du
programme, mais n'ayant aucune incidence sur le programme objet gnr par la suite.
Exemple de programme source :

Label Code Opration Oprande Commentaires


.CODE
MOV AX, @DATA Initialise le segment de donnes
MOV DS, AX
TEST DEC AX AX=AX-1
JNE TEST AX=0?
etc.

Le programme objet : chaque ligne est divise en deux parties appeles champs.
Champ Adresse : contient l'adresse mmoire du dbut de la ligne d'instruction, attribue par l'assembleur partir
du programme source.
Champ Code Objet : contient le code machine, exprim en hexadcimal, de l'instruction aprs conversion par
l'assembleur (Op Code) et Code oprande.

Adresse Code Objet


$8000 86 0F
$8002 4A
$8003 26 12 83
$8006 7E 02
$8008 3F

BTS IG2 -Cours dArchitecture


Page 25 sur 57
Chapitre 7 - Les Mmoires
Les mmoires sont des structures qui permettent de stocker une information sous forme numrique ou
analogique, puis de la restituer la demande. Il existe une grande varit de mmoires, depuis la bascule R-S
jusqu'aux mmoires de masse : disques durs et bandes magntiques etc.

Dans ce cours, nous allons nous intresser aux mmoires intgres semi-conducteurs, capable de stocker et de
restituer une information sous forme numrique !

Une mmoire est constitue de cases, dont chacune enregistre un bit (0 ou 1). Si ces cases sont directement
adressables, on dit accs alatoire (disque), sinon on parle de mmoires srielles (bande).
Le diagramme ci-dessous donne un aperu des diffrents types de mmoires au silicium.

1 Les Mmoires Lecture seule

Les informations sont permanentes et l'utilisateur ne peut que les lires.


On trouve dans cette catgorie :
R.O.M. : Read Only Memory (mmoire lecture seule) appele galement mmoire morte (fige), elle est
programme une fois pour toutes par le fabricant.
P.R.O.M. : Programmable Read Only Memory, mmoire programmable une fois par l'utilisateur
E.P.R.O.M. : Programmable Read Only Memory (ou REPROM : Reprogrammable Read Only Memory)
mmoire lecture seule reprogrammable plusieurs fois par l'utilisateur aprs effacement sous un rayonnement
ultra violet.
E.A.R.O.M. : Electrically Alterable Read Only Memory (ou EEPROM : Electrically Erasable PROM) mmoire
lecture seule reprogrammable plusieurs fois par l'utilisateur mais effaable lectriquement

Ces mmoires conservent les informations stockes mme aprs coupure de l'alimentation. On trouve galement
dans cette catgorie, les rseaux logiques programmables qui permettent de raliser des combinaisons logiques
partir de variables d'entre : PAL, GAL, FPLA etc...

2 Les mmoires Lecture-Ecriture

Elles ne peuvent conserver l'information que temporairement, si elles sont alimentes en nergie lectrique, ds
la coupure de l'alimentation, les informations sont perdues !
R.A.M : Random Acces Memory (mmoire accs alatoire), elles sont aussi appeles mmoires vives. Selon la
technologie de fabrication utilise, on distingue 2 grandes familles :
RAM Statique : l'information est maintenue tant que l'alimentation est prsente.

BTS IG2 -Cours dArchitecture


Page 26 sur 57
RAM Dynamique : elle ncessite une opration supplmentaire de " rafrachissement " pour maintenir
l'information prsente.
M.B.M : Magntique Buble Memory (mmoire bulle magntique), c'est une mmoire de masse non volatile
qui utilise les proprits des champs magntiques (pratiquement plus utilises).
RAM gres squentiellement :
F.I.F.O. :First In First Out (premier entr premier sorti), c'est une mmoire qui fonctionne en accs squentiel, la
premire information entre est aussi la premire sortie. Elle est utilise pour les piles.
L.I.F.O. :Last In First Out (dernier entr premier sorti), la dernire information entre est aussi la dernire sortie.
Elle est utilise dans les calculateurs (HP).
Les types de mmoires DRAM :
La mmoire FPM Fast Page Mode : c'est la plus ancienne (des plus rcente..., donc en barette). Il est ncessaire
de la rafrachir trs souvent, et son temps daccs varie de 60 70 ns.
La mmoire EDO (Extensed Data Out) ou EDO RAM : C'est une version plus rcente et plus rapide. Cette
mmoire fonctionne comme la FPM, mais les donnes sortent plus rapidement, car elle intgre une petite
mmoire cache qui stocke ladresse de la prochaine cellule lire ou crire sans attendre que la dglne prcdente
soit lue.
La mmoire BEDO Ram (Burst Extensed Data Out Ram) : cousine de l'EDO.
La mmoire SDRAM (Synchronous DRAM): Avec ce type de mmoire, il y a synchronisation des signaux
entres/sorties avec l'horloge du systme ce qui acclre les changes. Son temps d'accs varie de 5 15 ns.
La mmoire ECC (Error Correction Code) : Meoire code de correction d'erreur. Cette mmoire prend en
charge la gestion des erreurs de bits en mmoire vive. Elle se prsente sous forme de barettes Dimm et est utile
seulement sur un serveur ou les systmes qui ncessitent une grande fiabilit des donnes et des calculs
(systmes bancaires).
La mmoire RamBus, elle fonctionne des frquences de 600 800 Mhz (proches de celles des processeurs),
avec un dbit de 1.2 Go/s (quivalent un temps d'accs de 1 ns, qui est dj la vitesse du cache interne du
processeur).

3. Caractristiques principales
Elles sont au nombre de quatre.

La Capacit : c'est le nombre de bits que la mmoire peut stocker, elle est toujours une puissance de deux.
Exemples : 1Mbits, 16Mbits, les ram actuelles atteignent 128Mgabits et les ROM 2Mgabits

L'Organisation : une mmoire est prvue pour travailler sur des informations de longueur dfinie. On parlera de
matrice.
Octets (Byte) : 8bits, Mots (Word) : 16bits, double mots (dubble word) : 32bits etc...
La mmoire pourra tre organise en 8, 16, 32, 64 voir 128bits
Exemples : 64k*1bit, 8k*8bits et 4k*16bits ont la mme capacit.
16M*4bits, 8M*8bits et 64M*1bit ont aussi la mme capacit.
Le produit du nombre d'informations par la longueur de cette information donne la capacit de la mmoire.

Les temps :
D'criture : c'est le temps qui s'coule entre l'instant o la donne et l'adresse sont prsentes la mmoire et le
moment ou la donne est effectivement stocke.
De lecture : c'est le temps qui s'coule entre l'instant o l'adresse est prsente la mmoire et le moment ou la
donne est disponible en sortie
d'accs : c'est gnralement la moyenne des deux temps prcdents.
De cycle : si une opration de lecture est destructive, il faut rinscrire la donne. Le temps de cycle est donc la
somme du temps d'accs et du temps de rinscription.

La consommation : elle est diffrente au repos (standby) et en fonctionnement, et dpend de la technologie.

4. Le dcodage d'adresses
Introduction : La fonction dcodage d'adresses permet la slection, dans l'espace mmoire adressable du P,
d'une adresse matrielle d'une case mmoire.

BTS IG2 -Cours dArchitecture


Page 27 sur 57
Exemple : pour un P ayant un bus d'adresses de 16 fils, cela va consister slectionner l'adresse matrielle
parmi 232 soit 4 294 967 296 adresses.

Dans un systme P, la partie ralisant la fonction dcodage d'adresses est le dcodeur d'adresses.
Les diffrentes solutions ralisant la fonction dcodage d'adresses : elles sont au nombre de cinq :
Solution mettant en uvre des oprateurs logiques de base,
Solution mettant en uvre des dcodeurs et des dmultiplexeurs,
Solution mettant en uvre des circuits comparateurs logiques,
Solution mettant en uvre une mmoire P.R.O.M,
Solution mettant en uvre un circuit PAL.

5. La mmoire cache
Vous avez du remarquer, que dans la vie, plus on limine de papiers et plus on en entasse (je ne sais pas pour
vous, mais moi je passe mon temps jeter des articles de presses informatiques). Ceci, vient du fait que l'tre
humain a le "dfaut" de vouloir tout savoir ou tout connatre (ce qui n'est pas la mme chose).
Les premiers concepteurs d'ordinateurs ont vite compris que les programmeurs et utilisateurs de ces machines
auraient besoin d'une quantit toujours croissante de capacit de stockage donc de mmoires.
La philosophie suivante aurait pu tre adopte : ils en veulent, "donnez" en.
Les programmes naccdent pas tout le code et toutes les donnes en mme temps et de la mme manire. Il
nest donc pas ncessaire de disposer dune grande quantit de mmoire pour excuter des programmes de tailles
importantes. Lide simpliste serait de charger des blocs de mmoires les uns derrire les autres au fur et
mesure des besoins et du temps.
Le temps, le voil le fautif. Revenons en arrire dune vingtaine dannes. A cette bonne vielle poque, les
microprocesseurs travaillaient des frquences infrieures la dizaine de mgahertz, et les mmoires avaient des
temps daccs compris entre 150 et 120 ns. Quand le microprocesseur allait chercher une donne en mmoire,
cette dernire lui paraissait disponible instantanment.
La technologie aidant, le temps daccs des mmoires classiques (DRAM) a diminu, et atteint aujourdhui 60
50ns. Les microprocesseurs ont aussi progress en vitesse, et leur frquence de travail a t multiplie par 20.
Conclusion, avec des mmoires classiques, quand le microprocesseur dsire une donne (ce qui est trs courant),
il passe la majeure partie de son temps lattendre et la performance des machines est diminue.

A Dfinition:
"Une place sre pour dissimuler ou ranger des choses"
"Le turbo de la mmoire"
La mmoire classique est constitue de DRAM, qui a un temps d'accs de 60 ns. La mmoire cache est
constitue de SRAM, qui a un temps d'accs de 10 5ns. On trouve de la mmoire cache l'intrieur du
microprocesseur, avec un temps d'accs inversement proportionnel la frquence de travail de ce dernier.
On constate ainsi que la mmoire cache est une mmoire plus rapide que la mmoire classique.

BTS IG2 -Cours dArchitecture


Page 28 sur 57
B La hirarchie mmoire

Si on parle de hirarchie mmoire, en les classant selon les critres prix et temps daccs, en commenant par le
niveau de hirarchie le plus haut,
on aurait :
.la mmoire cache de Niveau 1 (la plus chre, la plus rapide et se trouvant l'intrieur du &micro;P)
.la mmoire cache de Niveau 2 (SRAM)
.la RAM classique (DRAM)
.le disque dur
.la bande magntique (la moins chre et la plus lente).
Lobjectif de ces 5 niveaux, est de fournir lutilisateur un systme mmoire qui soit presque aussi bon march
que la bande magntique, et ayant le temps daccs de la mmoire cache de niveau 1

La mthode pour obtenir cet objectif : Les niveaux de hirarchie tant imbriqus, une donne se trouvant dans
le niveau suprieur (la mmoire cache de Niveau 1), l'est obligatoirement dans tous les autres niveaux infrieurs.
Si tout se passe comme dans Le meilleur des mondes, le microprocesseur, ne s'adresse qu' la mmoire de niveau
le plus lev.
Par contre, comme tout n'est pas parfait (mme dans le monde des ordinateurs), lire une donne en mmoire peut
devenir un vrai calvaire pour le microprocesseur.
Si le microprocesseur ne trouve pas sa donne dans le premier cache, il va essayer de la trouver dans le second
cache, s'il ne la trouve toujours pas, il va la chercher dans la RAM classique, et ainsi de suite.
Pour viter cette situation, fort peu confortable pour le microprocesseur, le cache se doit de mettre la
disposition du microprocesseur, les bonnes informations au bon moment selon un dispositif de "flux tendu".
Mais que se passe-t-il au juste ? : On ne va pas stocker des donnes une par une dans le cache, mais tout un
bloc. Par dfinition, un bloc est l'unit minimale d'informations qui peut tre prsente dans le cache.

BTS IG2 -Cours dArchitecture


Page 29 sur 57
Pour rpondre cette question, il faut s'en poser quatre autres.

C Emplacement d'un bloc dans le cache


Premire question :
Il y a trois faons de placer un bloc dans le cache, on parle d'architecture de cache.
Si chaque bloc n'a qu'une place disponible dans le cache, celui-ci est appel correspondance
directe ou Direct Mapped. La correspondance est gnralement la suivante :
(numro de bloc) mod (nombre de blocs dans le cache)
Si un bloc peut tre plac n'importe o dans le cache, celui ci est appel totalement associatif
ou Fully Association.

Si un bloc peut tre plac dans un ensemble restreint de places dans le cache, le cache est dit
associatif par ensemble de blocs ou Set Associative. Un ensemble tant un groupe de blocs
dans le cache. Un bloc est affect un ensemble, puis plac n'importe o dans ce dernier.
L'ensemble est habituellement choisi par slection de bits ; c'est--dire :

(numro de bloc) mod (nombre d'ensembles dans le cache)

C'est cette dernire solution qui semble tre la plus employe dans la conception des ordinateurs
Deuxime question :
L'adressage des blocs dans le cache : chaque bloc du cache possde une tiquette adresse contenant son
numro de bloc prsent. Cette tiquette est examine pour voir si elle correspond au numro de bloc provenant
de l'UC du microprocesseur. Pour un gain de rapidit, toutes les tiquettes sont examines en parallle.
Il faut savoir si un bloc une information non valide. Pour cela, on rajoute un bit valide l'tiquette pour
indiquer si l'entre correspondante contient ou non une adresse valide. Si le bit n'est pas positionn, il ne peut y
avoir un accs valide sur cette adresse.
Troisime question :
Le remplacement du bloc : Quand un chec intervient, le contrleur de cache doit choisir un bloc remplacer
par la donne dsire.
Si l'architecture choisie pour le cache est du type correspondance directe, les dcisions matrielles sont
simplifies, tant donn qu'il n'y a pas de choix faire. Un seul bloc est test pour dterminer s'il y a succs, et
seul ce bloc peut tre remplac.
Avec les deux autres architectures, il faut faire un choix parmi plusieurs blocs lors d'un chec. Il existe deux
stratgies employes pour choisir le bloc remplacer :

Le hasard : Pour rpartir l'allocation uniformment, les blocs candidats sont choisis de faon
alatoire.
Le plus ancien (LRU Least Recently Used) : pour rduire la probabilit de rejeter des
informations qui seront ncessaires bientt, les accs aux blocs sont enregistrs. Bien sur, le
bloc remplac est celui qui n'a pas t utilis depuis longtemps.
La stratgie du hasard est facile raliser par matriel. Par contre, le cot du LRU crot avec le nombre de blocs
observer. Le tableau ci dessous, montre la diffrence des taux d'chec entre les deux stratgies.

Associativit 2 blocs/ensemble 4 blocs/ensemble 8 blocs/ensemble

Taille LRU Hasard LRU Hasard LRU Hasard

16 Ko 5,18% 5,69% 4,67% 5,29% 4,39% 4,96%

64 Ko 1,88% 2,01% 1,54% 1,66% 1,39% 1,53%

256 Ko 1,15% 1,17% 1,13% 1,13% 1,12% 1,12%

Remarque : la stratgie "premier entr premier sorti" (FIFO), n'est plus utilise et donnait des taux d'checs
avoisinant les 10%

D L'criture dans le cache

BTS IG2 -Cours dArchitecture


Page 30 sur 57
Les lectures dominent les accs cache. Tous les accs instructions sont en lecture et la plupart des instructions
n'crivent pas en mmoire, on peut considrer que 75% des accs sont en lecture et bien sur 25% en criture. Les
concepteurs ont donc optimis le cache pour les lectures, et le microprocesseur attend que les lectures soient
termines. En revanche, il n'a pas besoin d'attendre la fin des critures pour passer la suite du programme.
Le bloc est ainsi lu, pendant que l'tiquette est lue et compare. La lecture du bloc commence ds que son
numro est disponible. Si la lecture russit, tout va pour le mieux et la partie ncessaire du bloc est passe l'UC
immdiatement. Si c'est un chec, il n'y a aucun bnfice, aucune perte, et il suffit simplement d'ignorer la valeur
lue.

Pour l'criture, il en va tout autrement. La modification d'un bloc ne peut pas commencer avant que l'tiquette
soit examine. De plus la lecture peut accder plus d'octets que ncessaires, mais en criture le
microprocesseur spcifie la taille de la donne crire (de 1 8 octets).
Il existe deux faons d'crire dans le cache :
L'criture simultane (ou rangement simultan ou Write through) : l'information est crite la fois dans le bloc
du cache et dans le bloc de la mmoire classique.
La rcriture (ou recopie, rangement ou Write back) : l'information est crite uniquement dans le bloc du cache.
Le bloc modifi est recopi en mmoire classique uniquement quand il est remplac.
Le Write through a tendance disparatre, en effet, mme si on ne fait que lire une donne dans un bloc, il
recopie ce bloc en mmoire classique et mobilise ainsi le bus mmoire pour mettre jour cette mmoire
classique, ce qui restreint les possibilits de Direct Acces Memory DMA

Le Write back, permet une slection des mises jour de la mmoire classique, le contenu du cache n'est report
que si une donne a effectivement t modifie par le microprocesseur ou si un bloc ayant seulement t lu par le
microprocesseur est remplac.

E Conclusion

En fait, on utilise le cache comme une image de la mmoire classique. Quand il accde aux donnes, le
microprocesseur crot s'adresser la mmoire classique alors qu'il s'adresse au cache. A charge ensuite au
contrleur de cache de recopier les donnes dans la mmoire classique et le tour est jou. Les diverses
architectures existantes consistent crer diffrents systmes de reprsentation bass directement sur les adresses
mmoires ou sur les donnes.
Reste que l'objectif du constructeur est toujours d'optimiser le droulement tant des phases de lecture que
d'criture dans le but d'obtenir le cache le plus efficace possible.

F Post Scriptum :

Nos ordinateurs sont bass sur l'architecture de Von Neumann, cela signifie que les instructions et les donnes,
donc les oprateurs et les oprandes sont stocks dans la mme mmoire. Ainsi le microprocesseur doit accder
deux fois la mmoire, une pour l'instruction et une pour la donne. Un systme alternatif, que l'on appelle
modle Harvard, consiste sparer les espaces mmoire : un pour les donnes et un pour les instructions. De
cette faon, le chargement simultan des deux, amliore la vitesse des traitements.
Actuellement, les concepteurs ont tendance utiliser les deux architectures, celle de Von Neumann pour les
cartes mres et celle de Harvard pour le microprocesseur, pour fabriquer ces drles de machines dans un monde
de femmes et d'hommes.

BTS IG2 -Cours dArchitecture


Page 31 sur 57
L'organigramme est le suivant :

BTS IG2 -Cours dArchitecture


Page 32 sur 57
Chapitre 8 - La gestion des entres sorties
La gestion des E/S consiste en la gestion du transfert dinformation entre le couple unit centrale (P) mmoire
et lextrieur soit les units priphriques locales ou distante. Dans un systme dexploitation, cette fonction est
ralise par un ensemble de services appel gestionnaire dentre-sortie.

1 Organisation gnrale
L'volution des ordinateurs a conduit accrotre l'autonomie des organes d'entres-sorties et leur confier des
fonctions de plus en plus complexes d'enchanement et de commande, le microprocesseur ne gardant que
l'initiative du lancement et du contrle des oprations. Il existe plusieurs organisations ou branchement des
priphriques au microprocesseur.
On peut voir sur la figure la fin, trois exemples d'organisations.

Organisation 1 : les priphriques sont relis au couple microprocesseur-mmoire par l'intermdiaire de


coupleurs,
Organisation 2 : les priphriques sont relis au couple microprocesseur-mmoire par l'intermdiaire DMA puis
les coupleurs,
Organisation 3 : on a faire un systme multi-processeurs et les priphriques sont relis l'ensemble
microprocesseurs-mmoire par l'intermdiaire de canaux et de coupleurs.
On peut aussi remarquer que qu'il existe une multiplicit des voies d'accs ce qui diminue le risque
d'indisponibilit par suite de la saturation ou de la dfaillance d'un canal ou d'un coupleur.

2 Les priphriques
Ce sont des dispositifs servant en premier lieu l'entre et la sortie de donnes. Ils sont sont attachs des
coupleurs ou contrleurs. Priphriques et coupleurs dfinissent des interfaces qui comprennent un ensemble de
fonctions (entre, sortie, siganux de commande et d'incident) et une voie de communication servant au tranfert
de l'information.

3. Les catgories de priphriques


Il existe deux grandes catgories de priphriques, les priphriques blocs et les priphriques caractres.
Les priphriques caractres : Ils acceptent les donnes sans se soucier d'une quelconque
structure. Ils envoient ou reoivent les donnes octets par octets, sans qu'on les contacte en
paquets. Parmi les priphriques caractres, on peut citer : le clavier, la souris, les imprimantes, les
terminaux etc... Les donnes sont transmises les unes derrire les autres, on parle alors d'accs
squentiel.
Les priphriques blocs : Ils acceptent les donnes par blocs de taille fixe, chaque bloc ayant une
adresse propre. La taille des blocs va gnralement de 128 octets plusieurs kilo. Le grand
avantage par rapport aux priphriques caractres est qu'il est possible d'aller lire ou crire un bloc
tout moment, on parle alors d'accs alatoire.

4. L'espace mmoire
Chaque priphrique ou ensemble de priphriques possde une ou plusieurs adresses mmoire se situant soit
dans l'espace mmoire du microprocesseur soit dans un autre espace appel l'espace E/S du microprocesseur, cet
espace tant beaucoup plus restreint. Pour donner un ordre d'ide, les derniers microprocesseurs disposent d'un
espace mmoire de 64 giga et d'un espace d'E/S de 64k.

BTS IG2 -Cours dArchitecture


Page 33 sur 57
BTS IG2 -Cours dArchitecture
Page 34 sur 57
5. Le coupleur ou contrleur de priphrique
Ce n'est pas le microprocesseur qui pilote directement le priphrique, mais un contrleur. En essayant de se
rapprocher un peu plus du matriel, on peut dire que le priphrique en lui mme est un ensemble de composants
mcaniques (moteur, disque etc...), et qu'il est gr au niveau des signaux par une carte lectronique que l'on
nomme contrleur. Ce contrleur peut lui mme tre constitu d'un microprocesseur ou micro contrleur, qui
dialogue avec le microprocesseur principale. Donc la dfinition d'un coupleur peut tre : c'est un dispositif de
commande adapt un type donn de priphrique. Son autonomie est limite des oprations lmentaires. Il
permet aussi le dialogue entre deux entits physiques (microprocesseur et priphrique) diffrentes.

On peut dire que l'ensemble coupleur-priphrique est une interface entre l'Homme et le couple
microprocesseur-mmoire.

6. La synchronisation microprocesseur E/S


Les entres-sorties synchrones : Dans une entre-sortie synchrone, il n'y a aucun paralllisme entre
traitement et transfert de l'information. Le microprocesseur est immobilis pendant toute la dure du transfert.
L'entre-sortie synchrone est utilise sur les ordinateurs les lus simpes et dans tous les cas ou le
microprocesseur ne peut tre utilement employ pendant la dure du transfert.
Les entres-sorties asynchrones avec interruptions : Dans une entre-sortie asynchrone, tel le clavier, il y a
une interruption qui est prise en compte, elle permet de ne pas interrompre le microprocesseur, ce dernier peut
ontinuer son traitement en cours.
Les interruptions : Lorsqu'un priphrique veut s'adresser au microprocesseur, il provoque une interruption
matrielle. Ce qui engendre un arrt de l'excution squentielle des instructions d'un programme. Cette
interruption provoque l'excution d'une routine d'interruption, c'est--dire d'un programme de traitement de
l'vnement survenu et propre cet vnement.
Les signaux d'interruption permettent aux diffrents composants du systme, d'attirer l'attention du
microprocesseur afin de dclencher une opration dtermine. Comme plusieurs demandes d'interruption
peuvent survenir simultanment, elles sont tout d'abord envoyes au contrleur d'interruption (PIC :
Programmable Interrupt Controler) qui les retransmet ensuite au microprocesseur.

7. Les canaux
Un canal ou unit d'change, est un processeur spcialis dans les oprations d'entres-sorties. Il ne peut tre
lanc que par le microprocesseur central de l'ordinateur, il est esclave. il ne possde pas d'interruptions mais peut
lui-mme interrompre le microprocesseur central. Son rpertoire d'instruction lui permet d'actionner les
coupleurs et les priphriques qui lui sont connects.

8. L'accs direct la mmoire (DMA Direct Acces Memory)


Lorsqu'un priphrique veut envoyer tout un bloc de donnes au microprocesseur, il commence d'abord par
l'interrompre, rcupre les donnes, sur le support, de faon srielle, puis il fait tout un ensemble de vrifications
tel que le checksum.... Enfin vient le transfert des donnes par mots, un programme gre ce transfert en
incrmentant un compteur chaque itration. Ce programme, s'il est excut par le microprocesseur, fait perdre
beaucoup de temps ce dernier, qui ne peut alors s'occuper de la gestion des programmes de l'utilisateur. Le
DMA a t cr pour librer le microprocesseur de ce travail de bas niveau, il donne au contrleur deux

BTS IG2 -Cours dArchitecture


Page 35 sur 57
informations, qui sont l'adresse mmoire de dpart o les donnes doivent tre stockes et le nombre de mots
transfrer. Le DMA est surtout utilis pour les priphriques de type blocs. C'est en quelque sorte une forme
simplifie de canal.

Les types de transfert DMA : nous venons de voir que le DMA tait un circuit spcialis conu pour transfrer
les donnes la vitesse dont la mmoire est capable. Il existe deux types de transfert DMA :
Par gycle : le contrleur DMA effectue un certain nombre de transferts bus chaque fois qu'il a la main. ce
fonctionnement est bien adapt aux taches de transfert des blocs lorqu'elles ncessitent la totalit de la largeur de
bande du bus.
Par vol de cycle : la commande du bus passes alternativement du processeur DMA au microprocesseur central
chaque cycle mmoire. Le canal DMA peremt alors au microprocesseur central de fonctionner au voisinage de
50%.

9. Le pilote de priphriques

Le programme qui commande le fonctionnement lmentaire d'un priphrique est appel son pilote (en anglais
driver ou handler). Le handler gre directement l'interface du coupleur du priphrique, traite les interruptions
mises par celui-ci, dtecte et traite les cas d'erreur. C'est au niveau de ce module que doivent tre traites les
particularits de programmation du coupleur. Il est gnralement invisible aux utilisateurs du sysme, qui
accdent aux fonctions d'E/S au moyen de services de plus ou moins haut niveau raliss par des appels au
superviseur. Le handler contient donc les primitives permettant de commander le priphrique.
Ce driver est constitu de deux procdures, quasiment indpendantes : une procdure traitant l'initialisation d'un
transfert et une procdure de traitement de l'interruption associe une fin de transfert. La gestion des E/S repose
sur l'utilisation des interruptions dans la plupart des cas.

10. Les tampons


La diffrence considrable entre les vitesses de traitement de l'unit centrale et des organes priphriques impose
de tamponner les entres-sorties, c'est--dire d'interposer une zone de mmoire, ou tampon, entre les
priphriques et les programmes utilisateurs. Le but est de rduire le temps d'inactivit de l'unit centrale en
dcouplant son fonctionnement de celui des priphriques. Les programmes utilisateurs transfrent l'information
depuis ou vers le tampon, celui-ci, en parallle, ser de source ou de destination aux changes avec le
priphrique. Pour qu'une donne lue sur un priphrique soit disponible pour l'unit centrale, il faut que la
lecture ait t anticipe, de mme pour qu'une donne soit crite sur un priphrique, elle doit tre conserve en
mmoire le temps de son transfert. Pour cela, on utilise des tampons (en anglais buffer ou spool). Il existe deux
types de tampons :

BTS IG2 -Cours dArchitecture


Page 36 sur 57
Les tampons en mmoire centrale (buffer ou buffering) : l'utilisation de buffer va permettre
de charger les donnes en entre ou de les rcuprer en sortie dans une zone rserve de la
mmoire (circuits intgrs).

Il existe aussi le double buffering, il amliore les performances d'utilisation du microprocesseur, en effet en
utilisant deux tampons en entre et en sortie. Un programme en cours rempli ou vide ses donnes dans l'un tandis
que l'unit d'change vide ou rempli l'autre l'autre.

Les tampons en mmoire auxilliaire (spool ou spooling) : pour viter l'encombrement de la


mmoire centrale par les tampons d'entre-sortie, ceux-ci peuvent tre reports sur une
mmoire auxilliaire accs rapide (disque). Le terme spool (ne veut pas dire "bobine", mais est
l'acronyme de Simultaneous Peripherical Operations On Line).

BTS IG2 -Cours dArchitecture


Page 37 sur 57
Chapitre 9 - La transmission des donnes
1. Introduction
La transmission de donnes doit son existence aux besoins de transmettre des donnes (sic) des distances plus
ou moins longues sur des lignes filaires souvent sensibles aux parasites. La raison d'tre de tout systme de
transmission de donnes est la distribution d'informations sans erreurs. Les critres de choix d'un type de
transmission de donnes sont le dbit binaire, la distance couvrir et le cot du systme.
Quand une unit centrale (l'ensemble P-mmoire) veut transmettre ou recevoir des donnes vers ou d'un
priphrique, il y a un dialogue qui se cr entre les deux entits et ce dialogue est rgie par un ensemble de lois
qui donnent le type de liaisons, les modes de fonctionnement, les modes de transmission etc...

2. Les types de liaisons

Parallle : Le principe de base de la transmission de donnes parallle est le transfert de donnes sur autant de
fils qu'il y a de bits constituant le caractre transmettre. Un tel type de transmission n'est utilisable que pour des
transmissions trs courte distance (de quelques centimtres quelques mtres). Pour des distances suprieures,
il devient peu fiable et fort coteux.

Srie : Le principe de base de la transmission de donnes srie est le transfert de donnes sur un seul fil.
Le temps est dcoup en intervalles de mme dure, et on met un bit pendant chacun de ces intervalles.
L'ide est d'appliquer une valeur analogique pendant un intervalle pour reprsenter la valeur logique 1
et une valeur analogique diffrente pour reprsenter la valeur logique 0. Du cot du rcepteur on doit
observer les valeurs de la tension aux instants convenables.

3. Les modes de fonctionnement


Asymtrique : La ligne de transmission est toujours constitue de deux conducteurs parcourus par des courants
de sens opposs. Dans le cas d'une ligne asymtrique, l'un des conducteurs est le conducteur de masse, d'o des
problmes de parasites haut dbit.

Diffrentielle (symtrique) : Dans un systme de transmission diffrentielle, il faut, entre l'metteur et le


rcepteur, deux fils parcourus par des courants de sens oppos. Le rcepteur ne prend en compte que la
diffrence de potentiel entre les deux fils. La valeur absolue de la tension continue en mode commun des deux
fils est sans importance. Dans la pratique, les metteurs et rcepteurs ont une plage de tension en mode commun
bien dfinie dans laquelle ils peuvent fonctionner.
Une liaison diffrentielle permet de transmettre des donnes sur de grandes distances des vitesses leves. Le
signal est peu sensible aux parasites induits et aux effets de diaphonie. Toute tension parasite induite dans la
ligne diffrentielle apparat comme une tension en mode commun supplmentaire laquelle le rcepteur est
insensible. La diffrence de potentiel des deux lignes reste donc la mme.
De la mme faon, une variation de potentiel de masse local une extrmit de la ligne apparat comme une
simple variation de la tension en mode commun. La tension de sortie diffrentielle double la tension de sortie
asymtrique de l'metteur. En transmission diffrentielle on utilise gnralement un cble en paire torsade, ce
qui a pour effet d'annuler les champs magntiques engendrs par le courant circulant dans chaque fil et de
rduire l'inductance de la paire.
Le principal inconvnient d'un systme de transmission diffrentielle est que pour chaque liaison, il faut deux
cbles. Cela augmente le cot du systme mais donne des performances nettement meilleures quand on veut

BTS IG2 -Cours dArchitecture


Page 38 sur 57
transmettre des donnes sur une grande distance une vitesse leve.
Les avantages et inconvnients de la transmission diffrentielle (symtrique) de donnes par rapport la
transmission par ligne asymtrique sont les suivants :
Avantages :
Rjection leve de la tension de bruit en mode commun.
Rayonnement de ligne rduit, moins de RFI
Les capacits en vitesse sont amliores.
Commande des longueurs de ligne plus importantes.
Inconvnients :
Cots plus levs
Doit tre utilise avec des paires torsades ou autre type de lignes de transmission symtrique.

4. Les modes de transmission

A Simplex
Elle est toujours unidirectionnelle, Le poste A met et le poste B reoit. C'est le cas de certaines imprimantes.
L'ordinateur envoie les caractres l'imprimante et n'attend aucune rponse en retour.
Ce mode requiert une ligne 2 fils, que la liaison soit directe ou tlphonique .

B Semi duplex
Elle est bidirectionnelle, Le poste A peut mettre vers le poste B et vice versa, mais un seul des deux peut
mettre un instant donn.
Ce mode requiert galement une ligne 2 fils, que la liaison soit directe ou tlphonique. On l'utilise lorsque le
canal de communication ne possde pas une largeur de bande suffisante pour permettre des liaisons bilatrales
simultanes.

C Duplex
Elle est bidirectionnelle, les deux postes peuvent mettre en mme temps.
Ce mode requiert :
- une ligne 4 fils si la liaison est directe ou si les modems de la liaison tlphonique
fonctionnent une mme frquence porteuse ;
- une ligne 2 fils si les modems de la liaison tlphonique fonctionnent des frquences porteuses diffrentes en
mission et en rception (c'est la seule solution vraiment conomique).

Remarque :
L'metteur est aussi appel : Data Communications Equipment (DCE)
et le rcepteur Data Terminal Equipment (DTE)
Du paragraphe prcdent on peut dfinir plusieurs notions lies la transmission en srie :

BTS IG2 -Cours dArchitecture


Page 39 sur 57
- Le dcoupage du temps en intervalles rguliers, ceci ncessite la prsence d'une horloge
auprs de l'metteur et du rcepteur,
- La synchronisation ncessaire entre metteur et rcepteur, pour que ce dernier fasse les
observations aux instants corrects,
- Les observations faites par le rcepteur, qui ont lieu des instants prcis, constituent
l'chantillonnage du signal.
Afin de bien coordonner la synchronisation entre l'metteur et le rcepteur, deux techniques de
transmission srie sont utilises : Synchrone et Asynchrone.

D Asynchrone
Principe : Dans ce type de liaison, les octets sont mis de manire alatoire, au fur et mesure de leur
disponibilit (cas typique de la saisie clavier).
Procdure :
- Au repos, mise l'tat haut de la ligne de transmission
- Emission d'un dbut de message constitu par l'envoi d'un bit de dpart (start bit) de valeur 0 (la ligne
passe de l'tat haut de repos l'tat bas)
- Emission de l'octet
- Afin de permettre au rcepteur de vrifier la validit de l'octet reu, il y aura ventuellement l'mission :
- d'un bit de parit paire (even parity bit) de valeur 0 si le nombre de bits 1 de l'octet transmis est pair
et 1 si ce nombre est impair ;
- ou d'un bit de parit impaire (odd parity bit) de valeur 1 si le nombre de bits de l'octet transmis est
pair et 0 si ce nombre est impair.
- Emission d'une fin de message constitue par l'envoi de 1, 1,5 ou 2 bit(s) d'arrt de valeur 1 (la ligne
reprend son tat haut de repos). Aprs ce bit d'arrt, un nouveau caractre peut tre transmis.

Vitesse et synchronisation : Pour que le systme fonctionne correctement, l'metteur et le rcepteur doivent
accorder la mme dure chaque bit et donc travailler la mme vitesse. Cette vitesse se mesure en bauds, du
nom de l'ingnieur Baudot inventeur d'un code du mme nom utilis en tlinformatique. Cette vitesse
s'chelonne de la centaine au million de bauds (110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200), entre 2 PC,
elle est de 115200 bauds.
Si le mode de transmission des octets est bien asynchrone, celui des bits constituant chaque octet est par contre,
lui, bien synchrone, et est ralis l'aide d'horloges locales de mme frquence nominale.

Erreurs : Lors d'une transmission asynchrone on doit veiller 3 sortes d'erreurs :


- Le faux dpart : le rcepteur crot dtecter un bit de dpart alors que ce n'est qu'un parasite,
- La sur criture due une frquence d'horloge de l'metteur suprieure celle du rcepteur ;
- La sous criture due une frquence d'horloge de l'metteur infrieure celle du rcepteur ;

Pour tre sur que le front descendant dtect la rception est bien celui d'un bit de dpart, on attend la dure
d'un demi-bit et on vrifie l'tat de la ligne : si la ligne est toujours au niveau bas c'est qu'un bit de dpart a t
mis et on dclenche l'horloge de rception. A la rception, le signal start dclenche la mise en route de
l'oscillateur local qui permet l'chantillonnage des bits contenus dans le caractre. La lgre drive qui peut alors
se produire par rapport l'instant idal est sans consquence, compte tenu de la faible dure concerne.

Inconvnient : Dans une liaison asynchrone, pour transmettre un seul octet il faut en moyenne mettre 12 bits
( 1 bit de dpart, 1 bit de parit, 1 2 bits de stop et les 8 bits de l'octet), ce qui signifie que seulement les deux
tiers du temps sont utiliss pour transmettre de l'information utile : Le rendement est mauvais.
Une liaison synchrone permet d'amliorer ce rendement.

E Synchrone
Principe : Dans ce type de liaison, les octets sont, et donc les bits, constituant le message sont envoys les uns
aprs les autres, sans temps mort.
Procdure : Pour prvenir le rcepteur du dbut et de la fin d'un envoi, le message est prcd d'un caractre de
dbut de transmission (STX) et est suivi d'un caractre de fin de transmission (EOT).

Vitesse et synchronisation : Ce type de liaison permet d'obtenir des dbits informationnels plus levs qu'une
liaison asynchrone, mais il ncessite un fonctionnement parfaitement synchrone de l'metteur et du rcepteur.
Cette synchronisation est gnralement assure par l'une des deux mthodes suivantes :

BTS IG2 -Cours dArchitecture


Page 40 sur 57
- un fil spar transmet au rcepteur le signal d'horloge gnr par l'metteur ;
- des informations de temps sont incorpores au processus de modulation du modem metteur

F Asynchrone synchronise (ou isochrone)


Cette mthode de transmission se caractrise par le fait que, bien que le message soit transmis de manire
synchrone, l'intervalle de temps entre deux messages ne donne pas lieur synchronisation. Afin de recaler
l'oscillateur local avant chaque message, on doit faire prcder le message d'un certain nombre de caractres de
synchronisation (exemple : SYN en ASCII).

5. Les supports de lignes de transmission

Une impulsion se propage le long d'une ligne de transmission une vitesse proche de celle de la lumire. C'est le
type de cble utilis qui limite la vitesse de transmission relle. Les types de lignes usuels sont les paires
torsades (blindes ou non), les cbles plats ou rubans, les fils discrets pour les applications faible distance, le
cble coaxial, et la fibre optique.

A Les fils mtalliques


Ce sont par exemple les paires torsades tlphoniques reliant les abonnes. Elles sont constitues en cuivre ou
parfois en aluminium, de diamtre pouvant varier de 0.4 1mm. Ces paires sont doubles pour les liaisons entre
autocommutateurs. Elles sont toujours isoles les unes des autres par des gaines.
Dans les entreprises, les paires mtalliques installes peuvent supporter un dbit numrique de 64k bits/s. Le
signal analogique se propageant occupe une bande de frquence de 4kHz.

B Les lignes coaxiales


Les cbles coaxiaux usuels de 50 200 ohms ont une impdance trs uniforme et dfinie, et offrent les
meilleures caractristiques de transmission en ligne symtriques. Leurs principaux avantages sont leur faible
perte et l'efficacit de leur blindage contre les parasites lectromagntiques induits. Le courant doit bien sur
circuler la fois dans l'me du cble et le blindage pour que ce dernier soit efficace.

C Les fibres optiques


C'est une technologie rcente puisque les premires fibres datent des annes 70.
Le principe en est le suivant :
- L'information lectrique est transforme en onde lumineuse cohrente (LASER) ou non (DEL) l'entre de
la fibre.
- Cette onde se propage le long de la fibre par rflexion entre le cur et la gaine de silice dont les indices de
rfraction sont diffrents.
- Elle " rebondit " dans le guide d'onde que constitue le cur de la fibre. A l'autre extrmit de la fibre optique,
l'information lumineuse est nouveau retranscrite en courant lectrique, l'aide d'un photodtecteur.
La fibre optique est un support de communication prsentant maints avantages :
- Taille et masse rduites, par rapport aux autres supports,
- Trs large bande passante (1ghz 1km),
- Faible attnuation suivant la distance donc ncessit de moins de rpteurs,
- Insensibilit aux parasites lectromagntiques
Les inconvnients existants encore pour le moment sont :
- Un cot lev mais qui a tendance baisser,
- Support fragile si en verre (silice), mais correct en plastique renforc par des gaines plus ou moins rigides,
- Une connectique trs dlicate pour le particulier.

6. Les liaisons Parallles


Leur origine rside dans le fait qu'en numrique, les informations sont codes sous la forme de plusieurs bits
groups gnralement en mots de 4, 8, 16, 32 voire 64 bits. Pour obtenir des vitesses d'excution leves, il est
souhaitable de pouvoir effectuer les transferts d'informations en faisant appel au paralllisme : les bits d'un mot

BTS IG2 -Cours dArchitecture


Page 41 sur 57
sont envoys simultanment sur autant de conducteurs qu'il y a de bits. L'ensemble de ces conducteurs a pour
nom : BUS.
Sur une carte lectronique P ont peu rencontrer trois types de bus : Donnes, Adresses et Commande (Voir
cours sur Architectures de systmes microprogramms).
Il existe plusieurs interfaces de bus parallles, les interfaces Centronics, IEEE488, SCSI et IDE et les BUS des
Ordinateurs.

Constitution d'une interface : Place entre l'ordinateur et ses priphriques, elle constitue un indispensable
intermdiaire par lequel transitent les informations, commandes ou donnes.
Compose d'un pilote de priphriques (driver), elle tablit et gre les dialogues entre les lments d'un systme
informatique.

Le fonctionnement d'une interface : le pilote, spcifique chaque priphrique, se prsente sous la forme d'un
petit programme rsident. Il reoit les informations du systme d'exploitation et les traduit en une srie de
signaux exploitables par le cble de liaison, ce dernier tant compos de diffrents fils ayant chacun une fonction
propre. La norme laquelle obit l'interface (ST506, ESDI, EDI, SCSI, IDE....) dfinit les cbles. En bout de
chane, le contrleur reoit les signaux. Il les interprte et envoie les ordres au priphrique. Au cours du
processus, le pilote et le contrleur jouent un double rle de transmission et de traduction. Le cble se contentant
de vhiculer les donnes.
Exemple : Enregistrement d'un document.
1 L'utilisateur slectionne l'option Fichier Enregistrer
2 L'application indique au Systme d'exploitation qu'il dsire ouvrir un fichier existant
3 Ce systme appelle un pilote de priphriques pour signaler au disque l'ouverture d'un fichier

4 Le pilote traduit l'ordre reu en signaux capables de transiter par le cble


5 Le cble les transmet au contrleur
6 Le contrleur les traduit en ordres comprhensibles par le priphrique physique qu'il gre, et
dont il peut tre le seul connatre l'organisation interne. Il renvoie ensuite un signal indiquant
le rsultat de l'opration (russite ou chec...)
7 Le cble transmet ces signaux au pilote de priphriques
8 Le pilote traduit ces signaux dans un langage propre au systme d'exploitation
9 Ce dernier rpercute les informations l'application
10 Enfin, l'application dcide de passer l'opration suivante ou d'afficher un message d'erreur.

A L'interface Centronics
Cette liaison parallle est destine l'mission de codes ASCII 8 bits. Elle utilise donc un BUS de donnes de
8bits (de D0 D7), une ligne de masse servant de potentiel de rfrence, et trois lignes de contrle des changes.
Le principe de fonctionnement de cette liaison est le suivant :
- L'ordinateur place l'octet de code mettre sur le bus de donnes,
- Il regarde si son priphrique est prt recevoir cette donne, en lisant le niveau de tension prsent sur
la ligne de contrle nomme BUSY (occup),
- Si le priphrique a plac sa sortie BUSY 0, c'est qu'il est disponible. Dans ce cas, l'ordinateur le
prvient qu'une donne est prsente sur le bus et peut donc tre lue en envoyant une impulsion sur la
ligne de commande STROBE (chantillonnage),
- Ds que le priphrique dtecte le front montant de l'impulsion STROBE, il passe en mode occup
(Busy au niveau 1), empchant ainsi tout nouvel envoi de donnes. Il peut alors traiter la donne
prsente sur le bus en prenant tout son temps.

Puis deux possibilits s'offrent lui :


ou bien il remet la ligne BUSY 0 pour signaler qu'il est nouveau disponible,
ou bien, tout en remettant BUSY 0, il envoie un signal d'acquiescement sur la ligne de contrle ACK.
Suivant le type d'ordinateur, un des deux protocoles est accept, et parfois les deux.
La connectique : Sur l'ordinateur, se trouve un connecteur femelle de type Canon Sub-D 25 broches, et
du cot de l'imprimante, un connecteur mle de type centronics 36 broches. Le cble reliant l'ordinateur
et l'imprimante est constitu des deux connecteurs en opposition par rapport aux deux prcdents.
L'utilisation principale (99%) de la liaison parallle centronics est la connexion d'une imprimante
parallle un ordinateur.

Les signaux constituants l'interface centronics sont les suivants :

BTS IG2 -Cours dArchitecture


Page 42 sur 57
Broche numro Nom du signal Broche numro Nom du signal

1 /STROBE 17 Masse

29 DATA 1 8 18 Non Connecte

10 ACK 20 29 OV Retour de DATA 1 8

11 BUSY 30 0V

12 PE (Paper Out) 31 Non Connecte

13 /BUSY 32 /FAULT(Erreur Imprimante)

14 et 15 Non Connecte 33 /INIT

16 0V 34 36 Non Connectes

Les diffrents types de ports parallles sont :


Original Unidirectionnel : Ce type est la toute premire version du port parallle, il permet seulement la
communication du PC en direction d'un priphrique. IBM a introduit cette norme l'apparition duXT, il est
abandonn depuis 1993. Son dbit pouvait atteindre 60Ko par secondes.
Type 1 Bidirectionnel : Il date de 1987, c'est encore IBM qui l'a introduit pour ses PS2, ce port bidirectionnel
permettait uni dialogue entre un PC et un priphrique. Il tait compatible avec le port unidirectionnel, et il
permettait un dbit de 300 Ko/s en fonction du type de priphrique utilis.
Type 3 DMA : Ce type de port utilise le DMA, il dcharge ainsi le processeur de la gestion du transfert des
donnes. Ces dernires sont transmises par blocs d'octets la mmoire, puis le contrleur du priphriques les
envois au priphriques.
EPP : Le port parallle EPP (Enhanced Parallel Port) est une norme de communications bidirectionnelles entre
des priphriques externes et un PC
ECP : Cette norme ECP (Extended Capabilities Ports) est trs proche de l'EPp, il est capable d'utiliser le DMA et
est dot d'une mmoire tampon (buffer) qui amliore sensiblement les performances.

Les connecteurs :
Le port IEEE 1284 : Ce port de transmission de donnes ne date que de 1994, il a pour but de faire
communiquer une interface parallle (une imprimante mais pas seulement) avec un ordinateur, son vritable nom
est : "A Method for a Bidirectional Parallel Peripheral Interface for Personal Computer". Cette norme est le
fruit d'un travail qui consistait remplacer les anciens ports parallles, en tant 50 100 fois plus rapide et
biensur compatible. A l'origine, en 1991, les fabricants d'imprimantes se sont runis (NPA : Network Printing
Alliance) pour discuter d'un nouveau standard qui dfinit un certain nombre de paramtres implments du cot
de l'ordinateur et de l'imprimante, permettant ainsi un contrle totale de cette dernire.
L'IEEE 1284 prend en charge les 5 modes les plus couramment rencontrs. En effet, certains modes sont rests
propre un constructeur et restent transparents pour l'utilisateur

B L'interface IEEE-488

Le bus IEEE-488 a pour vocation de normaliser le mode d'interconnexion entre les chanes d'acquisition et le
systme de traitement de mesures. Il possde ainsi une structure indpendante de tout ordinateur? Originellement
introduit en 1965 par Hewlett-Packard, pour ses propres besoins, sous le nom de HPIB (HP Interface BUS), ce
bus est rapidement devenu une norme de fait puis a t standardis par l'organisation amricaine IEEE (Institute
of Electrical and Electronics Engineers) sous le nom de IEEE-488. Il est aussi appel GPIB.

La connectique : Il est constitu d'un ensemble de 16 fils, 8 regroupant les 8 fils de donnes multiplexs avec le
bus d'adresse, et 8 fils utiliss pour le contrle et la gestion des changes. Ainsi grce ses 16 fils, il est possible
d'interconnecter directement micro-ordinateur et appareils de mesure si ceux-ci sont dots d'une sortie IEEE-488.

C L'interface SCSI (prononcer Squezy)

BTS IG2 -Cours dArchitecture


Page 43 sur 57
De toutes les normes dites en matire d'interface (ESDI, IDE ...), la SCSI (Small Computer System Interface)
apparat comme la plus performante et la plus universelle.
Elle a t dfinie en 1986 par l'ANSI, elle est largement adopte par le monde Macintosh, IBM en 1987 pour les
PS/2, les constructeurs de stations de travail (NEXT, ALPHA, SUN...). Ses atouts sont entre autre, la gestion
simultane de multiples priphriques, taux de transfert lev (RS485), ce qui est trs apprcis dans le cas
d'units de stockage comme les disques durs et les CD-ROM.
Ses caractristiques sont :
1 Elle permet de relier jusqu' 7 contrleurs de priphriques (les autres en on 1 ou 2), chacun
d'eux est reli au prcdent, et est affect d'un numro d'ordre compris entre 1 et 7
2 Chaque contrleur gre jusqu' 2048 priphriques (donc 7*2048 en tout), on peut ainsi grer
des dizaines de Go de DD. (528Mo en IDE).
3 Les priphriques sont considrs comme des units logiques, le pilote n'en connaissant pas
l'organisation interne. Le contrleur est le seul savoir ce qui se passe physiquement. Le but
est de dcharger le systme d'exploitation et donc le microprocesseur, des calculs
supplmentaires dus la divergence ventuelle entre organisations logique et physique.
4 Le contrleur dirige le pilote autant qu'il lui obit. dans les autres cas on assiste une relation
du type " Matre esclave ". La norme SCSI s'adapte aux circonstances (voir ci-dessous).
quand le pilote donne l'ordre d'crire sur le disque, il mne les oprations. Une fois le travail
ralis, l'ordre des priorits est invers: c'est le contrleur qui dirige. il est de sa responsabilit
d'interrompre le pilote pour lui indiquer le rsultat.
Les autres interfaces prvoient un pilote directif qui surveille le contrleur jusqu' ce qu'il est
fini. Le systme attend, interroge intervalles rguliers le pilote et ne renvoie aucun rsultat
l'application, qui patiente....
Un pilote de priphriques SCSI peut faire autre chose pendant le travail du contrleur.

D Le bus IEEE 1394 ou FireWire

C'est la socit Apple qui la sortie en 1985 sous l'appelation Fire Wire, puis il a t normalis et est devenu le
bus IEEE 1394 C'est un bus destin aux priphriqus ayant besoin d'un grand dbit. l existe actuellement en trois
versions : 12,5 , 25 et 50 Mo/s, dans un futur proche on pourra le trouver des dbits proches de 200 Mo/s. Il
permet de relier jusqu' 63 priphriques, sans hub et de faon plug en play. Il est aussi possible d'ajouter ou
d'enlever un priphrique chaud (hot plugging).
Chaque priphrique dispose de deux sorties et d'une entre de type Fire Wire, ce qui permet ainsi de les chaner
entre eux.
Il n'y a pas d'identification donner aux priphriques lors de leur installation, ni de terminaison installer en fin
de chane.
Le connecteur comporte six fils, quatre pour la transmission des donnes numriques multiplxes et deux pour
l'alimentation.
La transmission des donnes se fait de faon isochrone ( les donnes sont transfres dans des intervalles de
temps rguliers).

7. Les BUS des Ordinateurs personnels


Dfinition : le bus est un canal de communication. Le bus mmoire, par exemple, permet au processeur de lire et
d'crire des donnes dans la mmoire vive. Le bus d'extension fait communiquer le systme processeur mmoire
avec les priphriques grant l'affichage, le stockage, l'impression et la communication. C'est le passage oblig
de toute donne change avec le processeur. Un bus se dfinit par sa largeur de bande (exprim en bits) et par
une frquence. Un bus 32 bits, signifie que les donnes qu'il vhicule sont organises par paquets de 32 bits. Plus
ce nombre est lev plus le bus sera rapide. La frquence du bus correspond la quantit de paquets qui peut-tre
transporte en une seconde.

A Les Bus standards

Le bus ISA : (Industry Standard Architecture) a t invente en 1981 par IBM pour son IBM 8088, c'est un bus
8 et 16 bits qui transfre les donnes la vitesse de 5 Mo/s. Il est " devenu " peu performant par rapport aux
nouveaux Bus.

Vitesse thorique de transmission :


8Mhz x 16 bit = 128 megabits/seconde =128 megabits/seconde / 2 cycles = 64 megabits/secondes = 64

BTS IG2 -Cours dArchitecture


Page 44 sur 57
megabits/secondes / 8 = 8Mo/ secondes
Le Bus MCA (Micro Channel Architecture), est l'volution du bus ISA propose par IBM en 1987. Ce bus a une
largeur de 16 ou 32 bits, utilise la frquence du processeur.bus 32 bits et a un dbit thorique de 20 160 Mo/s.
Il fut dvelopp par IBM pour ses PS afin de concurrencer les clones de l'poque.
Le Bus EISA (Extended Industry Standard Architecture), a t annonc par un consortium de fabricants (sauf
IBM) en 1988 comme rponse au bus MCA d'IBM, il peut vhiculer des paquets de 32 bits une vitesse de 33
Mo/s, il doit son existence au bus MCA et est son concurrent direct.

B Les Bus locaux

bus d'extension qui relie directement les priphriques au processeur. Ceux-ci communiquent (en thorie) alors
la mme vitesse que le bus du P.
Le Bus VESA (Video Electronics Standards Association) : spcification d'un bus local 32 bits
cadenc 33 MHz qui est presque mort-n.
Le dbit thorique est compris entre 120 et 148 Mo/s.
Le Bus PCI (Peripheral Component Interconnect) : bus dfini par Intel en 1992, il transmet les
donnes sur 32 bits et 64 une frquence de 33 , 66 et 100MHz quelle que soit la nature du
processeur. Il est compatible avec des processeurs 486, Pentium et RISC ainsi qu'avec les bus
ISA, EISA et MCA. Sa vitesse de transfert va de 132 Mo/s 264Mo/s.
Le bus AGP (Accelerated Graphic Port) : bus dfini par Intel en 1996, il permet de partager la
mmoire centrale entre la carte mre et la carte vido. Il est donc ddi la carte vido, et
permet ainsi d'liminer le goult d'tranglement qui freinait le graphisme pour les cartes vido
3D.
Ses caractristiques sont nettement suprieur au bus PCI. L'AGP 1x a un dbit thorique de
266Mo/s avec une frquence de 66MHz et une largeur de bus de 64bits. Il se synchronise sur
les fronts montants du signal d'horloge. L'AGP 2x un dbit double, car il se synchronise la
fois sur les fronts montants et les fronts descendants, et atteind ainsi un dbit de 530Mo/s. On
parle d'un AGP 4x qui permettrait d'atteindre un dbit de 1Go/s, mais pour l'instant il est limit
par la frquence du bus.

8. Les liaisons sries


Elles s'emploient lorsque la distance laquelle doit s'effectuer la transmission dpasse 1 2 mtres. Elles sont en
outre obligatoires ds que l'on fait appel des lignes tlphoniques, fibres optiques, faisceaux hertziens, satellites
de communication etc.. Dans ces situations, on est oblig d'utiliser chaque bout de la chane de transmission,
des " MODEMs " dans lesquels une onde porteuse est module par le signal transmettre ou dmodule pour en
extraire les informations utiles (Voir le chapitre sur les modems).
Il existe une multitude de protocoles et de normes pour les liaisons sries. La plus clbre tant la norme RS232.

A La norme RS232 :

BTS IG2 -Cours dArchitecture


Page 45 sur 57
Prsentation : Elabore par (Electronic Industries Association) aux tats unis en 1962 et pour l'ensemble du
monde par le ccitt et ISO (International Standards Organisation), la norme RS232C dfini la structure d'un bus
de liaison srie 25 fils, supportant aussi bien le mode synchrone que le mode asynchrone, entre deux matriels
Elle dfini galement le brochage du connecteur DB25 de raccordement de ce bus.
Deux fils du bus permettent d'changer les informations, l'un servant les mettre l'autre les recevoir.
Les autres fils, appels lignes de service, servent au dialogue entre les deux matriels
Emetteurs et rcepteurs RS-232C dans un systme fondamental de communication de donnes
Dfinition des signaux : C'est une liaison de type asymtrique.
Les signaux sont au nombre de 25, les expliqus tous est sans grand intrt, nous allons nous pencher sur les plus
courants. Ce sont les 9 lignes utilises par les micro-ordinateur ayant pour inconvnient de n'autoriser que des
liaisons asynchrones.
Broche Ligne Sens liaison Dsignation anglaise Dsignation franaise

1 GROUND TERRE (blindage)

2 103 PC MOD TD : Transmitted Data ED : Emission de Donnes

3 104 PC MOD RD : Received Data RD : Rception de Donnes

4 105 PC MOD RTS : Request To Send DPE : Demande Pour Emettre

5 106 PC MOD CTS : Clear To Send PAE : Prt A Emettre

6 107 PC MOD DSR : Data Set Ready PDP : Poste de Donnes Prt

7 102 PC MOD GND : Logic Ground TS : Terre Signalisation (masse)

8 109 PC MOD RLSD : Carrier Detect DS : Dtection Signal de ligne (porteuse)

20 108 PC MOD DTR : Data Terminal Ready CPD : Connexion Poste Donnes sur la ligne

22 125 PC MOD RI : Ring Indicator IA : Indicateur d'Appel


Caractristiques : Les niveaux logiques sont reprsents par des tensions comprises entre +5V et +15V pour le
niveau logique 0, entre -5 et -15V pour le niveau logique 1.
Les entres rceptrices doivent tre capables de supporter des niveaux de +/- 25V.
Pour le cblage on peut n'utiliser que 3 fils (2, 3, 7). on parle de :
- cble droit, lorsqu'un matriel est considr ETTD et l'autre ETCD.
- cble crois, lorsque les deux matriels sont considrs ETTD
- Point Point ;
- Duplex ;
- Dbit informationnel faible :
- 19200 bauds 16m
- Faible immunit au bruit.
D'autres normes ayant d'autres spcifications ont t dveloppes pour chapper dans une certaine mesure aux
limitations parfois contraignantes imposes par la RS232.

B La norme RS423

Cette norme spcifie les caractristiques lectriques des circuits d'interface en mode transmission de tension,
entre metteur et rcepteur symtrique. Ce type de liaison est utilis pour la transmission en srie de signaux
binaires entre des Equipements Terminaux de Donnes (DTE) et des Equipements terminaux de Circuits de
Donnes (DCE). Le DTE tant en gnral un terminal et les DCE pouvant tre un moniteur ou une imprimante.
On peut utiliser les frquences de transmission de donnes typiques de 100kbps sur 30m, ou 3kbps sur 1200m.
La norme RS423 autorise un metteur et jusqu' 10 rcepteurs pour un seul circuit de donnes. On peut
connecter ce standard avec d'autres standards d'interface numrique tels que RS232, RS422 et RS485.
Caractristiques :
- Point point ;
- Alterne ou half-duplex ;
- Dbit informationnel moyen :
- 100kbauds 1200m
- Immunit au bruit moyenne.

BTS IG2 -Cours dArchitecture


Page 46 sur 57
Il est trs difficile, de transmettre des donnes grande vitesse, sur de grandes distances et dans des conditions
de bruit lev, entre des parties d'un systme informatique et des priphriques, en utilisant des Emetteurs et
Rcepteurs asymtriques. D'ou la ncessit de crer des standards symtriques tels que les normes RS422 et
RS485.

C La norme RS422

La norme de transmission symtrique RS422 a t labore en 1975 pour dfinir les car caractristiques de
transmissions des signaux de donnes de base de temps ou de commande entre un ordinateur hte et ses
priphriques.
Elle a t rvise RS422A en dcembre 1978.

Une ligne de transmission RS422 est une ligne unidirectionnelle (mode simplex).
Une application typique de l'interface RS422 est son utilisation en communication de donnes dans un aroport,
entre un ordinateur central et de nombreux moniteurs ou stations loigns , tels que les moniteurs de dparts et
d'arrives. Dans cette application on utilise une ligne en paire torsade unique pour relier ensemble un terminal
de contrle central et plusieurs moniteurs. La terminaison de la ligne tant dispose l'extrmit de la ligne la
plus loigne du terminal de contrle.
Caractristiques :
- Point point ;
- Alterne ou half-duplex
- Dbit informationnel lev : 10Mbauds 1200m
- Excellente immunit au bruit

D La norme RS485

Prsentation : Comme la norme RS232C, elle t normalise par l'EIA. Elle a t introduite en 1983 et est une
version amliore de la RS422. Dans sa version la plus simple, elle est constitue d'un metteur de ligne reli
un rcepteur de ligne diffrentiel par une ligne bifilaire torsade blinde.
Lorsqu'un niveau logique 1 est prsent sur l'entre de son metteur de ligne, celui-ci applique un potentiel de
+5V sur le conducteur 1 de la ligne et un potentiel 0V sur le conducteur 2 de cette ligne.
Inversement, Lorsqu'un niveau logique 0 est prsent sur l'entre de son metteur de ligne, celui-ci applique un
potentiel de 0V sur le conducteur 1 de la ligne et un potentiel +5V sur le conducteur 2 de cette ligne
Le rcepteur de ligne est sensible la diffrence de tension existant entre les deux conducteurs de ligne,
technique qui permet de s'affranchir des tensions induites par les parasites (bruit).
Caractristiques :
- Multi Points ;
- Alterne ou half-duplex
- Dbit informationnel lev : 10Mbauds 1200m ;
- Excellente immunit au bruit.
Tableau comparatif des diffrents normes.:

Paramtre RS 232 RS 423A RS 422A RS 485

Mode de
Asymtrique Asymtrique Symtrique Symtrique
fonctionnement

Nombre d'metteurs 1 metteur 1 metteur 1 metteur 32 metteurs


et de rcepteurs 1 rcepteur 10 rcepteurs 10 rcepteurs 32 rcepteurs

Longueur maximum
15 1200 1200 1200
du cble (m)

Dbit maximum (baud) 20k 100k 10M 10M

E Le port USB

Ce port srie universel (Universal Serial Bus ) est un nouveau type de prise (1995) , permettant de relier l'unit
centrale jusqu' 127 priphriques sans ordre hirarchique prcis. Il permet galement le branchement des

BTS IG2 -Cours dArchitecture


Page 47 sur 57
priphriques " chaud" (sans avoir teindre la machine), son avantage sur les ports sries traditionnels tel que
le RS232, c'est qu'il permet un ajout rapide et facile de priphriques sur un ordinateur quelconque et les
ressources ncessaires sont alloues la vole par le systme d'exploitation. Le port USB est capable d'exploiter
clavier, joystick, souris, modem, hauts parleurs, scanner, imprimantes, et mme tlphone, il est limit
simplement par son dbit qui n'est que de 1,5 Mo par seconde au maximum. Le seul inconvnient serait peut-tre
la longueur maximale d'un cble USB, sans recourir un hub, qui n'est que de cinq mtres.
Le hub (concentrateur) permet de palier au problme du nombre de connecteurs trs restreint (seulement deux
sur les cartes mres) et ainsi pouvoir connecter plus de 2 priphriques de type USB sur le mme ordinateur. Il
existe deux types de hub, les hubs non aliments qui exploite l'alimentation de l'ordinateur et les hubs aliments
qui possdent leurs propres alimentations et proposent ainsi de fournir l'nergie ncessaire chaque
priphrique.

F La boucle de courant

Prsentation : C'est une liaison issue des techniques lectromcaniques de transmission de l'information. Elle
permet des liaisons multi machines. En raison de sa simplicit et de sa bonne immunit au bruit, elle est encore
utilise en informatique industrielle et surtout en milieux perturbs (usines).
Bien qu'elle n'ait t l'objet d'aucune normalisation, au fil des ans deux standards de liaison se sont imposs :
- La boucle de courant 20mA, d'usage gnral ;
- La boucle de courant 500mA, pour les milieux trs parasits.
Dans cette liaison on module le courant circulant dans une boucle au rythme des informations binaires
transmettre. Ainsi, pour une boucle de courant 20mA, on adopte gnralement la convention suivante :
- 1 logique correspondant i = 20mA;
- 0 logique correspondant i = 0mA.
Qu'est qu'une boucle de courant ? : Souvent les informations dlivres par un capteur analogique doivent tre
transmises distance. Dans la plupart des cas, la mthode la plus commode consiste convertir l'information de
tension en un courant avant la transmission. La boucle de courant la plus communment employe se compose
de deux fils assurant la fois l'alimentation du capteur et du circuit de conditionnement de signal et le transfert
de l'information acquise sous la forme d'un courant dont l'intensit est proportionnelle au signal mesur. Le
courant dans la boucle varie gnralement de 4mA 20mA pour la pleine chelle : c'est la boucle de courant 4-
20mA. Jusqu' 4mA de courant de boucle peut tre utilis pour alimenter le capteur, le circuit de
conditionnement de signal et le convertisseur tension courant.
Caractristiques :
- Point point ;
- Simplex
- Dbit informationnel faible :
- 19200 bauds 40m
- 4800 bauds 180m
- 2400 bauds 360m
- 1200 bauds 720m

BTS IG2 -Cours dArchitecture


Page 48 sur 57
Chapitre 10 - Les puces RISC
1. Objectif de la technologie RISC
La Rapidit d'excution des programmes.
La vitesse passe par la simplification du microprocesseur, ce qui entrane une baisse de la consommation et du
cot.

2. Introduction
En 1975, les chercheurs d'IBM firent la constatation suivante : moins de 20% des instructions disponibles dans le
microprocesseur sont utilises dans 80% des cas. D'o la question : pourquoi ne pas simplifier les
microprocesseur en implantant sur la puce les instructions les plus courantes ? On gagnerait ainsi en vitesse,
donc en performance, et on rduirait la surface de la puce, donc la consommation et le cot. C'est cette ide qui
fut la base de la technologie RISC (Reduced Instruction Set Computer : microprocesseur jeu d'instructions
rduit) par opposition aux CISC (Complex Instruction Set Computer). Mais que fait-on des instructions
complexes ? Il suffit tout simplement de les remplacer par une srie d'instructions simples (une multiplication est
une srie de sommes). Mais la diffrence de l'approche CISC, le dcodage des instructions complexes est
assur par le logiciel au niveau du compilateur, et non pas par des circuits logiques implants sur le
microprocesseur. Il permet ainsi d'viter les microcodes programmer sur la puce. Ceci oblige avoir un
compilateur plus complexe, devant tre optimis de faon rduire les temps d'excution, si l'on veut prserver
les avantages de la puce RISC.
Remarque : une instruction complexe l'intrieur du microprocesseur n'est en fin de compte qu'un " programme
" implants sur la puce.

3. Le PIPELINE
on a vu que la rduction du jeu d'instructions apporte un gain de rapidit, mais l'essentiel des performances vient
de l'exploitation du gain de place pour une nouvelle fonction : le traitement en pipeline. Une instruction du
programme s'excute gnralement en 5 squences successives. A chaque squence correspond une impulsion
d'horloge

IF : Instruction Fetch, chargement des instructions du cache mmoire vers la file d'instructions.

DEC : Dcodage, traduction de l'instruction se trouvant sur le haut de la file d'instructions.


EX : Excution, excution par l'ALU ou la FPU de l'instruction dcode
MEM : Memory acces, lors d'une opration de lecture/criture, la donne est crite vers une
file de lecture/criture. Ceci vite de bloquer le pipeline dans le cas o on ne pourrait accder
la mmoire.
WB : Write Back, criture du rsultat de EX ou de MEM
La simplification apporte par la technologie RISC ayant conduit des instructions standards de mme longueur,
le principe du pipeline est donc de profiter de cette standardisation pour excuter les instructions, non pas de
faon squentielle, mais en cascade 5 tages la manire d'une chane de fabrication 5 postes de travail
(Merci Taylor). Chaque tage est charg d'une squence. En permanence, 5 instructions se trouvent donc
simultanment des squences diffrentes de traitement. A chaque coup d'horloge, une instruction est
entirement excute.
t t+1 t+2 t+3 t+4 t+5 t+6 t+7 t+8
ins1 IF DEC EX MEM WB MOV AX,I
ins2 IF DEC EX MEM WB MOV BX,J
ins3 IF DEC EX MEM WB SUB AX,BX
ins4 IF DEC EX MEM WB CMP AX,0
ins5 IF DEC EX MEM JE Suite

Exemple : chaque cycle : 1 tage activ = 5 instructions en //

BTS IG2 -Cours dArchitecture


Page 49 sur 57
Il peut arriver certains conflits :
- Conflit de ressource : 2 instructions veulent accder la mme ressource au mme moment
- Dpendance de donnes : un registre (rsultat d'une opration prcdente) est lu alors qu'il n'a pas encore t
crit.
- Alas de branchement : le processeur n'a pas encore le rsultat d'un test et doit choisir entre deux sauts (ex :
sauts conditionnels).
Rsolution des conflits : elle se fait souvent pendant le DECodage.
Ressource : on diffre l'accs cette ressource pour l'instruction la plus jeune
Donnes : pour les registres, il existe sur les ALU des systmes de by-pass pour rcuprer la valeur calcule
avant la vritable criture dans la table des registres (WB)
Branchements : le processeur fait le pari sur le branchement. S'il se rvle bon, alors on continue. S'il est
mauvais, on invalide toutes les instructions excutes depuis la prise de dcision ce qui est complexe et coteux
en matriel. Pour prdire le branchement, il existe des techniques de statistiques utilisant des buffers de
prdiction pour savoir si le branchement a dj t pris ou non (valable surtout pour les boucles). On associe un
bit chaque instruction dans le cache instructions.
Architecture supersacalaire : elle consiste multiplier le nombre de pipelines, donc mettre plusieurs units de
traitement travaillant en parallle. La cadence de traitement s'en trouve au mieux multiplie par le nombre de
pipelines. Avec 4 pipelines, les microprocesseur RISC les plus rcents traitent jusqu' 4 instructions par cycle.
Architecture superpipeline : elle consiste augmenter la profondeur du pipeline (plus de squences et une
frquence plus leve donc t plus petit) permettant ainsi d'augmenter encore la cadence du traitement. Par contre,
cette organisation demande une logistique plus complexe pour approvisionner les diffrents " postes ". Pour
l'instant, le bon compromis est un pipeline 7 tages, le gain est donc beaucoup moins significatif que dans le
cas d'une multiplication du nombre de pipelines.

4. Comparaison des architectures RISC et CISC

Architecture RISC CISC


Jeu rduit limit aux instructions simples les
jeu d'instructions plus utilises dans le traitement. Typiquement Typiquement plus de 200 instructions
moins de 100 instructions
format des instructions Standard Variable
Seules les instructions simples sont graves
La plupart des instructions sont graves sur le
Implmentation des sur le silicium. Les autres sont programmes
silicium. Pas de microcodes. Les tches
instructions sous forme de microcodes sur des circuits
complexes sont dcodes par le compilateur.
logiques
Seules les instructions de chargement et de
Accs la mmoire La plupart des instructions y ont accs
rangement de registres (Load et Store)
Typiquement une instruction par cycle Typiquement une instruction pour 3 10
Vitesse d'excution
d'horloge cycles d'horloge
Puce plus petite. Frquence d'horloge plus Dveloppement plus simple des systmes.
Avantages
leve. Vitesse d'excution plus grande Base installe importante
Ncessite des compilateurs plus complexes et Technologie gourmande en silicium. Puce
Inconvnients plus performants. Programme d'application plus complique dvelopper. Possibilits
plus long occupant plus de mmoire d'volution limites

5. Conclusion
La division entre les concepts CISC et RISC n'est plus aussi dichotomique que par le pass. L'ensemble des
microprocesseurs utilise des solutions similaires, mme si les uns sont classs CISC et les autres RISC. Le 486
d'Intel et le 68040 de Motorola sont les deux premiers (connus du grand public) processeurs CISC se
rapprocher de la technologie RISC. L'unit centrale contient les instructions les plus courantes, tandis que les
instructions complexes sont confies une unit spcifique spare et utilisent le traitement en pipeline. Le
Pentium et le 86060 qui ont suivis, vont plus loin en adoptant l'architecture superscalaire. Par contre les
microprocesseurs RISC ont tendance enrichir leur jeu d'instructions et finissent par devenir aussi complexes
que des CISC. Si bien qu'aujourd'hui, l'important n'est pas de savoir si tel ou tel microprocesseur est CISC ou
RISC, mais de connatre son architecture interne et ses performances.

BTS IG2 -Cours dArchitecture


Page 50 sur 57
Chapitre 11 - Les ordinateurs
multiprocesseurs
1. Introduction
Depuis 1971, date laquelle un ingnieur, d'une grande firme dont je tairais le nom, construisit le premier
microprocesseur, appel 4004. L'augmentation des performances de cette bte appele plus pjorativement puce,
a t 100 fois suprieure celle des ordinateurs de 1950 1970. Les constructeurs prvoient la fabrication d'un
microprocesseur travaillant 10GHz et contenant 1 milliard de transistors pour les annes 2010. Cette prdiction
est base sur la fameuse " loi " de Gordon Moore qui dit que le nombre de transistors composant une puce,
double environ tous les six mois.
Une chose facile prdire, est que les capacits de calculs d'un seul microprocesseur ne pourront plus tre, dans
un avenir proche, suffisantes pour les utilisations auxquelles on destine nos ordinateurs.
Lorsque l'on parle d'ordinateurs pour la mtorologie, le traitement de l'image, la physique des particules, la
modlisation conomique, les checs et autres, on ne parle plus d'ordinateurs monoprocesseurs mais
d'ordinateurs multiprocesseurs.
De plus, il est plus conomique de fabriquer des processeurs moins puissants, dstins des tches spcifiques et
de les connecter entre eux, que de fabriquer des processeurs plus complexes sachant " tout faire ".
Si le rythme de progression des architectures monoprocesseurs diminue progressivement, alors les architectures
multiprocesseurs deviendront de plus en plus convaincantes et finiront par prendre le dessus.
Le problme qui rside maintenant, est de savoir quel type d'architecture multiprocesseurs les concepteurs vont-
ils adopter pour fabriquer les ordinateurs de demain ?

2. La taxinomie des architectures parallles


L'ide de fabriquer des machines multiprocesseurs, date d'avant la construction du premier microprocesseur. A
l'poque, on ne parlait pas de microprocesseurs mais de processeurs.
Remarque : dans la suite de ce cours, je vais considrer que tout composant capable de chercher des instructions
dans une mmoire et d'y stocker des donnes, sera appel microprocesseur.

Au milieu des annes 60, Flynn a propos un modle simpliste pour classer les ordinateurs, en fonction des flots
d'instructions et de donnes. Il a ainsi rang tous les ordinateurs en quatre grandes catgories.

- SISD (Simple Instruction Simple Data), donc un seul flot d'instructions et un seul flot de
donnes. C'est la machine monoprocesseur classique tel que la dcrite John Von Neumann et
que monsieur tout le monde utilise l'heure actuelle.
- SIMD (Simple Instruction Multiple Data), donc un seul flot d'instructions et plusieurs flots
de donnes. La mme instruction est excute par plusieurs processeurs utilisant diffrents
flots de donnes. On ne dispose que d'une seule mmoire d'instructions pour tous les
processeurs, mais chacun d'entre eux possde sa propre mmoire de donnes. Un seul
processeur de contrle gre les instructions. Les processeurs sont spcifiques la tache qu'ils
excutent.
- MISD (Multiple Instructions Simple Data), donc plusieurs flots d'instructions et un seul flot
de donnes. Il n'existe pour l'instant aucune machine architecture sur ce modle.
- MIMD (Multiple Instructions Multiple Data), donc plusieurs flots d'instructions et plusieurs
flots de donnes. Chaque processeur excute ses propres instructions et opre sur ses propres
donnes. Ce qui, en tant un peu simpliste, revient dire que l'on a assembl une machine
comportant plusieurs ordinateurs ayant une architecture de type Von Neumann.
Il est certain qu'il n'existe pas une frontire franche entre ces quatre catgories d'ordinateurs,
certaines machines appartiennent plusieurs d'entre elles.

Il n'existe pas de systmes multiprocesseurs tant conus sur un modle unique. Pour chaque problme
complexe, il existe une machine complexe.
L'exemple le plus connu est Deeper Blue le super calculateur d'IBM qui pour battre Garry Kasparov aux checs,
ne contenait pas moins de 300 microprocesseurs. Cette machine est constitue de 32 nuds possdant chacun un
processeur P2SC, huit processeurs d'checs, une mmoire et des disques de donnes. En tout, ce sont donc 256

BTS IG2 -Cours dArchitecture


Page 51 sur 57
microprocesseurs d'checs qui fonctionnent en mme temps, sous la commande de 32 microprocesseurs "
classiques ". Mais Deeper Blue, sait-il jouer aux Dames ?

Seul le cerveau humain, qui est compos de " systmes " parallles, est capable de s'adapter toutes les
situations (ou presque)

Avant les annes 80, beaucoup de machines taient conues sur le modle SIMD. Mais la technologie aidant, la "
mode " est plutt aux architectures MIMD et elles possdent deux atouts majeurs :

- L'architecture MIMD est trs flexible, elle peut fonctionner comme une machine n'ayant
affaire qu' un seul utilisateur, dsirant lancer simultanment plusieurs tches.
- L'architecture MIMD peut tre conues en rcuprant les avantages des processeurs
standards, savoir le rapport cot performances.
Les gros ordinateurs actuels sont constitus de dizaines de microprocesseurs identiques ceux utiliss dans
l'ordinateur de " monsieur tout le monde " (ou presque).
Les machines MIMD peuvent tre classes en deux catgories dpendant de leur organisation mmoire. La
quantit de microprocesseurs qu'elles disposent fluctuant en fonction des annes.
- La mmoire partage centralise : Plusieurs couples microprocesseur cache se partagent la mme
mmoire principale physique. Il n'existe qu'un seul bus au travers duquel, les donnes transitent.
Cet ensemble contient un nombre limit de microprocesseurs. En effet le systme grant la mmoire ne peut
fournir une infinit de donnes en un laps de temps trs court. On rencontre alors des problmes de bande
passante au niveau du bus transportant les donnes. Le nombre de microprocesseurs pour la mmoire
partage centralise est infrieur cinquante. Si on veut augmenter ce nombre, il faut se rsigner passer
d'une mmoire partage centralise une mmoire distribue entre les microprocesseurs.

BTS IG2 -Cours dArchitecture


Page 52 sur 57
- La mmoire distribue : On ne parle plus de couples microprocesseur cache, mais de nuds
individuels contenant chacune un microprocesseur, de la mmoire, des Entres/Sorties et une interface un
rseau d'interconnexion permettant la connexion de tous ces nuds.
La mmoire partage permet d'tendre le dbit mmoire, si la majeure partie des accs mmoire concerne la
mmoire locale au nud. Cette constatation est d'autant plus justifie que les microprocesseurs sont de plus
en plus rapides et exigent des mmoires avec des temps d'accs de plus en plus faible.
L'inconvnient majeur de la mmoire distribue, est que la communication des donnes entre les
microprocesseurs devient trs complexe et trs ralentie du fait de la transition par le rseau d'interconnexion.
Remarque : Avec les machines MIMD ayant un nombre de microprocesseurs infrieur dix, on peut partager la
mmoire centralise unique. Un bus interconnecte les processeurs et la mmoire, et un cache pour chaque
microprocesseur permet d'obtenir une machine ayant une seule mmoire principale avec un temps d'accs
uniforme pour chaque microprocesseur. Ces machines sont appeles UMA (Uniform Memory Acces) pour Accs
Mmoire Uniforme. Ces machines sont les plus rpandues en ce moment, et l'on peut dire que le MAC, le PC et
l'ALPHA sont conus de cette manire.

3. L'utilisation
Les architectures parallles peuvent tre trs utilises dans les domaines o les types de calculs le permettent. Par
exemple pour le traitement de l'image, il est facile d'imaginer que l'on peut attribuer un microprocesseur chaque
point de l'image. Mais en revanche, lorsqu'une tape de calcul va dpendre du rsultat de l'tape prcdente, la
multiplication du nombre de microprocesseurs ne diminuera les temps de calculs. Par exemple pour le calcul de
la trajectoire d'un mobile.

4. La mise en uvre
Elle est dpendante de la pense du ou des programmeurs. Dans la mthode de " pense concurrente ", le
programmeur crit son programme sans se " proccuper " de savoir s'il est possible de traiter le problme de
manire parallle. Si la machine est conue pour cela, le compilateur pourra analyser le programme, le dcouper
en diffrents calculs pouvant tre envoys sur les diffrents microprocesseurs.

Dans la mthode de " pense parallle ", le programmeur crit son programme en se " proccupant " de la mise
en parallle du problme, et la machine se charge simplement de grer les microprocesseurs.

5. L'amalgame
Afin de ne pas tout mlanger, il est bon de savoir que les systmes actuels sont constitus d'architectures MIMD
qui utilisent la mmoire partage centralise et la mmoire distribue. En effet chaque nud peut tre vu comme
tant un ordinateur mmoire partage.

BTS IG2 -Cours dArchitecture


Page 53 sur 57
Chapitre 12 - Le microprocesseur
1.Dfinition
Circuit intgr une puce, qui dispose des fonctions dun processeur complet. C'est la socit Intel qui, le 15
novembre 1971, lana le premier microprocesseur. Ted Hoff, le crateur, avait russi simplifier le principe du
calculateur. La puce de Hoff tait en quelque sorte un "processeur universel". Le premier microprocesseur, le
4004, contenait 2300 transistors et excutait 60000 oprations la seconde. Il en existe lheure actuelle, une
trs grande varit. On peut les classer en famille, chaque famille reprsente une architecture. Leurs
caractristiques sont nombreuses, mais la principale est la puissance de calculs, dont lunit est le Mips (Million
of Instruction Per Second) pour les microprocesseurs simples et le Mflops (Million of Floating point Oprations
Per Second).

2. La composition Interne
Composition physique : Le processeur, nest en fin de compte quun "vulgaire " morceau de silicium,
dont la taille va de quelques mm2 quelques dizaines de mm2.
Composition lectrique. Le microprocesseur est constitu lectriquement de millions dinterrupteurs
commands par des tensions. Ces interrupteurs sont appels transistors, et leur agencement forme un
ensemble de fonctions lmentaires telles que OU, ET, ADD, SUB .
Que fait-il ? : Il doit excuter un programme, ce programme est constitu dinstructions. Ces
instructions, il doit les connatre, les stocker, les dcoder et les excuter. Il doit "savoir " o se trouve
(aller chercher) la prochaine instruction excuter, de plus il doit tre " lheure ", donc cadenc. Toutes
ces obligations conduisent la conclusion suivante : un microprocesseur est constitu dun ensemble
dentits permettant de faire les oprations cites ci-dessus, do sa composition logique.
Composition logique : Le microprocesseur de base nest constitu en fait que de deux units
fonctionnellement spares : lUAL pour Unit Arithmtique et Logique et lUC pour Unit de
commande ou de contrle.

LUC : elle dirige le fonctionnement du microprocesseur, ses circuits gnrent les signaux
ncessaires lexcution de chaque instruction dun programme.
Cest un ensemble de dispositifs permettant la coordination du P afin de lui faire excuter la
suite doprations spcifies dans les instructions dun programme. Cette unit de commande
est constitue de :
Un Compteur Ordinal, qui est un registre contenant ladresse de la case mmoire o
est stocke linstruction suivante chercher.
Un Registre dinstructions, il contient linstruction excuter.
Un Dcodeur de code opration, qui dtermine quelle opration doit tre effectue
parmi le jeu dinstructions.
Un squenceur, il gnre les signaux de commandes pour piloter les autres entits du
microprocesseur, et synchroniser ce dernier avec la mmoire.
LUAL : elle a pour fonction deffectuer les oprations arithmtiques telles que laddition, la
soustraction et les oprations logiques telles que les fonctions OU, ET, dcalage et rotation.

3. Le jeu dinstructions
Cest lensemble des instructions de base cbles lintrieur du microprocesseur, donc que ce dernier peut
dexcuter. Chaque famille de microprocesseurs possde son propre jeu dinstructions. Ce jeu dinstructions est

BTS IG2 -Cours dArchitecture


Page 54 sur 57
tributaire dexigences telles que, la simplicit, la rapidit, luniversalit, loccupation sur la pastille de silicium et
le confort du programmeur. Le nombre dinstructions composant ce jeu est compris entre 50 et 350 instructions
selon que lon est faire des microprocesseurs RISC (Reduced Instruction Set Computer) ou des
microprocesseurs CISC (Complex Instruction Set Computer). Les instructions peuvent tre classes en six
catgories :

Transfert de donnes, entre le P et la mmoire, MOVE, LOAD, STORE,


Oprations arithmtiques, ADD, SUB,
Oprations logiques OR, AND,
Contrles des squences, sauts conditionnels ou inconditionnels
Entres / Sorties, entre le P et les priphriques,
Divers, dcalages, incrmentation, .

4. Les registres
Ce sont des mmoires internes au microprocesseur, leur temps daccs est en gnral inversement proportionnel
la frquence de lhorloge. Leur nombre et leur type varient normment dune architecture lautre. En rgle
gnrale, plus un microprocesseur a de registres et plus il est performant, la quantit varie de 10 plus de 100.
La taille dun registre se mesure en bit (Binary Information), et lorsque lon parle dun microprocesseur 32 bits,
cela veut dire quil travaille avec des registres de taille 32 bits. Les registres peuvent tre classs en six
catgories :

Registres gnraux, ils contiennent les donnes et rsultats des oprations ralises par le
microprocesseur, on les appelle aussi des accumulateurs.
Registres spcifiques :
Compteur Ordinal (voir ci-dessus),
Registre dinstruction (voir ci-dessus),
Registre dtat, (PSW : Program Status Word), appel aussi le CCR registre code condition, il contient
diffrents bits appels drapeaux (flags) indiquant le rsultat dune condition. Exemple le bit Z indique si
le rsultat de lopration prcdente est nul. Ces bits sont tests et permettent de faire des sauts dans les
programmes.
Registre pointeur de pile, il permet de simuler une pile (FIFO ou LIFO) dans la mmoire centrale.
Registres de base, ils sont utiliss comme indice pour calculer des adresses effectives. Ils contiennent
ladresse de base, on leur rajoute ladresse du registre dinstruction et on trouve ladresse effective.
Registres dindex ou dindice, ils permettent de manipuler des tableaux de donnes plusieurs
dimensions. Pour connatre ladresse effective, on somme ladresse de base, avec ladresse du registre
dinstruction et du registre dindex. Ils sont en gnral incrments ou dcrments automatiquement
aprs chaque utilisation.
Registres de deboggage, ils permettent de faire la mise au point des programmes.

5. Le Langage
Le langage de programmation dun microprocesseur est appel le langage machine. Il nest compos que de 1 et
de O, donc du binaire. Au dbut de linformatique, les programmeurs programmaient en langage machine, ce qui
tait trs pnible, car il fallait aligner des squences de bits, dont la signification navait rien dvidente pour
lhomme. Pour comprendre cette squence de bits, il fallait compulser une table dcrivant toutes les oprations
possibles et leur reprsentation binaire.

Par exemple pour additionner deux nombres, on crivait 10001010 01011000 11010010 (ce nest quun exemple,
le codage est pris au hasard). Les 8 premiers bits reprsentent le codage de linstruction que lon nomme le code
opratoire, les 2 paquets de 8 bits suivants, reprsentent les deux nombres additionner, que lon nomme
oprandes.

Par la suite, on a donn des noms aux oprations, que lon a appel des codes mnmoniques, exemple : ADD,
DIV, OR, De mme pour les donnes et les rsultats, on a pu les mettre sous une forme symbolique. Pour
convertir ce "nouveau " langage en langage machine, on utilise un programme que lon nomme assembleur,
donc ce "nouveau " langage sappelle le langage dassemblage. Ce langage est toujours exploit et le sera

BTS IG2 -Cours dArchitecture


Page 55 sur 57
toujours, car il est le seul qui puisse exploiter toutes les ressources du microprocesseur. Tous les noyaux des
systmes dexploitation sont crits en langage machine.

Langage d'assemblage --------Assembleur-------> Langage machine

6. Fonctionnement
LUC va chercher en mmoire les instructions et les donnes, en envoyant ladresse ainsi quune commande de
lecture ou dcriture. Pour le cas de la lecture, linstruction code en binaire est transfre vers lUC, o son
dcodage permet de dterminer lopration demande ainsi que la quantit de donnes ncessaires. A partir de
cela, il y a gnration des signaux utiles lUAL pour dclencher lexcution de linstruction. Ensuite, lUC va
chercher les donnes et les transfre directement lUAL. LUAL excute linstruction et transmet le rsultat
lUC, qui va aller le stocker en mmoire. Le cycle se rpte ainsi indfiniment, un microprocesseur ne sarrte
jamais de "travailler ".

Lexcution dune instruction :

1 Chargement de la prochaine instruction excuter depuis la mmoire jusque dans le registre


dinstruction,
2 Modification du compteur ordinal pour quil pointe sur linstruction suivante,
3 Dcodage de linstruction que lon vient de charger,
4 Localisation dans la mmoire des ventuelles donnes utilises par linstruction,
5 Chargement des donnes si ncessaire dans les registres internes de lUAL
6 Excution de linstruction
7 Stockage du rsultat dans la mmoire
Retour ltape N1.

Les tapes 1, 2, 3, 4 et 7 sont ralises par lUC et les autres par lUAL.

7. La composition Externe
Pour communiquer avec le monde externe, le microprocesseur possde tout un ensemble de broches. Ces
broches peuvent tre regroupes en trois groupes que lon nomme des bus. Il existe logiquement, mais pas
obligatoirement physiquement, trois sortes de bus :

le bus de donnes sur lequel transitent les donnes et les rsultats entre le P et les composants
externes,
le bus dadresses sur lequel le P envoie les adresses des cases mmoires quil dsire lire ou bien dans
lesquelles il dsire crire,
Le bus de commandes sur lequel transite tout un ensemble de signaux permettant de grer le dialogue
entre le P et les autres composants. Exemple la ligne R/W (Read Write), permet dindiquer un botier
mmoire si le P va lire une donne ou crire un rsultat.

BTS IG2 -Cours dArchitecture


Page 56 sur 57
Remarque : sur certains P, le bus de donnes et le bus dadresses ont physiquement, les mmes broches. On
parle alors de bus multiplex.

8. Fonctionnement
Imaginons le scnario suivant, le P va devoir effectuer lopration suivante :

ADD MmoireX, 32, cest dire additionner le contenu de la MmoireX avec la valeur 32 et ranger le
tout dans la case MmoireX, et il ne "sait " pas encore.
Quelles sont les tapes de ce travail ?
(1) Le P va chercher en mmoire le code opratoire de linstruction excuter, donc il faut
quil lise le contenu dune case mmoire. Pour cela, il met sur son bus dadresse, le code
binaire de ladresse de la case mmoire contenant le code opratoire de linstruction excuter.
Il positionne la ligne R/W 1, pour signaler la mmoire quil dsire faire une opration de
lecture,
(2) Cette instruction est rcupre par lUC qui la stocke dans le Registre dInstruction,
(3) LUC dcode cette instruction et constate quelle a besoin de deux oprandes, MmoireX et
32,
(4) Il faut aller chercher le contenu de MmoireX en mmoire, pour cela le P refait la mme
chose que pour le code opratoire de linstruction excuter,
(5) Le contenu de cette mmoire est stock dans un des registres gnraux,
(6) La valeur immdiate 32 est directement code par lUAL,
(7) LUC envoie le code (dcod) de linstruction excuter ainsi que le contenu de MmoireX
lUAL,
(8) LUAL excute linstruction, et envoie le rsultat lUC. Ce rsultat il faut le sauvegarder,
(9) Le P va stocker ce rsultat, pour cela, il met sur son bus dadresse, le code binaire de
ladresse de la case MmoireX, Il positionne la ligne R/W 0, pour signaler la mmoire quil
dsire faire une opration dcriture, le rsultat est sauvegarder dans la case mmoire.
On peut passer linstruction suivante.

Remarque : tout cela na dur que quelques milliardimes de secondes !

BTS IG2 -Cours dArchitecture


Page 57 sur 57