Arch23 p6

Compensador de Adelanto de Fase Compensador de Adelanto de Fase
1 Diagrama de Bode, si =0.1

s +
Ts + 1 T
G C (s ) = K c = Kc 0<<1 A() dB 10 100
Ts + 1 1
s + 0 T T
T
0.1 1 ()
-10 T T
1 1
polo = cero = -20
T T
90 polo
cero
Margen de 1 1 m
= max = arcsin m =
fase mximo 1+ T 0.1 1
10
10 100 ()
T T = m T T
D.Saez. Arch23. EL42D Control de Sistemas. U. de Chile T EL42D Control de Sistemas. U. de Chile
D.Saez. Arch23.
1 Compensador de Retraso de Fase

20 log = Ganancia del controlador en:
1 1
wm = s +
Ts + 1 T
T G C (s ) = K C = KC >1
Ts + 1 1
s + T

1 1
polo = cero =
T T
Margen de 1 1
= max = arcsin m =
fase mximo 1+ T
D.Saez. Arch23. EL42D Control de Sistemas. U. de Chile D.Saez. Arch23. EL42D Control de Sistemas. U. de Chile
Procedimiento de diseo de un
Compensador de Retraso de Fase
controlador de adelanto de fase
Diagrama de Bode, si =10. 1) Compensador
K(Ts + 1)
A() dB G C (s ) = 0<<1
20
(Ts + 1)
10 con K C = K
0.1 1 10 10 100 ()
polo T = m T cero T
La funcin de lazo abierto del sistema compensado
T T
0 ()
queda:
m
Ts + 1 Ts + 1
G C (s )G (s ) = KG (s ) = G1 (s )
-90
Ts + 1 Ts + 1
1
Procedimiento de diseo de un Procedimiento de diseo de un
controlador de adelanto de fase controlador de adelanto de fase
1) Determinar la ganancia K con el requisito de error
1
esttico. 4) Determine con sin ( m ) = m = + 5 (12 )
1+
2) Utilizando K, trace el diagrama de Bode de G1(j)

del sistema no compensado. Evale el margen de fase. 1
5) Determine tal que G1 ( j) = 20log

3) Determine el ngulo de adelanto de fase necesario 6) Seleccione esta frecuencia como la nueva frecuencia
para agregarlo al sistema. de cruce de ganancia (se determina T). 1
m =
T
Procedimiento de diseo de un
Ejemplo
controlador de adelanto de fase
7) Determine las frecuencias del compensador Se desea disear un compensador para el sistema tal
1 1 que KV=20 s-1, M.F.50 y M.G.10 dB.
polo = cero =
T T
8) Usando K y , calcular K + 4
KC = r(s) y(s)
- s(s + 2 )
9) Verificar que el Margen de Ganancia es

satisfactorio. Compensador G C (s ) = K C
(Ts + 1)
(Ts + 1)
2

controlador de atraso de fase controlador de atraso de fase
1) Compensador: Ts + 1
G C (s ) = K c
Ts + 1 2) Si el sistema G1(j) no satisface las
especificaciones de M.F. y M.G., encuentre donde
G C (s )G (s ) = K c
Ts + 1
G1 (s )
G1 (s ) = KG (s ) el ngulo de la fase de la funcin de transferencia en
Ts + 1 K = K C el lazo abierto es igual a (-180 + M.F.) requerido.
Elija esta frecuencia como la nueva frecuencia de
cruce de ganancia.
Determinar K para satisfacer los requerimientos de Kv.

controlador de atraso de fase controlador de atraso de fase
Note que esta atenuacin es de -20 log(),
1 determine el valor de .
3) Elegir la frecuencia = (cero de GC) una
T 1
Luego, la otra frecuencia es =
T
octava a una dcada por debajo de la nueva (polo de GC).
frecuencia de cruce de ganancia.
5) Finalmente, usando y Kc calcule la expresin
4) Determine la atenuacin necesaria para bajar la del controlador.
curva de magnitud a 0 dB en la nueva frecuencia de
cruce de ganancia.
3
Ejemplo
Se desea compensar el sistema tal que
Kv = 5 [s-1], M.F. 40 y M.G. 10 [dB].
+ 1
r(s) y(s)
- s(s + 1)(0.5s + 1)
Ts + 1
G C (s ) = K C
Ts + 1
Mtodo de diseo de controladores

discretos en el dominio de la frecuencia.
Obtener G(z).
T
1+ w
Aplicar transformada bilineal. z = 2
T
1 w
2
G (w ) G (z ) z =1+ 2 w
T
T
1 w
2
Generar G(j) = G(w)|w=j
Mtodo de diseo de controladores Mtodo de diseo de controladores

discreto en el dominio de la frecuencia. discretos en el dominio de la frecuencia.
Graficar el Diagrama de Bode de G(j) para calcular Transformar GD(w) a GD(z). Usando la misma
los mrgenes de ganancia y de fase. definicin anterior, pero ahora en forma inversa.
Encontrar la ganancia K que satisface Kv. G D (z ) = G D (w ) w = 2 (z 1)

T ( z +1)
Determinar los polos y ceros del controlador GD(w),

similar al procedimiento para sistemas continuos.
4
Mtodo de diseo de controladores
discretos en el dominio de la frecuencia.
Ejemplo:
+ 1 - e -Ts K
G D (z )
- s s(s + 1)
Controlador ZOH Gp(s)
Discreto
Disear un controlador digital en el plano tal que el

M.F.=50, M.G.=10 [dB] y Kv=2s-1, con T =0.2.
D.Saez. Arch23. EL42D Control de Sistemas. U. de Chile

Arch23 p6

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Arch23 p6

Diunggah oleh

Hak Cipta:

Format Tersedia

Compensador de Adelanto de Fase Compensador de Adelanto de Fase

1 Diagrama de Bode, si =0.1

1 Compensador de Retraso de Fase

2) Utilizando K, trace el diagrama de Bode de G1(j)

9) Verificar que el Margen de Ganancia es

Procedimiento de diseo de un Procedimiento de diseo de un

Procedimiento de diseo de un Procedimiento de diseo de un

Mtodo de diseo de controladores

Generar G(j) = G(w)|w=j

Mtodo de diseo de controladores Mtodo de diseo de controladores

Encontrar la ganancia K que satisface Kv. G D (z ) = G D (w ) w = 2 (z 1)

Determinar los polos y ceros del controlador GD(w),

Disear un controlador digital en el plano tal que el

D.Saez. Arch23. EL42D Control de Sistemas. U. de Chile

Anda mungkin juga menyukai