UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Per, DECANA DE AMRICA

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

LABORATORIO N5

Curso: Circuitos Digitales I

Docente: DR. RUBEN ALARCON M.

Alumno: Jorge Armando Zambrano Rodrguez

Cdigo: 15190139

Turno: Mircoles 4-6 pm

Ciclo acadmico: 2017-I

A) Disear usando dos multiplexores CI 74151 y algunas
puertas adicionales, un multiplexor de 16 a 1. Se pide

- Resumen de la hoja de datos tcnicos del CI. Buscar en internet

el datasheet. Entender su funcionamiento lgico.

74LS151
Es un multiplexor de ocho entradas de datos (D0-D7) y, por tanto, tres lneas de
entradas seleccin de datos (S0-S2). Se necesitan tres bits para seleccionar cualquier
de las ocho entradas de datos. Un nivel bajo en la entrada de habilitacin (ENABLE)
permite que los datos de entrada seleccionados pasen a la salida. Se observa
tambin que se encuentran disponibles tanto la salida de datos como su
complemento.

CONDICIONES DE OPERACIN:

CONDICIONES DE SWITCHEO:
DIAGRAMA LOGICO:

TABLA DE FUNCIONAMIENTO:
- Simular el equivalente lgico del CI y definirlo como smbolo.
Incluir el pin VCC y GND con la misma distribucin de pines del
Datasheet.
Simulando el circuito en el DSCH2

Definindolo como smbolo

- Mostrar el conexionado y simular el diseo utilizando el

smbolo del CI. El conexionado debe ser tal como se hara en
un protoboard real.

Haciendo la tabla de verdad para el multiplexor de 16 a 1:

S3 S2 S1 S0 Y
0 0 0 0 D0
0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
0 1 0 0 D4
0 1 0 1 D5
0 1 1 0 D6
0 1 1 1 D7
1 0 0 0 D8
1 0 0 1 D9
1 0 1 0 D10
1 0 1 1 D11
1 1 0 0 D12
1 1 0 1 D13
 1 1 1 0 D14
1 1 1 1 D15

Como se observa para controlar 16 bits de entrada de datos, se necesitan 4 bits

de control. En este caso, la entrada de habilitacion (ENABLE) se utiliza como el
bit mas significativo de seleccin de datos. Cuando S3 esta en estado BAJO, se
habilita el 74151 de la izquierda y se selecciona una de las entradas de datos
(D0 a D7) mediante los otros tres bits de seleccin de datos( S0 S1 S2).
Cuando S3 esta a nivel ALTO, se habilita el 74151 de la derecha y se selecciona
una de las entradas de datos (D8 a D15). Los datos de la entrada seleccionado
pasan luego a travs de la puerta negativa OR y van a dar a la unica linea de
salida.

B) Usando dos decodificadores CI 74138, disear un

circuito decodificador 4 a 16. Se pide:
- Resumen de la hoja de datos tcnicos del CI. Buscar en internet
el datasheet. Entender su funcionamiento lgico.

74LS138
CONDICIONES DE OPERACIN:

CONDICIONES DE SWITCHEO:

DIAGRAMA LOGICO:

TABLA DE FUNCIONAMIENTO:
 - Simular el equivalente lgico del CI y definirlo como smbolo.
Incluir el pin VCC y GND con la misma distribucin de pines del
Datasheet.

Simulando el circuito en DSCH2

Definindolo como smbolo

- Mostrar el conexionado y simular el diseo utilizando el

smbolo del CI. El conexionado debe ser tal como se hara en
un protoboard real.

Haciendo la tabla de verdad para el decodificador de 4 a 16:

S3 S2 S1 S0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15

0 0 0 0 H L L L L L L L L L L L L L L L
0 0 0 1 L H L L L L L L L L L L L L L L
0 0 1 0 L L H L L L L L L L L L L L L L
0 0 1 1 L L L H L L L L L L L L L L L L
0 1 0 0 L L L L H L L L L L L L L L L L
0 1 0 1 L L L L L H L L L L L L L L L L
0 1 1 0 L L L L L L H L L L L L L L L L
0 1 1 1 L L L L L L L H L L L L L L L L
1 0 0 0 L L L L L L L L H L L L L L L L
1 0 0 1 L L L L L L L L L H L L L L L L
1 0 1 0 L L L L L L L L L L H L L L L L
1 0 1 1 L L L L L L L L L L L H L L L L
1 1 0 0 L L L L L L L L L L L L H L L L
1 1 0 1 L L L L L L L L L L L L L H L L
1 1 1 0 L L L L L L L L L L L L L L H L
1 1 1 1 L L L L L L L L L L L L L L L H

Como se observa para controlar 16 bits de salida de datos, se necesitan 4 bits

de control. En este caso, la entrada de G1 se utiliza como el bit mas significativo
de seleccin de datos. Cuando S3 esta en estado BAJO, se habilita el 74138 de
la izquierda y se observa que los tres bits de seleccin de datos( S0 S1 S2)
controlaran las salidas desde D0 a D7.
Cuando S3 esta a nivel ALTO, se habilita el 74138 de la derecha y se observa
que los tres bits de seleccin de datos( S0 S1 S2) controlaran las salidas desde
D8 a D15. Se puso un negador antes de cada led de tal manerda de vizualizar
mejor el funcionamiento del decodificador.

C) Usando el CI 7447 y leds simples, disee una pantalla

de colores numrico hexadecimal de 07 segmentos.
Se pide:
- Resumen de la hoja de datos tcnicos del CI. Buscar en internet
el datasheet. Entender su funcionamiento lgico.

74LS47
Es decodificador de BCD a 7 segmentos. Especficamente, el propsito del chip es
decodificar a displays de 7 segmentos nodo comn.
CONDICIONES DE OPERACIN:

CONDICIONES DE SWITCHEO:

DIAGRAMA LOGICO:
 TABLA DE FUNCIONAMIENTO:

- Simular el equivalente lgico del CI y definirlo como smbolo.

Incluir el pin VCC y GND con la misma distribucin de pines del
Datasheet.
Simulando el circuito en el DSCH2

Definindolo como smbolo

 - Mostrar el conexionado y simular el diseo utilizando el
smbolo del CI. El conexionado debe ser tal como se hara en
un protoboard real.

Con este chip podemos controlar 7 leds de tal manera que obtenemos a partir
de numeros bcd, un numero decimal. Se us puertas a la salida puesto que los
leds funcionan con pulsos positivos en la simulacion.

D) Disear, mediante puertas lgicas simples y/o un CI,

un circuito que en un visualizador de 07 segmentos
muestre en cada ciclo de reloj la secuencia: 0 1 28
9 UFIEE 0 1 2.. (se repite la secuencia). Use un
contador para generar la secuencia automtica.

Para el diseo se usara el siguiente esquema de bloques

CONTADOR BCD- DISPLAY

7SEGMENTOS

COMPARADOR
(COMPUERTAS)
 El contador inyecta un cdigo de 4 bits en binario al 7447, este a su vez codifica
el cdigo en binario (hasta el 9, ya que trabaja para entradas en bcd) en un bits
de 7 segmentos visualizndose en el display. El contador al mismo tiempo
inyecta bits a un comparador de tal manera que este codifique a 7 segmentos
solo si el cdigo en binario es mayor e igual que 10. Al final los bits que
proporciona el 7447 se suman con los del comparador. Si ambos funcionan al
mismo tiempo se obtendr una imagen distorsionada en el display. Por ello
agregu un bit de control en el comparador. Este bit de control habilitar el 7447
cuando el cdigo de 4 bits sea menor e igual que 9. Del 10 al 15 este bit de control
deshabilitar el 7447.

Simulando el contador de 4 bits por medio de flipflops D:

TABLA PARA EL COMPARADOR:

Termino A4 A3 A2 A1 a b c d e f g CONTROL LETRA

0-9 0 0 0 0 0 0 0 0 0 0 0 1 -
10 1 0 1 0 0 1 1 1 1 1 0 0 U
11 1 0 1 1 1 0 0 0 1 1 1 0 F
12 1 1 0 0 0 1 1 0 0 0 0 0 I
13 1 1 0 1 1 0 0 1 1 1 1 0 E
14 1 1 1 0 1 0 0 1 1 1 1 0 E
15 1 1 1 1 0 0 0 0 0 0 0 0 -

= = 1 2 4
3 + 1 3 4
2 + 3 2 4
1
= =
1 2 4
3 +
1 3 4
2
=
1 2 4
3 + 1 3 4
2 + 3 2 4
1
= =
1 2 4
3 + 1 2 4
3 + 1 3 4
2 + 3 2 4
1

Tabla de Karnaugh para el bit de control:

A1A2 00 01 11 10
A3A4
00 1 1 1 1
 01 1 0 0 1
11 0 0 0 0
10 1 1 1 1

=
4 +
2
3

AADIENDO EL CONTADOR

E) Disee un codificador de prioridad de 4 entradas

activas en nivel bajo y una salida para indicar que no
hay ninguna entrada activa, como se muestra en la
figura:
E0 E1 E2 E3 A1 A0 Y
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 0 0 0
0 0 1 1 0 0 0
0 1 0 0 0 0 0
0 1 0 1 0 0 0
0 1 1 0 0 0 0
0 1 1 1 0 0 0
1 0 0 0 0 1 0
1 0 0 1 0 1 0
1 0 1 0 0 1 0
1 0 1 1 0 1 0
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 1 0
1 1 1 1 * * 1

Tabla de Karnaugh para 0 :

E3E2 00 01 11 10
E1E0
00 0 0 0 0
01 1 1 1 1
11 0 1 * 0
10 0 0 0 0

0 = 0 1
Tabla de Karnaugh para 1 :

E3E2 00 01 11 10
E1E0
00 0 0 0 0
01 0 0 0 0
11 1 1 * 1
10 0 0 0 0

1 =
1 0 + 2 0
 Tabla de Karnaugh para Y:

E3E2 00 01 11 10
E1E0
00 0 0 0 0
01 0 0 0 0
11 1 1 * 1
10 0 0 0 0

= 0 1 2 3

Simulacin:

F) Realizar:

Realizando la tabla:

C B A F
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 0
7 1 1 1 1
Simulando un circuito Mux de 8 a 1:

Las entradas 1, 3, 5,7 estn conectados a VCC por ser minterminos. Las
entradas 2, 4, 6,0 estn conectados a tierras por ser maxterminos.

Simulando un circuito Mux de 4 a 1:

Las entradas 1, 3 de ambos multiplexores estn conectados a VCC por ser

minterminos. Las entradas 2, 4, de ambos multiplexores estn conectados a
tierras por ser maxterminos. La entrada C funcionar como control de
multiplexor cuando est en estado bajo dejar pasar el bit del primer
multiplexor. Cuando est en estado alto dejara pasar el bit del segundo
multiplexor.

Simulando un circuito decodificador 3 a 8:

 G) Analizar el circuito dado y hallar la expresin
booleana de la salida F en funcin de las entradas
(x,y,z0,z1)

Haciendo su tabla de verdad:

Z1 Z0 X Y SALIDA F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0

La entrada D0 es el Xor de X e Y. La entrada D1 es el Or de X e Y. La entrada D2 es el

Nand de X e Y y la ultima entrada D3 es la inversa de Y.
Hallando su funcin booleana en funcin de x, y, z1, z0.

=
1 ( + ) + 10
0( + ) + 01
+ 01

Simulando en el Dsch2