--

-PIC16F627A/628A/648A
Ficha de datos
Basado en Flash, CMOS de 8 bits
Microcontroladores con tecnologa nanoWatt

Basado en Flash, CMOS de 8 bits

Microcontroladores con tecnologa nanoWatt
Tenga en cuenta los siguientes detalles de la caracterstica de proteccin de cdigo en los dispositivos
Microchip:
Los productos Microchip cumplen con las especificaciones contenidas en su Hoja de Datos de Microchip.
Microchip cree que su familia de productos es una de las familias ms seguras de su tipo en el mercado hoy
en da,
En condiciones normales.
Hay mtodos deshonestos y posiblemente ilegales utilizados para violar la caracterstica de proteccin de
cdigo. Todos estos mtodos, a nuestro conocimiento, requieren el uso de los productos de Microchip de una
manera fuera de las especificaciones operativas contenidas en las Hojas de datos de Microchip
. Lo ms probable es que la persona que lo hace se dedica al robo de propiedad intelectual.
Microchip est dispuesto a trabajar con el cliente que est preocupado por la integridad de su cdigo.
Ni Microchip ni ningn otro fabricante de semiconductores puede garantizar la seguridad de su cdigo. La
proteccin del cdigo no Significa que estamos garantizando el producto como "inquebrantable".
Proteccin del cdigo est en constante evolucin. En Microchip estamos comprometidos a mejorar
continuamente las caractersticas de proteccin de cdigo
Productos. Los intentos de romper la funcin de proteccin de cdigo de Microchip pueden ser una violacin
de la Digital Millennium Copyright Act. Si tales actos Permitir el acceso no autorizado a su software u otro
trabajo protegido por derechos de autor, usted puede tener el derecho de demandar por el alivio bajo esa Ley.

CPU RISC de alto rendimiento: Operacin confiable

Velocidades de funcionamiento desde DC - 20 Programacin de baja tensin
MHz Programacin en serie en circuito (mediante dos
Capacidad de interrupcin pines)
Pila de hardware profunda de 8 niveles Proteccin de cdigo programable
Modos de direccionamiento directo, indirecto y Restablecimiento de apagado
relativo Reinicio de encendido
35 instrucciones de una sola palabra: Temporizador de encendido y temporizador de
- Todas las instrucciones de ciclo nico excepto inicio del oscilador
ramas Amplio rango de voltaje de funcionamiento (2.0-
Caractersticas especiales del microcontrolador: 5.5V)
Opciones de oscilador interno y externo: Industria
- Precisin interna 4 MHz oscilador de fbrica
Calibrado a 1%
- Oscilador interno de baja potencia de 48 kHz Caractersticas de baja potencia:
- Soporte de oscilador externo para cristales y Corriente de espera:
Resonadores - 100 nA @ 2,0 V, tpico
Modo de suspensin de ahorro de energa Corriente de funcionamiento:
Desbloqueos dbiles programables en PORTB - 12 A @ 32 kHz, 2,0 V, tpico
Mltiplex Master Clear / Pin de entrada - 120 A @ 1 MHz, 2,0 V, tpico
Watchdog Timer con oscilador independiente para Temporizador de vigilancia actual:
- 1A @ 2.0V, tpico
Temporizador1 Corriente del oscilador:
- 1,2 A @ 32 kHz, 2,0 V, tpico
Oscilador interno de doble velocidad:
- Tiempo de ejecucin seleccionable entre 4 MHz y
48 kHz
- Despertador de 4 s de Sleep, 3.0V, tpico
Caractersticas perifricas:
16 pines de E / S con control de direccin
individual
Sumidero / fuente de alta corriente para la
impulsin directa del LED
Mdulo comparador analgico con:
- Dos comparadores analgicos
- Referencia de tensin on-chip programable
(VREF)
- Referencia interna o externa seleccionable
- Las salidas del comparador estn accesibles
externamente
Timer0: temporizador / contador de 8 bits con 8
bits
Prescaler programable
Timer1: temporizador / contador de 16 bits con
cristal /
Capacidad de reloj
Temporizador2: temporizador / contador de 8 bits
con periodo de 8 bits
Registro, prescaler y postscaler
Mdulo de captura, comparacin, PWM:
- Captura de 16 bits / Comparar
- PWM de 10 bits
Sncrono universal asncrono direccionable
Receptor / Transmisor USART / SCI
 Diagramas de Pin
PDIP, SOIC

1.1 DESCRIPCIN GENERAL
Los PIC16F627A / 628A / 648A son de 18
pines basados en Flash
Miembros de la verstil PIC16F627A / 628A
/648A
Familia de bajo costo, de alto rendimiento,
CMOS, fullystatic,Microcontroladores de 8
bits.
Todos los microcontroladores PIC emplean
un RISC avanzado arquitectura. Los
PIC16F627A / 628A / 648A han
Caractersticas principales mejoradas, una
pila profunda de ocho niveles y mltiples
fuentes de interrupcin interna y externa.
Los buses de datos y de datos de la Harvard
permite una palabra de instruccin de 14 bits
con
los datos separados de 8 bits de ancho. La
instruccin en dos etapas Pipeline permite
que todas las instrucciones para ejecutar en
un solo ciclo,Excepto para las ramas de
programas (que requieren dosCiclos). Un
total de 35 instrucciones (instruccin
reducidaConjunto) estn disponibles,
complementados por un gran registro
conjunto.Los microcontroladores
PIC16F627A / 628A / 648A tpicamente
Lograr una compresin de cdigo 2: 1 y una
velocidad de 4: 1Mejora de otros
microcontroladores de 8 bits en su
clase.
Los dispositivos PIC16F627A / 628A / 648A
han integrado
Reducir los componentes externos,
reduciendo as la Costo del sistema,
mejorando la confiabilidad del sistema yel
consumo de energa.
El PIC16F627A / 628A / 648A tiene 8
osciladores
Configuraciones. El oscilador RC de una sola
pastilla proporcionaSolucin de bajo costo. El
oscilador LP minimiza la potencia
Consumo, XT es un cristal estndar, y el
INTOSC es Un oscilador interno de precisin
de dos velocidades.
El modo HS es para cristales de alta
velocidad. El modo EC Es para una fuente de
reloj externa. El modo de suspensin
(desconexin) ofrece ahorros de energa. Los
usuarios pueden activar el chip desde Sleep a
travs de varios Interrupciones externas,
interrupciones internas y restablecimientos.
Un Watchdog Timer altamente confiable con
su propio chip El oscilador RC proporciona
proteccin contra el bloqueo del software. La
Tabla 1-1 muestra las caractersticas del
PIC16F627A / 628A / 648A familia de
microcontroladores de rango medio. Un
diagrama de bloques simplificado del
PIC16F627A / 628A / 648A se muestra en la
figura 3-1. La serie PIC16F627A / 628A /
648A se adapta a las aplicaciones Que van
desde cargadores de bateras hasta control
remoto de baja potencia Sensores. La
tecnologa Flash facilita la personalizacin
Programas de aplicacin (niveles de
deteccin, generacin de impulsos,
Temporizadores, etc.) extremadamente rpido
y conveniente. los Pequeos paquetes de
huella hace que este microcontrolador Ideal
para todas las aplicaciones con limitaciones
de espacio. Bajo costo, baja potencia, alto
rendimiento, facilidad de uso Y flexibilidad
de E / S hacen que el PIC16F627A / 628A /
648A Muy verstil.
1.1 Apoyo al desarrollo
La familia PIC16F627A / 628A / 648A est
soportada por un Un ensamblador de macros
con todas las funciones, un simulador de En-
circuito, un depurador de bajo costo en el
circuito, un bajo Programador de desarrollo
de costos y un programador. Una herramienta
de soporte del compilador "C" de terceros es
tambin disponible
Todos los dispositivos de la familia PIC tienenPower-on Reset, temporizador Watchdog seleccionable, proteccin de cdigo seleccionable
y alta capacidad de E / S.
Todos los dispositivos de la familia PIC16F627A / 628A / 648A utilizan la programacin en serie con el pin de reloj RB6 y el pin de datos
RB7.
2.0 PIC16F627A / 628A / 648A VARIEDADES
DE DISPOSITIVO
Una variedad de rangos de frecuencia y opciones de
empaqueestn disponibles. Dependiendo de la
aplicacin y la produccin, Se puede seleccionar la
opcin de dispositivo adecuadaUtilizando la
informacin en el PIC16F627A / 628A /
648ASistema de identificacin de productos, al
final de estos datos hoja. Al realizar pedidos, utilice
esta pgina deLa hoja de datos para especificar el
nmero de pieza correcto.
2.1 Dispositivos Flash
Los dispositivos flash se pueden borrar y volver a
programar Elctricamente. Esto permite utilizar el
mismo dispositivo para Desarrollo de prototipos,
programas piloto y produccin.
Otra ventaja del flash elctricamente borrable es
Que puede ser borrado y reprogramado en circuito,
o
Programadores de dispositivos, como PICSTART
de Microchip Plus o programadores PRO MATE
II.
2.2 Produccin rpida-Produccin(QTP)
Microchip ofrece un servicio de programacin QTP
para rdenes de produccin de la fbrica. Este
servicio se realizaDisponible para usuarios que
optaron por no programar un medioA una gran
cantidad de unidades y cuyos patrones de
cdigoEstabilizado. Los dispositivos son
dispositivos Flash estndar, peroCon todas las
ubicaciones de programa y opciones de
configuracinYa programado por la fbrica. Cierto
cdigo y
Procedimientos de verificacin de prototipos se
aplican Los envos de produccin estn disponibles.
Por favor contactarSu oficina de ventas de
Microchip Technology para msDetalles.
2.3 Serializado Quick-Turnaround-
Dispositivos de Produccin (SQTPSM)
Microchip ofrece un servicio de programacin
nico donde Algunas ubicaciones definidas por el
usuario en cada Programado con diferentes
nmeros de serie. La serie Los nmeros pueden ser
aleatorios, pseudo-aleatorios osecuencial. La
programacin en serie permite que cada dispositivo
Nmero nico, que puede servir como un cdigo de
entrada,Contrasea o nmero de identificacin.
3.0 DESCRIPCIN ARQUITECTNICA
El alto rendimiento del PIC16F627A / 628A
/648AFamilia se puede atribuir a una serie de
Caractersticas comnmente encontradas en los
microprocesadores RISC. A Comenzar con, el
PIC16F627A / 628A / 648A utiliza unaArquitectura
de Harvard en la que el programa y losSe accede
desde memorias separadas utilizando buses Esto
mejora el ancho de banda sobre los tradicionales
Von Arquitectura de Neumann donde el programa
y los datos
Extrados de la misma memoria. Programa de
separacin Y la memoria de datos permite adems
que las instrucciones sean dimensionadas
Diferentemente de la palabra de datos de 8 bits de
ancho. Instruccin Opcodes son de 14 bits de
ancho, lo que hace posible tener todos
Instrucciones de una sola palabra. Una memoria de
programa de 14 bits de ancho
El bus de acceso obtiene una instruccin de 14 bits
en un solo ciclo. Un oleoducto de dos etapas
superpone la bsqueda y la ejecucin De
instrucciones. En consecuencia, todas las
instrucciones (35)
En un ciclo nico (200 ns @ 20 MHz), excepto para
Ramas del programa.
La Tabla 3-1 muestra los tamaos de memoria del
dispositivo (Flash, Data yEEPROM).
El PIC16F627A / 628A / 648A puede directa o
indirectamente Direccin de sus archivos de
registro o memoria de datos. Todo especial
Registros de Funciones (SFR), incluyendo el
programa Contador, se asignan en la memoria
de datos. los PIC16F627A / 628A / 648A
tienen un ortogonal (simtrico) Conjunto de
instrucciones que permite realizar Cualquier
operacin, en cualquier registro, utilizando
cualquier modo. Esta naturaleza simtrica y la
falta de Situaciones ptimas "hace que la
programacin PIC16F627A / 628A / 648A
simple pero eficiente. En Adems, la curva de
aprendizaje se reduce significativamente. Los
dispositivos PIC16F627A / 628A / 648A
contienen un dispositivo de 8 bits ALU y
registro de trabajo. La ALU es un Unidad
aritmtica de propsito. Realiza operaciones
aritmticas y Funciones booleanas entre datos
en el registro de trabajo Y cualquier archivo de
registro. La ALU es de 8 bits de ancho y capaz
de adicin, Substraccin, cambio y
operaciones lgicas. A no ser que De lo
contrario, las operaciones aritmticas son dos
Complemento en la naturaleza. En
instrucciones de dos operandos, Tpicamente
un operando es el registro de trabajo (Registro
W). El otro operando es un registro de
archivos o un Constante inmediata. En
instrucciones de operando Operando es el
registro W o un registro de archivos. El registro
W es un registro de trabajo de 8 bits usado
para ALU Operaciones. No es un registro
direccionable. Dependiendo de la instruccin
ejecutada, la ALU puede Afectan a los valores
de Carry (C), Digit Carry (DC) y Zero (Z) bits
en el registro de estado. Los bits C y DC
Operar como Borrow and Digit Borrow out bits,
Respectivamente, en resta. Vea la SUBLW y
SUBWF Instrucciones para ejemplos. Un
diagrama de bloques simplificado se muestra
en la figura 3-1, y Una descripcin de los pines
del dispositivo en la Tabla 3-2. Se
proporcionan dos tipos de memoria de datos
en la PIC16F627A / 628A / 648A dispositivos.
No voltil La memoria de datos EEPROM se
proporciona a largo plazo Almacenamiento de
datos, como valores de calibracin, Datos de
la tabla y cualquier otro dato que Actualizacin
peridica en el campo. Estos tipos de datos no
son Perdido cuando se elimina la corriente. La
otra memoria de datos Siempre es memoria
RAM de datos regular. RAM regular Se
proporciona memoria de datos para el
almacenamiento temporal de datos Durante el
funcionamiento normal. Los datos se pierden
cuando se remoto.
DIAGRAMA DE BLOQUES
 En el ciclo de ejecucin, la instruccin obtenida
3.1 Esquema de tiempo / Instruccin Ciclo est bloqueadaEn el registro de instrucciones (IR)
La entrada de reloj (pin RA7 / OSC1 / CLKIN) est en el ciclo Q1. EstaLa instruccin se decodifica y se
internamente Dividido por cuatro para generar ejecuta durante laQ2, Q3 y Q4 ciclos. La memoria
cuatro relojes en cuadratura son Q1, Q2, Q3 y Q4. de datos se lee durante Q2(Operando leer) y escrito
Internamente, el contador de programas (PC) se durante Q4 (destino escribir).
incrementa Cada Q1, la instruccin se obtiene del
programa Memoria y se engancha en el registro de
instrucciones en Q4.La instruccin es decodificada
y ejecutada durante laDespus de Q1 a Q4. Los
relojes y la instruccin El flujo de ejecucin se
muestra en la Figura 3-2.

3.2 Flujo de instrucciones / Pipelining

Un ciclo de instruccin consta de cuatro ciclos Q
(Q1, Q2,Q3 y Q4). La instruccin buscar y ejecutar
sonPipelined tal que la toma toma un ciclo de la
instruccinMientras que decodificar y ejecutar toma
otra instruccinciclo. Sin embargo, debido al
pipelining, cada instruccinEfectivamente se
ejecuta en un ciclo. Si una instruccinHace que el
contador del programa cambie (por ejemplo,
GOTO)Entonces se requieren dos ciclos para
completar la instruccin(Ejemplo 3 - 1).
Un ciclo de bsqueda comienza con el contador de
programasIncrementando en Q1.
 ORGANIZACIN DE LA MEMORIA
4.1 Organizacin de memoria de programa
El PIC16F627A / 628A / 648A tiene un programa de 13 bits Contador capaz de dirigir un programa 8K x 14
Espacio de memoria. Slo el primer 1K x 14 (0000h-03FFh)
Para el PIC16F627A, 2K x 14 (0000h-07FFh) para el PIC16F628A y 4K x 14 (0000h-0FFFh) para el
PIC16F648A se implementan fsicamente. Acceso a un
Ubicacin por encima de estos lmites causar un Dentro del primer espacio de 1K x 14 (PIC16F627A),
Espacio de 2K x 14 (PIC16F628A) o espacio de 4K x 14 (PIC16F648A). El vector Reset est en 0000h y el
El vector de interrupcin est en 0004h (Figura 4-1).
4.2 Organizacin de memoria de datos
La memoria de datos (Figura 4-2 y Figura 4-3) es Divididos en cuatro bancos, que contienen el
(GPR) y la funcin especial Registros (SFRs). Los SFR se localizan en los primeros 32
Ubicacin de cada banco. Hay Propsito General Registros implementados como RAM esttica en cada banco.
La Tabla 4-1 enumera el Registro de Propsito General disponible En cada uno de los cuatro bancos.

TABLA 4-1: ESTTICO DE FINAL GENERAL REGISTROS DE RAM

Las direcciones F0h-FFh, 170h-17Fh y 1F0h-1FFh sonSe implement como RAM comn y se volvi a
Direcciones 70h-7Fh.La Tabla 4-2 muestra cmo acceder a los cuatro bancos de registros A travs de los bits de
registro de estado RP1 y RP0.

TABLA 4-2: ACCESO A LOS BANCOS DEREGISTROS

4.2.1 REGISTRO DE PROPSITO GENERAL ARCHIVO
El archivo de registro est organizado como 224 x 8 en el PIC16F627A / 628A y 256 x 8 en el PIC16F648A.
A cada uno se accede directa o indirectamente a travs de El registro de seleccin de archivos (FSR), consulte la
seccin 4.4 "Direccionamiento Indirecto, Registros INDF y FSR".
 4.2.2 REGISTROS DE FUNCIONES ESPECIALES
Los SFR son registros utilizados por la CPU y los perifricos Funciones para controlar la operacin deseada de
El dispositivo (Tabla 4-3). Estos registros son RAM esttica.Los registros especiales se pueden clasificar en dos
conjuntos (Ncleo y perifricos). Los SFR asociados con el Las funciones "ncleo" se describen en esta seccin.
Aquellos Relacionados con el funcionamiento de las funciones perifricas son Descrito en la seccin de esa
caracterstica perifrica.
4.2.2.1 Registro de estado
El registro de estado, que se muestra en el registro 4-1, Estado aritmtico de la ALU; El estado de Reset y el
Bits de seleccin de banco para la memoria de datos (SRAM).El registro de estado puede ser el destino de
Instruccin, como cualquier otro registro. Si el registro de estadoEs el destino de una instruccin que afecta a la
Z,DC o C bits, entonces la escritura a estos tres bits es discapacitado. Estos bits se ajustan o se borran de acuerdo
Lgica del dispositivo. Adems, los bits TO y PD no son escritos. Por lo tanto, el resultado de una instruccin
con el El registro de estado como destino puede ser diferente al destinado a.

Por ejemplo, CLRF STATUS eliminar los tres Bits y establecer el bit Z. Esto deja el registro de estado
Como "000uu1uu" (donde u = sin cambios).Se recomienda, por lo tanto, que slo BCF, BSF, Las instrucciones
SWAPF y MOVWF se utilizan para Registro de estado porque estas instrucciones no afectan
Cualquier bit de estado. Para otras instrucciones, que no afecte a ningunaBits de estado, consulte el "Resumen
del conjunto de instrucciones".

Nota: Los bits C y DC funcionan como un prstamo

Y el dgito Borran fuera de bit, respectivamente, en
sustraccin. Vea la SUBLW y SUBWF
Instrucciones para ejemplos.
REGISTRO 4-1: ESTADO - REGISTRO DE ESTADO (DIRECCIN: 03h, 83h, 103h, 183h)

Bit 7 IRP: bit de seleccin de banco de registro (utilizado para direccionamiento indirecto)
1 = Banco 2, 3 (100h-1FFh)
0 = Banco 0, 1 (00h-FFh)
Bit 6-5 RP <1: 0>: bits de seleccin de banco de registro (utilizados para direccionamiento directo)
00 = Banco 0 (00h-7Fh)
01 = Banco 1 (80h-FFh)
10 = Banco 2 (100h-17Fh)
11 = Banco 3 (180h-1FFh)
Bit 4 TO: Bit de tiempo de espera
1 = Despus de encender, la instruccin CLRWDT o la instruccin SLEEP
0 = Se ha producido un tiempo de espera WDT
Bit 3 PD: Bit de desconexin
1 = Despus del encendido o mediante la instruccin CLRWDT
0 = Mediante la ejecucin de la instruccin SLEEP
Bit 2 Z: bit cero
1 = El resultado de una operacin aritmtica o lgica es cero
0 = El resultado de una operacin aritmtica o lgica no es cero
Bit 1 DC: dgito Carry / Borrow bit (ADDWF, ADDLW, SUBLW, instrucciones SUBWF) (para
Borrow la polaridadest alreves)
1 = Se ha producido un carry-out del cuarto bit de orden inferior del resultado
0 = No se lleva a cabo desde el cuarto bit de orden inferior del resultado
Bit 0 C: Carry / Borrow bit (ADDWF, ADDLW, SUBLW, instrucciones SUBWF)

Nota: Para Borrow, la polaridad se invierte. Una substraccin se ejecuta agregando las dos 1 = Se ha realizado
un carry-out del bit ms significativo del resultado 0 = No se ha realizado ninguna ejecucin del bit ms
significativo del resultadoComplemento del segundo operando. Para las instrucciones de rotacin (RRF, RLF),
este bit esCargado con el bit de orden alto o bajo del registro de origen.
 4.2.2.3 Registro INTCON
El registro INTCON es un archivo legible y Registro, que contiene los diversos bits de habilitacin y
sealizacin Para todas las fuentes de interrupcin excepto el mdulo comparador.
Vase la Seccin 4.2.2.4 "Registro PIE1" y Seccin 4.2.2.5 "Registro PIR1" para una descripcin de
Los bits de habilitacin y sealizacin de comparador.

Nota: Los bits de indicador de interrupcin se configuran cuando una interrupcin

Condicin ocurre independientemente del estado de Su bit de habilitacin correspondiente o la Habilitar bit, GIE
(INTCON <7>).

REGISTRO 4-3: INTCON - INTERRUPT CONTROL REGISTRE (DIRECCIN: 0Bh, 8Bh, 10Bh, 18Bh)

Bit 7 GIE: Bit de habilitacin de interrupcin global

1 = Habilita todas las interrupciones no enmascaradas
0 = Desactiva todas las interrupciones

Bit 6 PEIE: Bit de habilitacin de interrupcin perifrica

1 = Habilita todas las interrupciones perifricas no enmascaradas
0 = Desactiva todas las interrupciones perifricas

Bit 5 T0IE: TMR0 Bit de activacin de interrupcin de desbordamiento

1 = habilita la interrupcin TMR0
0 = Desactiva la interrupcin TMR0

Bit 4 INTE: RB0 / INT Bit de activacin de interrupcin externa

1 = Habilita la interrupcin externa RB0 / INT
0 = Desactiva la alarma externa RB0 / INT

Bit 3 RBIE: Interrupcin de puerto RB Interrumpir bit

1 = habilita la interrupcin de cambio de puerto RB
0 = Desactiva la interrupcin de cambio de puerto RB

Bit 2 T0IF: TMR0 Bit de sealizacin de interrupcin de desbordamiento

1 = El registro TMR0 se ha desbordado (debe borrarse en el software)
0 = registro TMR0 no se ha desbordado

Bit 1 INTF: RB0 / INT Bit de indicador de interrupcin externa

1 = Se ha producido la interrupcin externa RB0 / INT (debe borrarse en el software)
0 = No se produjo la interrupcin externa RB0 / INT

Bit 0 RBIF: RB Cambio de puerto Interrumpir Bandera bit

1 = Cuando al menos uno de los pines RB <7: 4> cambia de estado (debe ser borrado en el software)
0 = Ninguno de los pines RB <7: 4> ha cambiado de estado
4.2.2.4 Registro PIE1
Este registro contiene bits de habilitacin de interrupcin.

REGISTRO 4-4: PIE1 - INTERRUPCIN PERIFRICA HABILITAR REGISTRO 1 (DIRECCIN: 8Ch)

Bit 7 EEIE: EE Escribir Bit de Activacin de Interrupcin Completa

1 = habilita la interrupcin completa de escritura EE
0 = Desactiva la interrupcin completa de escritura EE

Bit 6 CMIE: Bit de habilitacin de interrupcin del comparador

1 = Habilita la interrupcin del comparador
0 = Desactiva la interrupcin del comparador

Bit 5 RCIE: Bit de habilitacin de interrupcin de recepcin USART

1 = Habilita la interrupcin de recepcin USART
0 = Desactiva la interrupcin de recepcin USART

Bit 4 TXIE: Bit de habilitacin de interrupcin de transmisin USART

1 = Habilita la interrupcin de transmisin USART
0 = Desactiva la interrupcin de transmisin USART

Bit 3 Unimplemented: Leer como '0'

Bit 2 CCP1IE: CCP1 Bit de habilitacin de interrupcin

1 = habilita la interrupcin CCP1
0 = Desactiva la interrupcin CCP1

Bit 1 TMR2IE: TMR2 a PR2 Interrumpir Interrumpir Bit de activacin

1 = Habilita la interrupcin de coincidencia TMR2 a PR2
0 = Desactiva la interrupcin de coincidencia TMR2 a PR2

Bit 0 TMR1IE: Bit de habilitacin de interrupcin de desbordamiento TMR1

1 = Habilita la interrupcin de desbordamiento TMR1
0 = Desactiva la interrupcin de desbordamiento TMR1
 4.2.2.5 Registro PIR1
Este registro contiene bits de indicador de interrupcin.

Nota: Los bits de indicador de interrupcin se configuran cuando una interrupcin

Condicin ocurre independientemente del estado de Su bit de habilitacin correspondiente o la Habilitar bit, GIE
(INTCON <7>). Usuario El software debe garantizar la Los bits de indicador de interrupcin estn Habilitando
una interrupcin
REGISTRO 4-5: PIR1 - REGISTRO DE INTERRUPCIN PERIFRICA 1 (DIRECCIN: 0Ch)

Bit 7 EEIF: EEPROM Operacin de escritura Interrumpir Bit de indicador

1 = La operacin de escritura completada (debe ser borrada en el software)
0 = La operacin de escritura no ha finalizado o no se ha iniciado

Bit 6 CMIF: bit de indicador de interrupcin del comparador

1 = La salida del comparador ha cambiado
0 = La salida del comparador no ha cambiado

Bit 5 RCIF: Bit de bandera de interrupcin de recepcin USART

1 = El buffer de recepcin USART est lleno
0 = El buffer de recepcin USART est vaco

Bit 4 TXIF: bit USART Transmit Interrupt Flag

1 = El bfer de transmisin USART est vaco
0 = El bfer de transmisin USART est lleno

Bit 3 Unimplemented: Leer como '0'

Bit 2 CCP1IF: CCP1 Interrumpir bit de indicador

Modo de captura
1 = Se ha producido una captura del registro TMR1 (debe ser borrado en el software)
0 = No se ha producido ninguna captura de registro TMR1

Comparar el modo
1 = Se ha producido una coincidencia de comparacin de registros TMR1 (se debe borrar en el
software)
0 = No se ha producido ninguna comparacin de registro TMR1

Modo PWM
No utilizado en este modo

Bit 1 TMR2IF: TMR2 a PR2 Interrumpir Interrumpir Bandera bit

1 = Se ha producido la coincidencia de TMR2 a PR2 (se debe borrar en el software)
0 = No se produjo ninguna coincidencia de TMR2 a PR2

Bit 0 TMR1IF: TMR1 Bucle de interrupcin de desbordamiento bit

1 = registro TMR1 desbordado (debe ser borrado en el software)
0 = El registro TMR1 no se ha desbordado
4.2.2.6 Registro de PCON
El registro PCON contiene bits de indicador para diferenciarEntre un Power-on Reset, un MCLR Reset externo,
WDT Reset o un restablecimiento de apagado.

Nota: BOR no se conoce en el restablecimiento de encendido. Es Debe ser fijado por el usuario y verificado
En los posteriores restablecimientos para ver si BOR es Despejado, lo que indica que se ha ocurri. El bit de
estado BOR es un "no Cuidado "y no es necesariamente predecible si El circuito de apagado paralizado est
desactivado (por Borrar el bit BOREN en laPalabra de configuracin

REGISTRO 4-6: REGISTRO DE CONTROL DE POTENCIA DE PCON (DIRECCIN: 8Eh)

Bit 7-4 No implementado: Lea como '0'

Bit 3 OSCF: INTOSC Oscilador Bit de frecuencia

1 = 4 MHz tpico
0 = 48 kHz tpico

Bit 2 Unimplemented: Leer como '0'

Bit 1 POR: Power-on Reset Estado bit

1 = No se ha producido la reinicializacin de encendido
0 = A Se ha producido una reinicializacin de encendido (debe ajustarse en el software despus de que
se produzca un restablecimiento de encendido)

Bit 0 BOR: bit de estado de reposicin de apagado de color marrn

1 = No se ha producido ningn restablecimiento
0 = Se ha producido una reposicin Brown-out (debe ajustarse en el software despus de que se
produzca un restablecimiento de apagado)
4.3 PCL y PCLATH
El contador de programas (PC) tiene 13 bits de ancho. Lo bajo Byte procede del registro PCL, que es un
Y registro de escritura. El byte alto (PC <12: 8>) no es Directamente legible o escribible y viene de PCLATH.
En cualquier Reset, el PC se borra. La Figura 4-4 muestra la Dos situaciones para cargar la PC. El ejemplo
superiorEn la Figura 4-4 muestra cmo se carga el PC en unaPCL (PCLATH <4: 0> PCH). El ejemplo
inferior enLa Figura 4-4 muestra cmo se carga el PC durante una llamadaO la instruccin GOTO (PCLATH <4:
3> PCH).

FIGURA 4-4: CARGA DEL PC EN SITUACIONES DIFERENTES

4.3.1 GOTO COMPUTADO Un GOTO calculado se logra mediante la adicin de un desplazamiento

Al contador de programa (ADDWF PCL). Al hacer unaTabla usando un mtodo GOTO calculado, cuidado
Debe ejercerse si la ubicacin de la tabla cruza un PCL Lmite de memoria (cada bloque de 256 bytes). Referirse
aNota de aplicacin AN556 "Implementacin de una tabla de lectura"
(DS00556).
4.3.2 PILA
La familia PIC16F627A / 628A / 648A tiene un nivel de 8 Deep x pila de hardware de 13 bits (Figura 4-1). los
El espacio de la pila no es parte del programa ni del espacio de datos Y el puntero de pila no es legible o
escribible. losPC se empuja a la pila cuando una instruccin CALLSe ejecuta o una interrupcin provoca una
derivacin. La pilaEs POP en el caso de un RETURN, RETLW o unEjecucin de la instruccin RETFIE.
PCLATH no se ve afectado Por una operacin PUSH o POP.

La pila funciona como un amortiguador circular. Esto significa que Despus de que la pila ha sido PUSHed ocho
veces, la novenaPUSH sobrescribe el valor almacenado en elPrimer PUSH. La dcima PUSH sobrescribe la
segundaEMPUJE (y as sucesivamente).
Nota 1: No hay bits de estado para indicar la pila
Desbordamiento o condiciones de desbordamiento de la pila.
2: No hay instrucciones / mnemotcnicosLlamado PUSH o POP. Estas son acciones
Que se producen a partir de la ejecucin delLLAMADA, RETORNO, RETLW y RETFIE
Instrucciones, o la vectorizacin a un Direccin de interrupcin

4.4 Direccionamiento indirecto, INDF y Registros FSR

El registro INDF no es un registro fsico. Direccionamiento El registro INDF provocar el direccionamiento
indirecto.El direccionamiento indirecto es posible utilizando el INDF
registro. Cualquier instruccin que utilice el registro INDF Realmente accede a los datos sealados por el File
Select Registro (FSR). La lectura del INDF indirectamente Producir 00h. Escribir indirectamente en el registro
INDF Resultados en una no operacin (aunque los bits de estado afectado). Una direccin efectiva de 9 bits se
obtiene Concatenando el registro FSR de 8 bits y el bit IRP (STATUS <7>), como se muestra en la Figura 4-5.
Un programa simple para borrar la ubicacin de RAM 20h-2Fh usando El direccionamiento indirecto se muestra
en el Ejemplo 4-1
EJEMPLO 4-1: DIRECCIN INDIRECTA
5.0 PUERTOS DE E / S
El PIC16F627A / 628A / 648A tiene dos puertos, PORTA Y PORTB. Algunos pines para estos puertos de E / S
son Multiplexado con funciones alternativas para el perifrico En el dispositivo. En general, cuando un perifrico
es Habilitado, ese pin no puede ser usado como un Perno de E / S.
5.1 Registros PORTA y TRISA
PORTA es un pestillo de 8 bits de ancho. RA4 es un disparador de Schmitt Entrada y una salida de drenaje
abierto. Puerto RA4 multiplexado Con la entrada de reloj T0CKI. RA5 (1) es un disparador de Schmitt
Entrada y no tiene controladores de salida. Todos los dems puertos RA Pins tienen niveles de entrada de disparo
Schmitt y CMOS completo
Salida. Todos los pines tienen bits de direccin de datos (TRIS Registros) que pueden configurar estos pines
como entrada osalida.
Un 1 en el registro TRISA pone la Salida en un modo de alta impedancia. A '0' en el El registro TRISA pone
el contenido del pestillo de salida en El pin seleccionado. Al leer el registro PORTA se lee el estado del Mientras
que escribiendo escribir en el pestillo del puerto. Todas Escritura son operaciones read-modify-write. As que
un Escribir en un puerto implica que los pines de puerto se leen primero, Entonces este valor se modifica y se
escribe en los datos de puerto pestillo. Los pines PORTA se multiplexan con comparador y Funciones de
referencia de voltaje. El funcionamiento de estos Se seleccionan mediante los bits de control en el CMCON
(Registro de Control Comparador) y el registro VRCON (Registro de control de referencia de voltaje). Cuando
Seleccionado como una entrada de comparador, estos pines leern Como 0

Nota 1: Las acciones RA5 funcionan con VPP. Cuando VPP Se aplican niveles de
tensin a RA5, Dispositivo entrar en el modo de programacin. 2: Al reiniciar, el
registro TRISA se establece en Insumos Las entradas digitales (RA <3: 0>) son
Deshabilitado y las entradas del comparador Forzado a tierra para reducir la corriente
consumo. 3: TRISA <6: 7> es anulado por el oscilador configuracin. Cuando
PORTA <6: 7> es Los datos indican '0' y la Los bits TRISA <6: 7> se ignoran.

TRISA controla la direccin de los pines RA, incluso cuando Se estn utilizando como entradas de comparacin.
El usuario Debe asegurarse de mantener los pines configurados como entradas Cuando se utilizan como entradas
de comparacin. El pin RA2 funcionar tambin como salida para el referencia de voltaje. Cuando en este modo,
el pin VREF es un Salida de muy alta impedancia. El usuario debe configurar TRISA <2> como entrada y
utilizar alta impedancia Cargas

En uno de los modos de comparacin definidos por el CMCON, los pines RA3 y RA4 se convierten en salidas
De los comparadores. Los bits TRISA <4: 3> deben ser Desactivado para permitir que las salidas utilicen esta
funcin.
EJEMPLO 5-1: INICIALIZACIN PORTA
FIGURA 5-1: DIAGRAMA DE BLOQUE DE RA0 / AN0: PUNTOS RA1 / AN1
 TABLA 5-1: FUNCIONES DEL PORT A
Nombre Funcin Tipo de entrada Tipo de Salida Descripcin
RA0 ST CMOS Puerto de E / S bidireccional
RA0/AN0
AN0 AN Entrada del comparador analgico
RA1 ST CMOS Puerto bidireccional de E / S
RA1/AN1
AN1 AN Entrada de comparador analgico
RA2 ST CMOS Puerto de E / S bidireccional
RA2 / AN2 / VREF AN2 AN Entrada de comparador analgico
VREF AN Una salida VREF
RA3 ST CMOS Puerto de E / S bidireccional
RA3 / AN3 / CMP1 AN3 AN Entrada de comparador analgico
CMP1 CMOS Salida CMOS comparador 1
Puerto de E / S bidireccional. La
RA4 ST. OD
salida es tipo de drenaje abierto.
RA4 / T0CKI / CMP2 Entrada de reloj externo para
T0CKI ST
salida TMR0 o comparador
CMP2 OD OD Comparador 2
RA5 ST Puerto de entrada
Maestro claro. Cuando se
configura como MCLR, este pin
es un activo bajo Restablecer al
dispositivo. El voltaje en MCLR /
RA5 / MCLR / VPP MCLR ST
VPP debe no exceder VDD
durante el funcionamiento normal
del dispositivo.

Entrada de tensin de
VPP HV
programacin
RA6 ST CMOS Puerto de E / S bidireccional
Salida de cristal del oscilador. Se
conecta al resonador de cristal e
OS2 XTAL
RA6 / OSC2 / CLKOUT Modo Oscilador de Cristal

En modo RC o INTOSC. El pin

de OSC2 puede salir CLKOUT,
CLKOUT CMOS, Que tiene 1/4 de la frecuencia de
OSC1.

RA7 ST CMOS Puerto de E / S bidireccional

Entrada de cristal del oscilador.
Se conecta al resonador de cristal
RA7 / OSC1 / CLKIN OSC1 XTAL
en Modo Oscilador de Cristal.

Entrada de fuente de reloj externa.

CLKIN ST.
Pin de polarizacin RC.

.Leyenda: O = Salida CMOS = Salida CMOS P = Potencia

- = No utilizado I = Entrada ST = Entrada de disparo Schmitt
TTL = entrada TTL OD = salida de drenaje abierto AN = analgico