1.

F
on Nojmanova arhitektura raunara?

1946. definie elektronski digitalni raunar opte namjene. Predlae nov nain upravljanja
instrukcijama I podacima koji omoguuje pohranjivanje programa I podataka u memoriju
raunara. Tvorac koncepta programabilnog raunara Umjesto decimalne aritmetike (ENIAC),
forsira binarnu aritmetiku. Njegov arhitektonski pristup poznat je kao Fon Nojmanova maina
primjenjen je kod provg raunara sa zapamenim programom EDSAC I danas je osnova za sve
raunare.

2. Uloga ROM I RAM memorije u raunaru?

ROM-samo za itanje (BIOS je u ROM)
RAM-za itanje I pisanje; gubi se gubitkom napajanja
3. v
rste ROM I RAM memorije?

a. PROM (Programmable ROM)

b. EPROM (Erasable Programmable ROM)
c. EEPROM (Electrically Erasable Programable ROM)
statiki RAM (SRAM) i - dinamiki RAM (DRAM).
4. I nstrukcije mikroprocesora 8086
- Dohvati instrukciju iz memorije
- Dohvati operande instrukcije
- Dekodiraj instrukciju
- Izvri instrukciju
- Izbaci rezultate

5. M
rene topologije?

-predstavljaju raspored vorova u mrei

a) magistrala (BUS), b) Stablo(Tree), c) zvijezda (Star), d) mrea (mesh), e) prsten (Ring), f)
hibridna (hybrid)
6. Naini adresiranja mikroprocesora i8086
Adresiranje:
podataka
Registarsko adresiranje
Neposredno adresiranje
Direktno adresiranje
Registarsko indirektno adresiranje
Registarsko relativno adresiranje
Bazno indeksno adresiranje
Relativno bazno indeksno adresiranje
Skalirano indeksno adresiranje
instrukcija
Direktno adresiranje programske memorije
Relativno adresiranje programske memorije
Indirektno adresiranje programske memorije
steka

7. V
ieprocesorski sistemi?

1. Sistem sadri dva ili vie slinih procesora opte namjene i priblino jednakih mogunosti za
obradu podataka.
2. Svi procesori dijele zajedniku unutranju memoriju. Svaki od procesora moe imati i svoju
privatnu memoriju u kojoj uva odredjene podatke (npr. vektor stanja programa koji se izvrava, itd).
3. Komunikacija izmedju procesora se vri preko deljene memorije. Postoje razliiti naini
sinhronizacije pristupa podacima u memoriji (npr. jedan od jednostavnijih naina je preko mikrokoda).
4. Kako je vreme pristupa memoriji relativno veliko u odnosu na brzinu procesora, neadekvatan
odnos broja procesora i brzine deljene memorije moe da pogora performanse vieprocesorskog
sistema.
5. Svi procesori dele isti skup U/I uredjaja, bilo preko zajednikih kanala bilo preko kanala koji su
prikljueni samo na pojedine procesore.
6. Svi procesori u sistemu su pod kontrolom jednog istog operativnog sistema koji je zaduen za
rasporeivanje poslova, datoteka i kontrolu svih resursa.
7. Vieprocesorski sistemi najee imaju centralnu upravljaku jedinicu.

Npr: dual core, i3,i5,i7

8. Kompleksnost algoritma?
- Mjera utroka resursa. Najee CPU vremena.
ompleksnost utie na performanse,obrnuto ne vazi
- K
- Algoritam mora zavriti u razumnom vremenu
- P I NP problemi
- kljuni faktor za izbor algoritma efikasnost
- Efikasnost algoritma mjeri se potronjom dva vana resursa: vrijeme i memorijski prostor
- Trajanje algoritma izraava se brojem aproksimacija koje e algoritam izvesti
9. Amdalov zakon paralelizacije?(concurrency)
- paralelno procesiranje: maksimalno ubrzanje itavog sistema ako se samo dio sistema pobolja.
1 /F+(1F)/N
F (0<F<1) - dio aplikacije koji se ne moe paralelizovati,
N - broj procesora (jezgara) koji se koristi.

10. Flags registar?(registar bita stanja)

F (FLAGS) Registar markera (flegova) ili registar bita stanja pokazuje stanje mikroprocesora
nakon procesiranja instrukcije i omoguava upravljanje radom mikroprocesora. Procesori
8086-80286 raspolau 16-bitnim registrom (FLAGS), a 80386-Pentium 32-bitnim registrom
EFLAGS.

11. Veliko O notacija?

tepen rasta sa veliinom problema
- S
O Order of magnitude
N veliina problema

12. Tipovi mrea prema podruju koje obuhvaaju?

a. PAN (personal area network)
b. LAN (local area network)
c. MAN (metropolitan area network)
d. WAN (wide area network) irokorasprostranjene mree

13. OSI model mrea?

-standardizacija za komunikaciju, ISO je razvio svoj standard kao preporuku za uvezivanje
otvorenih sistema OSI-model
-sastoji se od 7 slojeva: na 7 aplikativnom rade: SMTP, FTP, TELNET, DNS,SNMP
7. application
6. presentation
5. session
4. transport
3. network
2. data link
1. psyhical

14. TCP/IP?
- Je mreni (internet) protokol
- TCP(Transmission Control Protocol)
- Omoguuje komunikaciju preko raznih meusobno povezanih mrea
- Najrasprostranjeniji protokol na lokalnim mreama
- Na njemu je zasnovan internet (globalna mrea)
4. Application
3. transport
2. internet
1. Network interface
- Glavni protokoli aplikacionog sloja su: Telnet, FTP, SMTP, SNMP, HTTP.
- Transportni sloj opbuhvata TCP i UDP. TCP je pouzdaniji i kompleksiji

15. Strukture IP adrese

- Ipv4, 32 bita
- Obuhvata broj mree i broj raunara
- Odnosi se na mreni interfejs ne na raunar
- IP je logika adresa
- 4 decimalna broja odvojena takama: 192.168.1.1
- Sadri 2 podatka: adresu mree I adresu vora
- 32 bita 4bajta(okteta), aaa.bbb.ccc.ddd, 0-255

16. Osnovne klase IP adrese A,B,C?

lasa A moe imati otprilike 16 miliona raunara i njoj moe pripadati do 126 mrea. Ova klasa
K
je predviena za mree s velikim brojem raunara.
Klasi B pripadaju mree koje imaju do 65 534 raunara, a takvih mrea moe biti 16384.
Klasa C je najmanja i obuhvaa mree koje imaju do 254 raunara. U ovoj klasi moe biti do 2
miliona mrea.
17. P
oreenje EEPROM sa SRAM I DRAM?
SRAM Flip/flop sa Veoma brze ke memorije 1 uva sadraj
6 tranzistora ns ili manje dok ima
po bitu napajanja

DRAM Nisu Veliki kapacitet/visoka Zahtjeva

flip/flop,imaj gustina,sporija je osvjeavanje
u tranzistor i svakih nekoliko
jedan ms zbog
katalizator pranjenja
po bitu kondenzatora

EEPROM Brise se Sporija od ove dvije 10-100x,

impulsno manji kapacitet, mnogo Programira se
skuplji na licu mjesta,
brie se bez
vaenja
ipa,koristi se
kad se trazi
postojanost
memorije,