UNIVERSIDAD DE ANTIOQUIA

FACULTAD DE INGENIERA
DEPARTAMENTO DE INGENIERA ELECTRNICA
LABORATORIO DE ELECTRONICA II

ANLISIS Y DISEO DE UN AMPLIFICADOR DE GANANCIA

PROGRAMABLE.

OBJETIVO:
Lograr la puesta en operacin de un amplificador en modo lineal cuya ganancia pueda ser a
travs de puertos de un P.C. programable.

MARCO TERICO RESUMIDO:

En la totalidad de los sistemas (Tarjetas) de adquisicin de datos, este tipo de

amplificadores es requerido y dependiendo de la naturaleza de la variable a capturar, as
como de la amplitud de la variable elctrica traducida, es usual tener amplificadores como
el que nos proponemos a disear y poner en operacin, en configuraciones ya sean
diferencial o en modo comn inversores o no inversores, que obedecen a la teora general
de amplificadores operacionales.

Tenemos:

Amplificadores en modo comn:

Figura 5.1
 R
VOUT Vin 2
R1

Arreglo en el que la ganancia en voltaje

R V
Av f 2 OUT
R1 Vin

Amplificadores no inversores:

Figura 5.2
V R2 R
Av OUT 1 f 2
Vin R1 R1

Amplificadores en operacin diferencial.

Es usual encontrar este tipo de subsistemas en operacin en tarjetas de adquisicin de datos,

cuando se requiere un alto factor de rechazo en modo comn (Transmisin de seal a dos
hilos).
Circuito tpico

Figura 5.3

Arreglo construido en dos etapas:

1. Entrada y salida diferencial (Etapa 1).

R
Av1 2
R1

2. Etapa 2: operacin inversora y salida referida a la tierra de la fuente de alimentacin.

R
Av 2 4
R3

El arreglo total tendr una ganancia:

Av T Av 1 * Av 2

Nota: Dependiendo de el tipo de tecnologa con que sean construidos los amplificadores es
posible conseguir impedancias de entrada (JFED-CMOS).
Z in 100 M
CMRR 140dB

En tarjetas de adquisicin de datos es usual encontrar el siguiente modelo simplificado.

Figura 5.4

En nuestro caso para cumplir con el objetivo propuesto proponemos el siguiente arreglo, el
cual es susceptible a controlar la ganancia mediante ordenes de tipo digital; nos
apoyaremos en el arreglo de un amplificador inversor, en combinacin con fiches anlogos:
 Figura 5.5

R ,R ,R ,R
Av 2 3 4 5
R1

En el circuito como elemento de seleccin de ganancia empleamos el swiche anlogo

CMOS-4066, quien conecta las resistencias R2R5 de acuerdo con el nivel de ganancia
requerido mediante un uno lgico puesto en los terminales de seleccin, A,B,C,D.

Nota: Los terminales no seleccionados B,C,D por ejemplo debern sen inhibidos con un
cero lgico. La amplitud del uno lgico de seleccin, ser dependiente de la amplitud de
VDD.

TRABAJO A REALIZARSE.

1. Calcular R1,R2,R3,R4,R5, para conseguir ganancias: 10,20,50,100.

2. Elegir el amplificador operacional A1, adecuado ya sea alimentado con una o dos fuentes
caracterizado por un factor de rechazo en modo comn mayor de 100db.
3. Montar el circuito recomendado en la figura 5.5, o un equivalente.
4. Adjuntar clculos.
5. Conclusiones.