PERCOBAAN 1

PENGGUNAAN FZ80CPU MIKROKOMPUTER FZ80 UNTUK PRAKTIKUM

MIKROPROSESOR
I. Tujuan
Memahami outline Mikrokomputer FZ80
Memahami kegunaan Modul FZ80CPU & FZ80 I/O
Memahami prinsip dasar penulisan data ke RAM secara langsumg (Direct
Memory Access DMA), tanpa melibatkan CPU

II. Dasar Teori

FZ80 (Fukushima Zilog 80) adalah suatu mikrokomputer berbasis CPU
Z84C00 yang di disain oleh N. Honda . FZ80 ini dirancang khusus untuk
mendukung suatu bentuk edukasi terpadu yang amat baik dalam hal mempelajari
mikroprosesor beserta sistemnya.

FZ80 terbagi dalam 2 papan utama yaitu FZ80CPU dan FZ80IF. FZ80PU
merupakan modul yang berisi kelengkapan standart rangkaian berbasis
mikroprosesor, yaitu CPU, Memory dan Pheripheral I/O. Berikut merupakan blog
diagram Mikrokomputer FZ80 Lengkap.

FZ80CPU merupakan suatu mikrokomputer papan tunggal yang dirancang

khusus untuk pengajaran di bidang mekatronika dengan menggunakan system
operasi FZRTM. Spesifikasi dari FZ80CPU adalah sebagai berikut :
CPU : TMPZ84C00
CLOCK : 4 MHz
MEMORY : Maksimum 64KB
I/O : UPD71055 (8255A CMOS)
BUS STATE DISPLAY : Bata Bus dan Address Bus dapat didisplaykan ke LED
PROGRAM INPUT : Switch biner dan DMA
PROGRAM EXECUTION : Eksekusi/stop, Eksekusi step
EXTENSION : Bus connector untuk pengembangan
Meskipun FZ80CPU memiliki konfigurasi yang sederhana, tapi memungkinkan
untuk berdiri sendiri untuk ditulis program dan di eksekusi terpisah. Berikut
penjelasan tiap rangkian dan fungsinya.
a. Konfigurasi dan Operasi FZ80CPU
FZ80CPU dibentuk dari CPU, memory, I/O, rangkaian DMA, rangkaian bckup
baterai dan rangkaian eksekusi step. Data data FZ80CPU sebagai berikut.
1. Menggunakan CPU TMPZ84C00
2. Frekuensi clock 4 MHz
3. Memory 64 KB. Memory RAM dilengkapi baterai untuk mengbackup
memory RAM selama tegangan supply dimatikan.
4. Tersedia 3 buah port (A, B dan C) dari PPI8255 yang terdiri dari 8 jalur tiap
port yang dapat digunakan sebagai I/O.
5. Address bus dan data bus dilengkapi dengan LED untuk menunjukkan jalur
alamat atau data berlogika 1 atau 0.
6. Tersedia fasilitas merubah data pada RAM dengan fasilitas DMA.
7. Program bisa dijalankan step by step.
Bila FZ80CPU ini digunakan sendiri maka OS FZRTM tidak dapat digunakan.
Penggunaan tunggal tersebut bisa dikatakan sebagai system minimum dengan
memory maksimal 64 KB dan 3 buah port dari PPI8255 juga rangkaian DMA.
FZ80CPU memiliki 3 buah konektor dan satu diantaranya merupakan konektor
Amphenol 50 pin yang fungsinya dijelaskan pada table.

No Fungsi Sifat I/O No Fungsi Sifat I/O

. .
1 +5V IN 2 +5V IN
3 D0 IN/OUT 4 - -
5 D1 IN/OUT 6 - -
7 D2 IN/OUT 8 - -
9 D3 IN/OUT 10 - -
11 D4 IN/OUT 12 - -
13 D5 IN/OUT 14 INT IN
15 D6 IN/OUT 16 NMI IN
17 D7 IN/OUT 18 - -
19 A0 OUT 20 A8 OUT
21 A1 OUT 22 A9 OUT
23 A2 OUT 24 A10 OUT
25 A3 OUT 26 A11 OUT
27 A4 OUT 28 A12 OUT
29 A5 OUT 30 A13 OUT
31 A6 OUT 32 A14 OUT
33 A7 OUT 34 A15 OUT
35 RD OUT 36 RESET IN
37 WR OUT 38 WAIT IN
39 MREQ OUT 40 - -
41 IORQ OUT 42 - -
43 RESH OUT 44 - -
45 MI OUT 46 - -
47 HALT OUT 48 GND -
49 CLK IN 50 GND -
b. Rangkaian Utama CPU
Tiap bus dihubungkan ke konektor kabel flat 50 pin untuk pengembangan
ke perangkat lain. CPU membutuhkan reset untuk me restart suatu program.
Setelah reset diberikan counter akan kembali ke posisi nol dan CPU mulai
membaca program di alamat 0000H. Rangkaian yang menghasilkan sinyal reset
ini bagian rangkaian yang terdiri dari IC16. Kegunaan dari IC20 untuk
mengobservasi tegangan power supply. Apabila power supply memiliki tegangan
dibawah batas maka pin 1 akan bernilai 0 yang membuat reset CPU menjadi
aktif. Kondisi tersebut membuat sinyal chip select IC memory menjadi 1 ke
output address decoder.
Hal ini , IC8 (74HC00) membutuhkan sumber tenga luar dari battery
meskipun sumber tegangan utama mati. Bila sumber tegangan utama mati , maka
CPU di reset, sedangkan IC memory dijaga tetap mendapat tegangan cadangan,
sehungga isinya tetap ada . Pada gambar 1 4 ditunjukkan sebagai tegangan V2
dalam keadaan ON tegangan VDD akan mengisi battery NICd BATT 1 melalui
rabgkaian IC20, IC6, D1,Q1 ,R9 dan RB.

Pembangkit clock dioperasikan pada frekuensi 4 MHz. rangkaian ini bterdiri

dari XTAL. Sebuah IC16 (74HC04), sebuah gate IC13 (74HC04), C9 & C10, R3
dan R5. Untuk pemgoperasian pada 4 MHz. untuk pengoperasian pada 4 MHz ini
CPU yang digunakan harus memiliki kemampuan kerja yang setara. FZ80CPU
dirancang untuk tipe CPU Z80A dari keluarga CMOS . meskipun demikian tidak
tetutup kemungkinan untuk menggantinya dengan tipe Z80A yang biasa dengan
syarat frekuensi kerja diturunkan sampai dengan 2 MHz.
Rangkaian RESET dapat dioperasikan dalam dua cara. Pertama , Reset
beroperasi sebagai auto power On. Bila tegangan supply diberikan, pada saat
t=0dt C16 akan terhubung singkat antar kaki kakinya. Sehingga kaki 2 pada IC
74HC00 mendapat logika 0, atau 1 setelah melewati NOT. Sedangkkan kaki 1
mendapat logika 1 atau 0 setelah melewati NOT. Maka output kaki 3 akan 1
setelah di NOT oleh IC6 pada kaki 3 akan berlogika 0. Vb mensupply logika 1
maka output OR kaki 11 akan 1 sehingga di output kaki 6 menjadi 0. Logika 0 ini
akan memicu Z80 akan dipicu ke kondisi RESET non aktif. Cara Reset kedua
adalah dengan cara menekan tombol reset saat tegangan sudah diberikan atau
sudah dalam keadaan ON. Dengan menekan tombol ini muatan C16 dibuang
sehingga tegangan di kaki 2 IC16 menjadi rendah . tegangan ini cukup
menyebabkan perubahan output dikaki 3 IC16 dari 0 menjadi 1 , sehingga output
rangkaian reset akan berubah ke 0 atau aktif. Beberapa mikro/mili detik kemudian
kembali C16 kemudian kembali c16 diisi sampai penuh , bila penuh maka
 tegangan di kaki 2 IC16 menjadi tinggi kembali, sehingga RESEt kembali ke
kondisi non aktif.
c. Rangkaian Memory
Gambar dibawah ini adalah rangkaian memory dari FZ80CPU. Soket IC
memory yang tersedia adalah soket IC1 dan IC2 . socket IC1 dapat diisi degan
Ram atau EPROM seperti ditunjukkan pada table 1 2 . sedang socket IC2
hanya dapat diisi.

Pemilihan IC memory ini dapat ditentukan oleh pemakai dengan mengatur

kedudukan jumoer JP1 sampai dengan JP7. Keadaan maksimum diperoleh bila
JC1 adalah EPROM 27256 dan IC2 RAM 62256. Masing-masing
berkemampuan 32 Kilobytes, sehingga jumlahnya adalah 64 Kilobytes. Untuk
keperluan latihan praktis dengan kebutuhan memory sedikit, pemakai dapat
menentukan pilihan memory mulai dari 6116 yang memiliki kapasitas 2
Kilobytes. Program dalam bentuk object code bahasa mesin dapat langsung
dimasukkan melalui fasilitas DMA.
Tabel 1-2. Hubungan Setting Jumoer dengan Pemilihan IC Memory soket IC1.

TIPE RAM TIPE EPROM

Jumpe
6116 616 6225 273 276 2712 2725
r
4 6 2 4 8 6
JP1 - - 2 - 1 1 1
JP2 1 1 1 2 2 2 2
JP3 - 2 2 - 1 1 3
JP4 1 1 2 1 - 2 2
JP5 1 1 2 2 2 2 2
Tabel 1-3. Hubungan antara Setting Jumper dengan Pemilihan IC Memory soket
IC2.

TIPE RAM
Jumper 6116 6164 62256
JP6 1 1 2
JP7 1 2 2
Tabel 1-4. Jangkauan Pengalamatan Memory

Tipe IC Kapasitas Alamat Kerja Alamat Kerja

Memory Memory IC1 IC1
6116 2 KB 000H 07FFH 8000H 87FFH
6264 8 KB 000H 1FFFH 8000H 9FFFH
62256 16 KB 000H 7FFFH
2732 4 KB 000H 07FFH -
 2764 8 KB 000H 1FFFH
27128 16 KB 000H 3FFFH
27256 32 KB 000H 7FFFH
Alokasi memory seperti Tabel 1-4 menunjukkan bahwa pemakai dapat
menentukan se-efisien mungkin penggunaan IC memory disesuaikan dengan
panjang program yang akan dimasukkan. Untuk Operating System FZRTM
membutuhkan memory sekitar 17 KB yang harus disimpan di IC EPROM
27256. Sehingga memory IC EPROM sisa sekitar 15 KB, masih dapat
digunakan unutk mengembangkan FZRTM.
d. Rangkaian Input Output (I/O)
FZ80CPU menggunakan PPI8255 sebagai piranti parallel Input Output .
Alamat Kerja dari tiap Port PPI8255 dapat ditentukan dengan mengatur
kedudukan jumper JP9 seperti ditunjukkan pada tabel 1-5. Karena pada papan
rangkaian FZ80CPU hanya terdapat sebuah IC PPI 8255 saja maka untuk
aplikasi program cukup ditentukan sebuah kedudukan saja yang tetap untuk
memberikan kemungkinan persediaan 7 lokasi alamat yang lain dalam hal
pengembangan fasilitas I/O diluar papan rangkaian FZ80CPU.
Bagian rangkaian PPI 8255 mempunyai dua buah konektor Amphenol 20.
Konektor FC-01 berfungsi sebagai terminal Port B dan C. Konektor FC-02
berfungsi sebagai terminal Port A dan C. (Port C dapat dihubungi baik melalui
FC-01 maupun FC-02). Fungsi kaki-kaki FC-01 dan FC-02 ditunjukkan pada
Tabel 1-5 dan 1-6.
Terminal 1-5. Pilihan Alamat Kerja PPI 8255

Posisi JP9 Port A Port B Port C Control

Word
1 80H 81H 82H 83H
2 84H 85H 86H 87H
3 88H 89H 8AH 8BH
4 8CH 8DH 8EH 8FH
5 90H 91H 92H 93H
6 94H 94H 95H 96H
7 98H 99H 9AH 9BH
8 9CH 9DH 9EH 9FH
Tabel 1-6. Fungsi kaki-kaki pada konektor FC-01

No. Kaki Fungsi No. Kaki Fungsi

1 +5V 2 +5V
3 PB7 4 PB7
5 PB6 6 PC6
7 PB5 8 PC5
9 PB4 10 PC4
11 PB3 12 PC3
13 PB2 14 PC2
15 PB1 16 PC1
17 PB0 18 PC0
19 GND 20 GND
Dalam eksperimen, Konektor FC-01 dan FC-02 ini dapat dihubungkan ke
modul FZ80 I/O yang berisi LED (dengan IC buffer) sebagai piranti Output dan
 Switch sebagai piranti Input. Inisialisasi standard berlaku unutk Port A sebagai
output (LED) dan port B sebagai input (switch).

No.Kak fungsi No.Kaki Fungsi

i
1 +5v 2 +5V
3 PA7 4 PB7
5 PA5 6 PB6
7 PA5 8 PB5
9 PA4 10 PB4
11 PA3 12 PB3
13 PA2 14 PB2
15 PA1 16 PB1
17 PA0 18 PB0
19 Gnd 20 Gnd

e. Rangkaian Address Bus dan Data Bus

Rangkaian ini merupakan rangkaian display berupa LED untuk
menampilkan status atau isi setiap saat dan address dan data bus, menggunakan 3
buah IC TTL 74HC20 yang tiap output gatenya dihubungkan ke LED melalui R
360 . Display LED ini sangat berguna pada saat FZ80CPU dikerjakan pada
mode STEP , atau melakukan pengubahan/penngisian data melalui proses
DMA. Analisis STEP akan sering dilakukan untuk memeriksa satu persatu
operasi dari suatu program. Berikut merupakan rangkaian display LED address
bar dan bus data.

f. Rangkaian untuk Operasi Step

Untuk meganalisa eksekusi dari suatu program pada FZ80PU disediakan
fasilitas eksekusi halt dan step. FZ80CPU dapat dioperasikan dalam dua
mode.yaitu. AUTO dan STEP pemilihan operasi ini dapat dilakukan dengan
mengatur kedudukan switch SW1. Ketika CPU Z80 bekerja pada kondisi Auto
maka program / perintah akan dijalankan berdasarkan kenaikan dari program
counternya. Namun bila di set pada kondisi Step maka CPU akan menjalankan
perintah berdasarkan posisi program counternya sehingga siklus wait state akan
ditambahkan pada akhir perintah. Rangkaian control AUTO dan STEP ini
ditunjukkan pada gambar dibawah,

Perhatikan bahwa SWRS dan R3 membentuk rangkaian control BUSRQ

bila dalam posisi RUN. Bila SWRS OFF maka CPU akan mendapat sinyal aktif
BUSRQ sehingga CPU menghentikan proses kerjanya,atau STOP.
Pada gambar 1-8, kombinasi sebuah flip-flop (74HC74 : IC17), sebuah rangkaian
terpadu dan sebuah NAND gate menghasilkan sebuah pulsa pendek sekitar 72
nano detik.Pulsa ini dihasilkan bila switch SWST ditekan.
WAIT akan aktif bila mendapat sinyal 0, bila pada saat CPU sedang
mengeksekusi sebuah intruksi mendapatkan sinyal WAIT aktif, maka ia akan
menunda penyelesaian transfer data antara CPU dengn peripheral atau memori
sampai CPU tersebut mendapatkan kembali sinyal WAIT non-aktif. Bila
rangkaian STEP diaktifkan, setiap kali CPU mengeksekusi sebuah instruksi, M1
kan aktif (0).Melalui inverter IC16 akan memicu input CK D Latch Flip-flop
sehingga output Q menjadi 0.Akibatnya WAIT menjadi aktif.Bila SWST
 ditekan kemudian dilepaskan,sebuah pulsa 0 akan dihasilkan output NAND
kaki no.6 yang dihubungkan ke CLR (output NAND kaki no.6 adalah normally
HIGH). Sehingga WAIT kembali non-aktif untuk beberapa nano detik dan
cukup menyebabkan CPU bekerja kembali untuk mengeksekusi sebuah instruksi
berikutnya. Bila M1aktif kembali,output Q D Latch Flip-flop akan rendah
kembali,sehingga WAIT menjadi aktif lagi. Demikia seterusnya
Rangkaian penghasil sinyal pulsa aktif WAIT dibentuk oleh rangkaian
debounce switch dan sebuah D Lath Flip-flop.Untuk mengaktifkan rangkaian
ini, JP8 harus dihubung singkat, SWST ditutup dan SWST ditekan,switch SWST
adalah push-button switch yang digunakan di rangkaian beserta diagram
waktunya ditunjukkan pada gambar 1-9

g. Rangkian DMA (Direct Memory Access)

Direct Memory Access (DMA) adalah suatu langkah pengamatan dan
proses pemindaian data antar peripheral di dalam suatu sistem computer tanpa
melibatkan CPU. Ketika DMA terjadi, CPU megatur Bus-Busnya ke kondisi tri-
state (high impedance). DMA pada FZ80CPU dapat dilakukan dengan
mengakktifkan control BUSRQ CPU Z80. Bila SW1 diatur pada posisi STOP
maka BUSRQ mendapat logika 0 yang hal ini akan mengaktifkan CPU bus
pada Keadaan tri-state. Bila CPU mendapat sinyal aktif BURSQ ditengah-tengah
ia sedang melaksanakan suatu eksekusi dari machine cycle maka ia akan
menyelesaikan terlebih dahulu eksekusi machine cycle tersebut kemudian
menjalankan permintaan BURSQ. Rangkaian untuk mengaktifkan control
BURSQ pada FZ80CPU dapat dilihat pada gambar 1-10.

Rangkaian ini tidak menggunakan debounce switch karena switch mekanik

saja sudah memadai dan tidak menimbulkan sinyal aktif ganda. Bila S W R S
ditutup maka BURSQ mendapat logika 1 sehingga nonaktif. Sedang bila S W
R S dibuka BURSQ terhubung ke ground melalui R3 sehingga mendapat logika
0 dan aktif.

Gambar 1-10. Rangkaian Bus Request

Rangkaian DMA pada FZ80CPU tediri dari dua bagian. Bagian pertama,
IC5, IC9, dan IC15 membentuka rangkaian switch address dan data. Bila
BUSAK nonaktif output IC5 dan IC9 akan tri-state.
 Bila BUSAK aktif, logika pada address switch akan di-buffer ke output
yang dalam hal iniberarti sedang terjadi suatu prosses pengalamatan langsung
dari address switch ke address bus tanpa melalui CPU. IC15 yang membentuk
rangkaian data switch akan aktif atau outputnya tidak tri-state bila pin 19
diaktifkan, sama seperti pada IC5 dan IC9. Data yang di-set pada switch
dipersiapkan untuk diisikan ke data bus. Bagian kedua adalah rangkaian
debounce switch yang membentuk rangkaian control write manual. Output dari
rangkaian debounce switch yang memiliki logika berlawanan masing-masing
dihubungkan ke jalur WR dan RD. Output ini akan mengisi logika WR dan RD
bila IC19 diaktifkan dengan memberi logika 0 pada pin 19. Dalam hal ini pin
19 dari IC19, IC5, dan IC9 bersama-samadihubungkan ke jalur BUSAK, yang
maksunya bila CPU sudah memberitahu bahwa CPU bus menjadi tri-state
dengan indicator BUSAK pada 0 maka prose DMA dari address switch ke
address bus dan proses DMA dari sinya control WRITE secara manual sudah
dapat dilakukan. Pada saat ini bila tombol WRITE ditekan, output pin 3 akan 0,
sehingga output IC7 akan0 dan mengaktifkan rangkaian data switch. Dengan
demikian proses DMA dari data tri-state kembali, jalur WR menjadi 1 dan jalur
RD menjadi 0. LED data akan menyala, menunjukkan bahwa data sudah terisi
ke alamat yang ditunjukkan oleh nyala LED alamat. Selanjutnya data switch dan
address switch dapat diatur untuk proses pengisian data berikutnya.

h. Rangkian Modul FZ80I/O

Pada FZ80CPU, IC parallel interface yang digunakan adalah uPD71055,
yang mengandung 3 x 8 bit port I/O. Piranti ini adalah PPI 8255A tipe CMOS.
Untuk praktek tentang permasalahan Input/Output, telah dipersiapkan papan
FZ80 I/O yang merupakan pelengkap dari ketiga port tersebut. Inisialisasi dasar
diambil dengan asumsi bahwa port A adalah output dan port B adalah input.
Papan rangkaian ini sangat berguna untuk praktek-praktek dasar input &
output. Hampr sebagian besar program latih untuk simulasi input/output port
dengan lebar data masing-masing 8 bit dapat disimulasikan melalui papan
rangkain ini. Bahkan beberapa aplikasi untuk program system peralatan control
yang sebenarnya, dapat diuji terlebih dahulu melalui papan rangkain input/output
ini. Delapan buah switch input, mulai dari IN0 s/d IN7 dapat dianggap sebagai
input port dengan basis biner. Sedang 8 buah LED output mulai dari LED0 s/d
LED7 disimulasikan seebagai output port dengan basis biner.
III. Alat dan Bahan
Modul FZ80CPU
Power Supply

IV. Setting Percobaan

V. Prosedur Percobaan
1. Menyiapkan model yang di pakai beserta komponen komponennya
2. Memasang socket IC 1 dengan RAM 62256 dan socket 2 dikosongkan
3. Mengatur toogle addres dan data ke posisi bawah semua
4. Mengatur switch RUN STOP di posisi STOP dan AUTO STEP pada posisi
AUTO
5. Menyalakan power supply dan mengatur tegangan pada level 5 volt
6. Setelah itu mengecek terlebih dahulu komponen yang berfungsi atau tidak
dengan mengubah sembarang toogle address dan data
7. Memasukkan data yang akan di program melalui toogle data dengan kode hexa
bahasa mesin seperti berikut ini :

0000 3E 0A
0002 06 0B
0004 0E 0C
0006 16 0D
0008 1E 0E
000
26 AA
A
000C 2E BB
000E ED 47
0010 ED 4F
0012 DD 21 OF D3
0016 FD 21 4F 13
001
31 FF FF
A
001
CE 00 00
D
 8. Mengatur toggle RUN STOP pada posisi STOP dan AUTO STEP pada posisi
AUTO untuk memasukkan data
9. Memilih address yang dimasukkan data dengan mengatur toogle address
10. Setelah itu mengatur toogle data , kemudian tekan tombol write untuk
menyimpan data
11. Mengulangi langkah 9 10 untuk memasukkan data selanjutnya hinggaselesai
12. Untuk mengecek data , memindahhkan AUTO STEP pada posisi STEP dan
STOP RUN pada posisi RUN, kemudian tekan reset untuk mengembalikan ke
posisi semula. Tekan step untuk menjalankan program per bagian.

VI. Hasil Percobaan

NO ADDRESS BINER DATA BINER

.
1 0000 0000 0000 0000 0011 1110
2 0000 0000 0000 0010 0000 0110
3 0000 0000 0000 0100 0000 1110
4 0000 0000 0000 0110 0001 0110
5 0000 0000 0000 1000 0001 1110
6 0000 0000 0000 1010 0010 0110
7 0000 0000 0000 1100 0010 1110
8 0000 0000 0000 1110 0010 1110
9 0000 0000 0000 1111 0100 0111
10 0000 0000 0001 0000 1110 1101
11 0000 0000 0001 0001 0100 1111
12 0000 0000 0001 0010 1101 1101
13 0000 0000 0001 0011 0010 0001
14 0000 0000 0001 0110 0010 1101
15 0000 0000 0001 0111 0010 0001
16 0000 0000 0001 1010 0011 0001
17 0000 0000 0001 1101 1011 0011

VII. Analisa
Dari hasil percobaan dapat di analisa bahwa FZ80 merupakan mikrokomputer
yang berbasis CPU Z4C00. FZ80 memang dirancang khusus untuk edukasi terpadu
yang didalamnya sudah terdapat memory dan pheripheral I/O.
Dalam percobaan ini hanya digunakan 1 slot memory dari 2 slot memory yang
ada. Memory yang digunakan memiliki type IC 62556. Memory tersebut memiliki
alamat kerja dari 0000H sampai 7FFFH dengan kapasitas memory sebesar 32 Kbyte.
Untuk menggunakan IC 62556 perlu dilakukan setting jumper 1 hingga 9, berikut
adalah settingan jumper untuk IC 62556.
JP1 dijumper pada sisi nomor 2
JP2 dijumper pada sisi nomor 1
JP3 dijumper pada sisi nomor 2
JP4 dijumper pada sisi nomor 2
JP5 dijumper pada sisi nomor 2
JP6 dan JP7 tidak perlu dijumper karena slot memory 2 kosong
JP9 dijumper pada sisi nomor 1
Pada proses penulisan data ke RAM 62556 address dan data dengan mengatur posisi
posisi switch address dan data. Namun sebelum memasukkan data ke alamat yang
dituju pindahkan posisi toggle RUN-STOP ke posisi STOP. Pada kondisi ini BUSRO
pada Z80 berlogika 0 atau diaktifkan pin pin address bus dan data bus menjadi
high impedance yang artinya mempersilahkan pheriperal yang bersangkutan untuk
 melakukan sesuatu, dalam hal ini rangkaian DMA diaktifkan untuk mengisi data ke
address bus yang dituju. Selanjutnya atur toggle STEP-AUTO ke posisi AUTO.
Pada LED address akan menyala bila di beri logika high yang menunjukkan
alamat tersebut yang dituju. Namun pada saat memasukkan data LED data akan
mati, baru setelah menekan tombol write LED data akan menyala sesuai data yang
dimasukkan. Hal ini digunakan sebagai indicator bahwa data pada alamat tersebut
telah tersimpan.
Ketika dilakukan pengecekan data digunakan konfigurasi toggle RUN STEP.
Untuk menjalankannya hanya perlu menekan tombol STEP. Namun disini terdapat
pembacaan data sesuai alamat yang acak hanya beberapa alamat saja yang keluar.
Namun data yang keluar dari alamat yang acak tersebut sesuai dengan data input.

VIII. Kesimpulan
FZ80 merupakan mikrokomputer yang dirancang khusus untuk keperluan
edukasi.
Setiap jenis dan type IC memory yang digunakan pada FZ80 ini memiliki
konfigurasi jumper yang berbeda sesuai dengan IC memory yang digunakan.
Data input tidak dapat ditulis secara langsung pada IC memory, harus melalui
rangkaian DMA terlebih dahulu untuk menuliskan data sesuai alamat yang
dituju.
Pada saat pengecekan data dengan mode RUN STEP, address atau alamat
yang keluar tidak urut atau acak sehingga tidak semua data dapat dilihat
apakah benar atau salah.