Anda di halaman 1dari 20

LAPORAN LABORATORIUM

PROGRAM STUDI BROADBAND MULTIMEDIA

NO. 13

FLIP FLOP

NAMA PRAKTIKAN : DICKY PUTRA PRATAMA (4314030023)

NAMA REKAN KERJA : 1. NURMIADA NISA KARIMAH (4314030012)

2. RAYHAN NIRMALA (4314030028)

KELAS/KELOMPOK :BM-3A / KELOMPOK 10

TANGGAL PELAKSANAAN PRAKTIKUM : 5 November 2015

TANGGAL PENYERAHAN LAPORAN : 11 November 2015

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA

11 November 2015

1
DAFTAR ISI

HALAMAN JUDUL .................................................................................................................... 1

DAFTAR ISI ................................................................................................................................ 2

1. TUJUAN .................................................................................................................................. 3

2. DASAR TEORI ....................................................................................................................... 3

3. ALAT-ALAT YANG DIPERGUNAKAN .............................................................................. 5

4. LANGKAH-LANGKAH PERCOBAAN. ............................................................................... 5

5. PERTANYAAN DAN TUGAS ............................................................................................... 9

6. DATA HASIL PERCOBAAN ................................................................................................. 11

7. DATA HASIL PERCOBAAN SESUNGGUHNYA ............................................................... 15

8. ANALISA................................................................................................................................. 16

9. KESIMPULAN ........................................................................................................................ 18

10. LAMPIRAN ........................................................................................................................... 19

11. DAFTAR PUSTAKA ............................................................................................................. 20

2
PERCOBAAN 13

FLIP-FLOP

1. TUJUAN
Merangkai dan mengamati kerja rangkaian dasar flip-flop
Merangkai dan mengoperasikan IC D FF, 7474 dan IC JK FF, 7476
Membuktikan tabel kebenaran masing-masing flip-flop

2. DASAR TEORI
Sistem digital umumnya dibangun dengan menggunakan rangkaian-
rangkaian kombinatorial dan elemen-elemen memorinya. Elemen memori yang
paling banyak digunakan adalah flip-flop (FF). FF merupakan suatu rangkaian
logika dengan dua output, yang satu merupakan kebalikan dari yang
lainnya(biasanya adalah Q dan Q).
Output Q disebut output FF normal, sedangkan Q adalah output FF inverse.
Berbagai macam flip-flop yang sering digunakan adalah SR flip-flop yang biasanya
terdiri dari rangkaian dasar NOR dan NAND gate, sedangkan JK flip-flop dibangun
dari dua buah clock RS FF yang disambungkan menjadi satu. Jenis lainnya yaitu; T
FF, D FF, yang juga merupakan modifikasi dari SR FF.
Gambar berikut merupakan symbol dari berbagai macam flip-flop beserta tabel
kebenarannya.

2.1. SR FLIP-FLOP dengan NOR Gate

INPUT OUTPUT

S R Q

MEMORY
0 0 MEMORY 0
1 0 1 1
0 1 0
1 1 TERLARANG TERLARANG

3
2.2. SR FLIP-FLOP dengan NAND Gate

INPUT OUTPUT

S R Q

0 0 MEMORY MEMORY

1 0 1 0

0 1 0 1

1 1 TERLARANG TERLARANG

2.3. JK FLIP-FLOP

INPUT OUTPUT

J K Q

0 0 MEMORY

1 0 0

0 1 1

1 1 TOGGLE

2.4. D FLIP-FLOP

INPUT OUTPUT

D Q

0 0
1 1

4
3. ALAT-ALAT YANG DIPERGUNAKAN

No. Alat-alat dan komponen Jumlah


1. IC 7400 (Quad 2 input NAND Gate ) 1
IC 7402 (Quad 2 input NOR gate) 1
IC 7474 (D FF) 1
IC 7476 (JK FF) 1
2. Power supply DC 1
3. Multimeter 1
4. Logic probe 1
5. Resistor 220 5
6. LED 5
7. Protoboard 1
8. Kabel-kabel penghubung secukupnya

4. LANGKAH-LANGKAH PERCOBAAN

Langkah-langkah dalam melakukan percobaan adalah sebagai berikut:

1. Memperhatikan kaki IC 7400 pada gambar 4.1., di mana notasi A dan B


menunjukkan input sedangkan Y output, Melengkpi Tabel 6.1.

5
2. Membuat rangkaian seperti Gambar 4.2.

3. Mengatur power supply pada 5 Volt.

4. Memberikan masukkan S dan R sesuai Tabel 6.2. Mencatat hasilnya pada Tabel
6.2.

5. Memperhatikan kaki IC 7402 pada Gambar 4.3. , di mana notasi A an B


menunjukkan input sedangkan Y menunjukkan output, melengkapi Tabel 6.3.

6
6. Membuat rangkaian seperti Gambar 4.4.

7. Memberikan masukkan Rdan S sesuai Tabel 6.4. Mencatat hasil pada Tabel 6.4.

8. Memperhatikan kaki IC 7474 pada Gambar 4.5. Melengkapi Tabel 6.5.

9. Membuat rangkaian seperti Gambar 4.6.

7
10. Memberikan masukkan sesuai Tabel 6.6. Mencatat hasilnya pada Tabel 6.6.

11. Memperhatikan kaki IC 7476 pada Gambar 4.7. Lengkapi Tabel 6.7.

12. Membuat rangkaian seperti Gambar 4.8.

13. Memberikan masukkan sesuai Tabel 6.8.Mencatat hasil pada Tabel 6.8.

8
14.

5. PETANYAAN DAN TUGAS

1. Pada rangkaian flip-flop mempergunakan gerbang NAND , kondisi input bagaimana


output akan aktif(menyala)?

2. Pada rangkaian flip-flop mempergunakan gerbang NOR , kondisi input bagaimana


output akan aktif(menyala)?

3. Apa yang dimaksud input aktif rendah dan input aktif tinggi?

4. pada rangkaian D flip-flop, kondisi input bagaimana output aktif (menyala)?

5. pada rangkaian JK flip-flop, kondisi input bagaimana output aktif (menyala)?

6. Apa fungsi input preset dan clear pada IC 7474 dan 7476?

7. Apa perbedaan input sinkron dengan input asinkron pada flip-flop?

JAWABAN
1. Output rangkaian flip-flop gerbang NAND akan menyala (Q=1) jika set (S)

dipenuhi syaratnya / diberi logic 0 . output kebalikan ( = 1) akan diperoleh ketika


output asli (Q=0) , yaitu ketika reset ( R ) terpenuhi syaratnya atau diberi logic 0.

2. Output rangkaian flip-flop gerbang NOR akan menyala (Q=1) jika set(S) diberi

logic 1. output kebalikan rangkaian ( ) akan menyala ketika input asli (Q) mati /
tidak aktif yaitu ketika set (S) diberi logic 0 dan reset ( R ) diberi logic 1.

3. Input akif rendah adalah nilai yang harus dipenuhi berupa masukkan logic nol jika
output yang diinginkan menyala.

Input aktif tinggi adalah nilai yang harus dipenuhi logic 1, jika output yang
diinginkan menyala.

9
4. Output rangkaian D flip-flop akan menyala jika preset / clear terpenuhi syaratnya.
Preset diberi logic nol dan clear diberi logic 1 dan ketika preset dan clear diberi
logic 1 serta D diberi input 1 dan clocknya pada kondisi transformasi naik.

5. Output rangkaian JK flip-flop akan menyala ketika preset diberi logic 0, dan reset
diberi logic 1. Dan pada saat reset dan set diberi logic 1 ketika J dan K diberi
logik1. J diberi logik1, dan K diberi logic 1, serta kedua input (J dan K) diberi logic
nol.

6. fungsi Preset dan Clear adalah sebagai pengkondisian awal / di mana output akan
mulai atau stop.

7. perbedaan Input sinkron dan input asinkron yaitu input sinkron adalah input yang
clocknya bekerja bersamaan, sedangkan input asinkron yaitu inputnya clocknya
bekerja secara bertahap, clock yang lain dihubungkan dengan Q.

10
6. DATA HASIL PERCOBAAN

No Percobaan : 12 Pelaksanaan Praktikum : 5 NOVEMBER 2015

Judul : FLIP-FLOP Penyerahan Laporan : 11 NOVEMBER 2015


Nama Praktikan : Dicky P Pratama
Mata Kuliah : Laboratorium Digital Nama Rekan Kerja : 1. Nurmiada N Karima
Kelas/Kelompok: BM3A/10 : 2. Rayhan Nirmala
Tahun Akademik: 2015/2015

Tabel 6.1. Identifikasi Kaki IC 7400 ( VCC = 14; GND = 7)

No. Gerbang Input 1 Input 2 Input 3


Ke-

1 1 1 2 3

2 2 4 5 6

3 3 9 10 8

4 4 12 13 11

Tabel 6.2. RS-FF input aktif rendah (NAND Gate)

INPUT OUTPUT

S R Q

0 0 1 1

0 1 1 0

1 1 1 0

1 0 0 1

1 1 0 1

11
Tabel 6.3. Identifikasi kaki IC 7402 ( VCC = 14; GND = 7)

No. Gerbang Input 1 Input 2 Input 3


Ke-

1 1 2 3 1

2 2 5 6 4

3 3 8 9 10

4 4 11 12 13

Tabel 6.4. RS-FF Input Aktif Tinggi (NOR Gate)

INPUT OUTPUT

S R Q

1 1 0 0

1 0 1 0

0 0 1 0

0 1 0 1

0 0 0 1

12
Taebl 6.5. Identifikasi Kaki IC 7474 D-FF ( VCC = 14; GND = 7)

No. INPUT OUTPUT

PRE CLR CLOCK D Q

1 4 1 3 2 5 6

2 10 13 11 12 9 8

Tabel 6.6. Tabel kebenaran IC 7474 D-FF

INPUT OUTPU
T

PRE CLR CLOCK D Q

0 0 X X 0 1

0 1 X X 1 0

1 0 X X 0 1

1 1 0 0 1

1 1 1 1 0

Tabel 6.7. Identifikasi Kaki IC 7476 JK-FF ( VCC = 5; GND = 13)

No. INPUT OUTPUT

PRE CLR CLOCK J K Q

1 2 3 1 4 16 15 14
12
2 7 8 6 9 11 10

13
Tabel 6.8. Tabel kebenaran IC 7476 JK-FF

INPUT OUTPUT

PRE CLR CLOCK J K Q

0 0 X X X 1 0
X
0 1 X X 1 0

1 0 X X X 0 1

1 1 0 0 0 1

1 1 0 1 0 1

1 1 0 0 0 1

1 1 1 1 1 0 (toogle)

1 1 1 0 1 0

1 1 0 0 1 0

1 1 1 1 0 1(toogle)

14
7. DATA HASIL SEBENARNYA

15
8. ANALISA

Pada percoban kali ini membahas tentang rangkaian Flip-flop. Flip-flop merupakan
suatu rangkaian logika dengan dua output. Ouput Q merupakan output Flip-flop normal
sedangkan Q merupakan output Flip-flop inverse.

Pada Tabel 6.2. RS-FF Input Aktif Rendah (NAND GATE) menggunakan IC 7400.
Rangkaian FF ini memiliki input aktif low, dimana output akan menyala apabila diberi
logic 0 . Terlihat pada Tabel jika input S dan R diberi logic 0 akan menghasikan
output TERLARANG, jika Input S diberi logic 0 dan R diberi logic 1 maka
menghasilkan output Q berlogic 1 dan output Q berlogic 0. Dan jika input S dan R
diberi logic 1 akan menghasilkan output MEMORY dimana hasil output akan
mengikuti nilai output sebelumnya.

Pada Tabel 6.4. RS-FF Input Aktif Tinggi (NOR GATE) menggunakan IC 7420.
Rangkain FF ini memilik input aktif high, dimana output akan menyala apabila diberi
logic 1. Terlihat pada Tabel jika input S dan R diberi logic 1 akan menghasikan
output TERLARANG, jika Input S diberi logic 1 dan R diberi logic 0 maka
menghasilkan output Q berlogic 1 dan output Q berlogic 0. Dan jika input S dan R
diberi logic 0 akan menghasilkan output MEMORY dimana hasil output akan
mengikuti nilai output sebelumnya.

16
Pada Tabel 6.6. Tabel kebenaran IC 7474 D-FF jika preset dan clear diberi logic
0 maka input CLOCK dan Input D tidak berpengaruh dan akan menghasilkan output
TERLARANG . Jika preset diberi logic 0 dan dan clear diberi logic 1 maka input
CLOCK dan Input D tidak berpengaruh dan akan menghasilkan output berlogic
kebalikan dari input. Jika preset dan clear diberi logic 1 maka input CLOCK akan
menghasilkan triger naik dan apabila D diberi logic, maka output akan sama dengan
logic D.

Pada Tabel 6.8. Tabel Kebenaran IC 7476 JK-FF jika preset dan clear diberi logic
0 maka input CLOCK dan Input J K tidak berpengaruh dan akan menghasilkan output
TERLARANG. Jika preset diberi logic 0 dan dan clear diberi logic 1 maka input
CLOCK dan Input J K tidak berpengaruh dan akan menghasilkan output berlogic
kebalikan dari input. Jika preset dan clear diberi logic 1 maka maka input CLOCK
akan menghasilkan triger turun dan apabila J K diberi logic 0, maka akan
menghasilkan output MEMORY dimana hasil output akan mengikuti nilai output
sebelumnya, apabila J K diberi logic yang berbeda maka output akan mengikuti input J
dan K. Apabila J K diberi logic 1 maka akan menghasilkan output TOGGLE
dimana hasil output merupakan kebalikan dari nilai output sebelumnya.

17
9. KESIMPULAN

SR FF dengan NOR Gate merupakan Input aktif high, sedangkan SR FF dengan NAND
Gate merupakan input aktif low.
Pada D FF hasil output mengikuti dari input D
Pada JK FF jika kedua input diberi logic 1 maka output akan toggle.
IC D FF 7474 merupakan IC yang menggunakan clock pada transisi naik
IC JK FF 7476 merupakan IC yang menggunakan clock pada transisi turun.
SR FF NAND GATE menggunakan IC 7400
SR FF NOR GATE menggunakan IC 7402
D-FF menggunakan IC 7474
JK-FF mengunakan IC 7476

18
LAMPIRAN

19
DAFTAR PUSTAKA

Nixon, Benny. 2008. Laboratorium Digital 1 (Rangkaian Kombinatorial).Depok. PNJ

20