2. Objetivos
2.1 Objetivo Principal
Aplicar los conocimientos vistos para realizar un
procesador de 16 bits.
2.2 Objetivos Especficos
Desarrollar el procesador agregndole funciones
de shifter.
Utilizar la ALU realizada en clase para este
proyectoextendindoloa16bits.
Realizar y agregar el multiplicador a este
procesador.
.
Flip Flops
El flip-flop D disparado por flanco (2) Cuando J=1 y K=0, al ir la entrada C de 1 a 0 el flip-
flop J-K tomar el estado Q=1 independientemente Del
El flip-flop D resulta muy til cuando se necesita estado en el que se encontraba anteriormente.
almacenar un nico bit de datos (1 o 0).
Si cuando se aplica un impulso de reloj la entrada D est a (3) Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip-
nivel ALTO, el flip-flop se activa (SET) y almacena el flop J-K tomar el estado Q=0 independientemente Del
nivel ALTO de la entrada D durante el flanco positivo del estado en el que se encontraba anteriormente.
impulso del reloj. Si existe un nivel BAJO en la entrada D
cuando se aplica el impulso del reloj, el flip-flop se pone a (4) Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-
cero (RESET) y almacena el nivel BAJO de la entrada D flop J-K tomar un estado opuesto a aqul en el cual se
durante el flanco de bajada del impulso del reloj. En el encontraba anteriormente. Esto quiere decir que si antes de
estado SET, el flip-flop almacena un 1, mientras que en el la transicin en la terminalC de 1 a 0 el flip-flop J-K se
estado RESET almacena un 0. encontraba en el estado Q=1, entonces tomar el
El funcionamiento de un flip-flop D disparado por flanco estado Q=0 despus de la transicin. Asimismo, si se
positivo se resume en la Figura 3.13. El funcionamiento de encontraba en el estado Q=0 antes de la transicin,
un dispositivo activado por flanco negativo es, por entonces tomar el estado Q=1 despus de la transicin.
supuesto, idntico, excepto que el disparo tiene lugar en el
flanco de bajada del impulso del reloj. Recuerde que Q
sigue a D en cada flanco del impulso de reloj. [6]
Multiplexores
Los multiplexores son circuitos combinacionales con varias
entradas y una salida de datos, y estn dotados de entradas
de control capaces de seleccionar una, y slo una, de las
entradas de datos para permitir su transmisin desde la
entrada seleccionada a la salida que es nica.
4. Metodologa
5. Conclusiones
Referencias