UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

FUNDADA EN 1551
(UNIVERSIDAD DEL PER, DECANA DE AMRICA)

ESCUELA ACADEMICA PROFESIONAL: ING. ELCTRONICA E

ELCTRICA

CURSO: DIGITALES 1 (LABORATORIO)

TRABAJO: GUIA 4

PROFESOR: ALARCON MATUTTI

GRUPO: MIERCOLES 4 A 6 PM

INTEGRANTE: CODIGO DE MATRCULA:

Christian Snchez Lunarejo 13190019

 INFORME 4

A) Para el circuito que se muestra:

a) Explicar el funcionamiento del sumador/restador de 4 bits en complemento a DOS. De

un ejemplo.

Suma :

Para poner en suma se debe poner en modo suma (0).Ahora analizaremos en un FA para hallar la
salida (C) es La suma del resultado del A con el resultado del or exclusivo (la cual va ser entre el 0
del modo suma y el B).

+5 0101

+ +6 + 0110
11 1011
 Resta:

Para poner en suma se debe poner en modo resta (1).Ahora analizaremos en un FA para hallar la
salida (C) es La suma del resultado del A con el resultado del or exclusivo (la cual va ser entre el 1
del modo resta y el B).

+6 0110

- (+5) -(0101)
1

Pero tambin se puede expresar en suma la resta de la siguiente manera:

+6 0110

+ (-5) 1101 complemento a 2 + (1011)

10001 pero el 1 de acarreo se elimina quedando 0001
b) Simular para los casos que los nmeros A(A4 A3 A2 A1) y B(B4 B3 B2 B1) sean positivos y
negativos en complemento a DOS, considere los 4 casos.

Sean A y B positivos

+5 0101

+ (+2) + (0010)
7 0111
 Sea A positivo y B negativo

+5 +5 0101

+ (-2) se pondra en modo resta (1) -2 + (0010)

3

Pero tambin se puede expresar en suma la resta de la siguiente manera:

+5 0101

+ (-2) 1010 complemento a 2 + (1110)

10011 pero el 1 de acarreo se elimina quedando 0011
 Sea A negativo y B positivo

-5 -5 1101

+ (+2) Se pondra en modo suma (0) +2 + (0010)

-3

Luego:

-5 1101

+ (+2) 0010 + (0010)

1111 la cual es -3 en complemento a 2
 Sea A negativo y B negativo

-5 -5 1101

+ (-2) Se pondra en modo suma (0) -2 1010

-7

Luego:

-5 1101

+ (-2) 1010 en modo suma no se aplica complemento a 2 + (1010)

10111

En este caso el 1 de acarreo expresa que es negativo

B) Disear un sumador/restador en complemento a uno en base al 74LS283 (Full Adder de 4
bits) ms puertas simples de ser necesarias. Verificar para todos los casos.

Datasheet del CI74LS283

 Simular el equivalente lgico del CI y definirlo como smbolo. Incluir el pin de Vcc y GND con la
misma distribucin de pines del data sheet.
Chip 74LS283:

Mostrar conexionado y simular el diseo usando el smbolo del CI 74LS283. El

conexionado debe ser tal como se hara en un protoboard real.
 Complemento a 1 del CI 74LS283 sumador/restador

Para disear en complemento primero debemos ver como es el complemento 1 con un ejemplo:

+5 0101

+2 en este caso no se aplica el complemento a 1 + 0010

7 0111

+5

-2 en este caso si se aplica el complemento a 1

Como es una resta se podra expresar como suma:

+5 0101

+ (-2 ) 1010 complemento a 1 + 1101

3 10010 ahora el acarreo 1 va ir a sumar

0010

+ 1
0011
Su funcionamiento seria de la siguiente manera:

Segn lo que se desea suma (0) o resta (1), el valor que se le va a sumar con A es el resultado que
da OR exclusivo con el valor de B y el valor escogido (suma o resta) .

Ahora como sabemos en el complemento de 1 si hay un acarreo se le suma al resultado que salga
para eso se utilizado un AND la cual va ser el resultado entre el acarreo de salida con el valor
escogido (suma o resta).

Sean A y B positivos

+5 0101

+ (+2) + (0010)
7 0111
 Sea A positivo y B negativo

+5 +5 0101

+ (-2) se pondra en modo resta (1) -2 + (0010)

3

Pero tambin se puede expresar en suma la resta de la siguiente manera:

+5 0101

+ (-2) 1010 complemento a 1 + (1101)

10010 como hay un acarreo se va a ir a sumar

0010

+ 1
0011
 Sea A negativo y B positivo

-5 -5 1101

+ (+2) Se pondra en modo resta (1) +2 + (0010)

-3

Pero tambin se puede expresar en suma la resta de la siguiente manera:

-5 1101

+ (+2) 0010 complemento a 1 + (1101)

11010 como hay un acarreo se va a ir a sumar

1010

+ 1
1011 es la representacin de -3
 Sea A negativo y B negativo

-5 -5 1101

+ (-2) Se pondra en modo suma (0) -2 + (1010)

-7

Luego:

-5 1101

+ (-2) 1010 en modo suma no se aplica complemento a 1 + (1001)

10110

Como hay acarreo se suma al resultado

0110

+ 1
0111
c) Disear un circuito que convierta un nmero binario natural (0-19) en el correspondiente
nmero en cdigo BCD natural (2 dgitos: unidades y decenas). Usar un bloque Full Adder de 4
bits como base del diseo y puertas simples de ser necesario.

Sol:

Vemos que

10011 que en binario es 19 se le va sumar +6(0110) para que sea igual el bcd

Pero tambin hay que considerar que solo se suma +6 si es mas que 9(1001) el binario
D) Disear una dcada sumadora expandible para nmeros en exceso a tres. Usar 02 F.A. de 4
bits y puertas simples.

Sol :

Antes de disear vamos a ver unos ejemplos para ver como suma en exceso a 3

Ejm :

Ejemplo1 en exceso a 3

5+ 0101 +

4 0100

6 0 1001 +

1101 (-3)

0110

Ejempol2 en exceso a 3

7+ 1000 +

10 1010

14 1 0001 +

0011 (+3)

0100

Vemos que si el acarreo es 1 se le suma (+3) y si el acarreo es 0 se le suma (-3)

Entonces al momento de disear debemos sumar a A 0011 o 1101 dependiendo del acarreo
F) Convertir de BCD (2 -4 -2 -1) conocido como AIKEN a BCD natural. Usar un F.A. de 4 bits

SOL:

Antes de disear vamos a ver unos ejemplos:

0001 BCD AIKEN

+ 0000 (0)
0001 BCD NATURAL

1101 BCD AIKEN

+ 1010 (-6)
1 0111 BCD NATURAL

Entonces vemos que al AIKEN se le suma 0(0000) o -6(1010) para que salga el BCD NATURAL