UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

ESCUELA PROFESIONAL DE INGENIERA ELECTRNICA
SEGUNDA TAREA SISTEMAS DIGITALES

TEMA: SEGUNDA TAREA DE SISTEMAS DIGITALES

ALUMNO: Canales Escalante, Carlos Andrs

CDIGO: 1513220485

CURSO: Sistemas Digitales

DOCENTE: Dr. Utrilla Salazar, Daro

2017
N Binario Comp.2
1 0000 0
2 1001 -7
3 1100 +4
4 1110 -2
5 0010 +2
6 0001 +1
7 1001 -6
8 1101 -3
9 1111 -1
10 0011 +3
 11 0000 0

Los estado generados son: 0, -7, +4, -2, +2, +1, -6, -3, -1, +3, 0, (SE REPITE)
c) El mximo estado generado: +4
d) El mnimo estado generado: -7
PREGUNTA N2:
Dado el circuito de la Figura 2 y el diagrama de tiempos (Figura 3).
Analice su funcionamiento y determine:
a) El diagrama de tiempo Yn, justificando su valor lgico en cada periodo de Clk.
b) El diagrama de tiempo de Qn del Flip Flop D, justificando su valor en cada periodo de
Clk. (Considere estado inicial de Q=0)

Figura 2 Figura 3

SOLUCIN:
a) El diagrama de tiempo Yn, justificando su valor lgico en cada periodo de Clk.
Antes de fijar un funcionamiento, determinamos los diagramas de tiempo generados a
partir de Xn y la seal de reloj (CLK)
En el CLK1 => Xn=HIGH/Q=0/D=0, entonces Yn=HIGH
En el CLK1 => Xn=HIGH/Q=1/D=1, entonces Yn=HIGH
En el CLK1 => Xn=LOW/Q=0/D=0, entonces Yn=LOW
Luego de este CLK, se observa que se repite la secuencia o sea CLK1= CLK4
PREGUNTA N3:
El circuito contador sncrono mostrado, genera estados binarios de nmeros con signo
en complemento a 2; Determine:
a) Ecuaciones Lgicas de J1, K1, J2, K2, J3, K3, J4 y K4
b) Tabla de estados de J1, K1, J2, K2, J3, K3, J4 y K4
c) Tabla de estados de Q1, Q2, Q3, Q4
d) Estados decodificados, generados por el contador sncrono

SOLUCIN:
Para solucionar este problema, procedemos a dar informacin del funcionamiento de
este circuito contador que son los flip flop JK:
Donde primero se aprecia la tabla de estados de un FF-JK y a su derecha la tabla de
activacin
Damos paso a hallar de manera explcita las ecuaciones de J1, K1, J2, K2, J3, K3, J4 y K4.

Para el 1 FF-JK Para el 3 FF-JK

J1 (Q2 )(Q3 Q4 ) J 3 Q 2 Q1
K1 (Q1 +Q4 ) K 3 Q1 Q 4 Q1Q 2

Para el 2 FF-JK Para el 4 FF-JK

J 2 Q1Q3Q 4 Q1 Q3 J 4 Q2 Q1 Q1Q3
K 2 Q1 +Q3 Q 4 K 4 Q2 Q3

b) y c) Tabla de estados de las entradas y salidas de cada flip flop

Q1 Q2 Q3 Q4 J4 K4 J3 K3 J2 K2 J1 K1
0 0 0 0 0 0 1 1 0 1 1 0
0 1 0 1 1 1 1 0 0 1 1 0
1 1 0 1 1 1 1 0 0 1 1 1
0 1 0 0 1 1 1 1 0 0 1 0
1 0 0 1 1 0 1 0 1 1 0 1
1 1 1 0 1 1 0 0 1 0 0 1
 0 1 1 0 1 1 0 1 0 0 0 1
1 0 1 0 1 1 0 0 0 0 0 1
0 0 1 0 1 1 0 1 0 1 0 1
1 0 0 0 0 0 1 0 0 0 0 1
1 1 0 0 1 1 1 0 1 0 1 1
0 1 1 1 0 1 1 1 0 1 0 1
0 0 0 0 0 0 1 1 0 1 1 0

d) Los estados codificados, generados por el contador sncrono

Los estados generados en binario natural son:
0, 5, 13, 4, 9, 14, 6, 10, 2, 8, 12, 7, 0, .. (SE REPITE)
Estados codificados en complemento a 2:
0, 5, -3, 4, -7, -2, 6, -6, 2, -8, -4, 7, 0, .. (SE REPITE)
PREGUNTA N4:
Utilizando ICs. 74393 y circuitera auxiliar, disear, implementar y verificar
funcionamiento de un reloj digital, que muestre las horas, minutos y segundos en
tiempo real (CLK = 1 seg.) de modo que se puede visualizar en display numrico de 7
segmentos; debe considerar seales de INICIO, RESET y programacin.
SOLUCIN:
Implementacin
Antes de empezar la implementacin de los bloques, daremos anlisis al integrado
74393
El circuito integrado 74393 o subfamilia (74LS393, 74F393, 74S393, 74HCT393,..) es un
circuito integrado que nos permite hacer contajes en mdulo 16 (0...15) y su frecuencia
mxima de utilizacin es de 30 MHz.
En su interior dispone de dos contadores asncronos independientes.
La alimentacin de este circuito es la tradicional de la gran mayora de la familia TTL, pin
7 GND y pin 14 +5V.
Lo podemos encontrar en encapsulados SMD o DIP.
Si queremos realizar cuentas en formato decimal u otros mdulos podemos recurrir al
contador 7490 7493 que nos proporciona ms flexibilidad a la hora de trabajar con
ellos.
Las seales de control son:
CLK activa en los flancos de bajada de la seal de reloj.
RST borra los 4 flip-flop internos.
a) Decodificacin
El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito
integrado que convierte el cdigo binario de entrada en formato BCD a niveles lgicos que
permiten activar un display de 7 segmentos de nodo comn en donde la posicin de cada
barra forma el nmero decodificado. Para ello implementamos un 7447 y un display nodo
comn para visualizar el conteo, sern dos display para cada unidad de tiempo (segundos,
minutos y horas).

b) Conteo
Para el conteo de tiempo usaremos contadores dcadas y hexal debido a las unidades
que trabajos y vemos que el mximo que debe llegar es 59, entonces para que el primer
display haga un conteo desde 0 hasta 9 y el segundo del 0 al 5, para ello usaremos una
compuerta AND que mandar un pulso al master-reset y tendr la cuenta justo antes de
llegar a 6.
 NOT

1 3 7 13
CLK Q0 A QA
4 1 12
Q1 B QB
5 2 11
Q2 C QC
2 6 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

c) Configuracin de los minutos y horas

Para que el contador pase de un nmero a otro se necesita un pulso de reloj, en este
proyecto los segunderos se muestran en unos leds, esto significa que cuando los leds
han parpadeado 60 veces, entonces mediante unos arreglos se enva el pulso numero
59 hacia al siguiente contador para que en ese instante este cambie al siguiente nmero,
pero si nosotros por otros medios mandamos un pulso a este contador sin la necesidad
de que los leds hayan parpadeado 60 veces, entonces tambin lograremos de que este
contador pase al siguiente numero; este otro medio al que hacemos referencia son los
pulsadores, los cuales nos servirn para establecer la hora exacta a la que estamos.

U15

13 11
CLK Q0
10
Q1
9
Q2
12 8
MR Q3

d) Diseo del reloj

En la siguiente figura podemos mostrar cmo se implement en PROTEUS para su
simulacin
 RELOJ DIGITAL

1 3 7 13
CLK Q0 A QA
4 1 12
Q1 B QB
5 2 11
Q2 C QC
2 6 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

1 3 7 13
CLK Q0 A QA
4 1 12
Q1 B QB
5 2 11
Q2 C QC
2 6 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

U15

13 11 7 13
CLK Q0 A QA
10 1 12
Q1 B QB
9 2 11
Q2 C QC
12 8 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

13 11 7 13
CLK Q0 A QA
10 1 12
Q1 B QB
9 2 11
Q2 C QC
12 8 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

1 3 7 13
CLK Q0 A QA
4 1 12
Q1 B QB
5 2 11
Q2 C QC
2 6 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG

1 3 7 13
CLK Q0 A QA
4 1 12
Q1 B QB
5 2 11
Q2 C QC
2 6 6 10
MR Q3 D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG
PREGUNTA N5:
Utilizando ICs. Configurables, disear e implementar un circuito que realice lo
siguiente:
C2 C1 ESTADOS
0 0 0, 1, 2, 3,, 7, 8, 9, 8, 7,.3, 2, 1, 0, 1, 2, 3,.7, 8, 9, 8,..
0 1 0, 1, 2, 3,, 7, 8, 9, 0, 1, 2, 3, ., 7, 8, 0, 1, 2, 3, 4, 5 ,6, 7,
1 0 0, 1, 2, 3,, 7, 8, 9, 1, 2, 3,., 7, 8, 9, 2, 3, 4,..7, 8, 9, 3,
1 1 0, 1, 2, 3,, 7, 8, 9, 8, 7,, 3, 2, 1, 2, 3,, 6, 7, 8, 7, 6,.

SOLUCIN:
Para la solucin de este problema usaremos los siguientes circuitos integrados:
74190,7485, compuertas lgicas y circuitera auxiliar.
PARA EL PRIMER CASO CUANDO:
0,1,2,3,,7,8,9,8,7,.,3,2,1,0,1,2,3,

SECUENCIA: 0, 1, 2, ...7, 8, 9, 8, 7, ...,2, 1, 0, 9, 8

15 3
2

D0 Q0
1 2
D1 Q1
4 15 10 6
S

J Q D2 Q2
9 7
D3 Q3
1 13
CLK RCO
14
CLK
16 14 4
K Q E
R

5
D/U
11
PL
3

12
TC

Se usar el integrado 74LS190 que es un contador de 4 bits, dicho contador realiza un

conteo ya sea en UP o DOWN y una vez que llega al 0000 o al 1001, enva un pulso
por el pin 13 (RC0), y dicho pin estar conectado al reloj de un FF-JK , de esta manera al
momento de enviar un pulso por flanco de bajada, el flip flop conectado en (J=1 y K=1),
enviar 0 y 1 lgicos haciendo que el contador cambie su funcin a UP y DOWN.

PARA EL SEGUNDO CASO:

0,1,2,3,,7,8,9,0,1,2,3,.,7,8,0,1,2,3,4,..,7,0,1,2,3,
 SECUENCIA: 0,1,2,3,..,7,8,9,0,1,2,3,.,7,8,0,1,2,3,4,..,7,0,1,2,3,

15 3 10
D0 Q0 A0
1 2 12 15 3
D1 Q1 A1 D0 Q0
10 6 13 1 2
D2 Q2 A2 D1 Q1
9 7 15 10 6
D3 Q3 A3 D2 Q2
13 9 9 7
RCO B0 D3 Q3
14 11 13
CLK B1 RCO
4 14 14
E B2 CLK
5 1 4
D/U B3 E
11 2 7 5
PL A<B QA<B D/U
12 3 6 11
TC A=B QA=B PL
4 5 12
A>B QA>B TC

En este circuito se va a usar dos contadores uno en Up y el otro en Down, tambin se va

a hacer uso de un comparador (74LS85). El CI 7485 es un comparador de 4 bits en este
caso va a comparar las 4 salidas del 1er contador Down con las otras 4 salidas del 2do
contador Up, cuando se da que los 2 son iguales entonces va a mandar un pulso al load
del 2do contador y este va a cargar los datos del 1er contador Down, ya que como A>B
siempre se va a cumplir entonces siempre esa salida va a estar en 1 y cuando cambie
a A=B va mandar un pulso al 1er contador y este va a disminuir en 1 y as sucesivamente
hasta obtener nuestra secuencia deseada.
PARA EL TERCER CASO CUANDO:
0, 1, 2, 3,, 7, 8, 9, 0, 1, 2, 3, ., 7, 8,9, 0, 1, 2, 3, 4, 5 ,6, 7,8,9,

SECUENCIA: 0, 1, 2, 3,.., 7, 8, 9, 0, 1, 2, 3, ., 7, 8,9, 0, 1, 2, 3, 4, 5 ,6, 7,8,9,

15 3 15 3
D0 Q0 D0 Q0
1 2 1 2
D1 Q1 D1 Q1
10 6 10 6
D2 Q2 D2 Q2
9 7 9 7
D3 Q3 D3 Q3
13 13
RCO RCO
14 14
CLK CLK
4 4
E E
5 5
D/U D/U
11 11
PL PL
12 12
TC TC

En este circuito usamos dos contadores (74LS190) en el cual el 2do contador va a contar
de 0 a 9, despus que llegue a 9 la pata 12(TC) de dicho contador se conecta a la entrada
del CLOCK del 1er contador que al estar en modo Up va a contar y a su misma vez
mediante compuertas OR y NOT hacemos un circuito tal que cuando llegue a 9 mande
un pulso a la pata 11 (LOAD), en este caso el 2do contador se va a comportar como
registro y va a salir lo que est en la entrada o s

PREGUNTA N6:
Utilizando ICs. Configurables, disear e implementar un circuito que realice lo siguiente:
C2 C1 ESTADOS
0 0 0, 1, 2, 3, , 13, 14, 15, 14, 13, , 3, 2, 1, 0, 1, 2, 3,
0 1 0, 1, 2, 3,, 13, 14, 15, 0, 1, 2, 3, 12, 13, 14, 0, 1, 2, 3,.
1 0 0, 1, 2, 3,.., 13, 14, 15, 1, 2, 3,, 13, 14, 15, 2, 3, 4,.
1 1 0, 1, 2, 3,.., 13, 14, 15, 14, 13,..3, 2, 1, 2, 3,.., 13, 14, 13,..

SOLUCIN:
PARA EL 1ER CASO
Cuando: 0, 1, 2, 14, 15, 14, 13, 2, 1, 0, 1, 2, 3, 4, 14, 15, 14,
Implementacin:

SECUENCIA: 0, 1, 2,.. 14, 15, 14, 13,.. 2, 1, 0, 1, 2, 3, 4,.. 14, 15, 14,

15 3
D0 Q0
1 2
D1 Q1
10 6
2

D2 Q2
9 7
D3 Q3
4 15 13
S

J Q RCO
14
CLK
1 4
CLK E
5
D/U
16 14 11
K Q PL
R

12
TC
3

En este caso usamos un contador, el 74LS191 el cual nos permite contar del 0 al 15 y una
vez que llega al mximo o mnimo valor da un pulso por la pata 13 (RC0), el cual la vamos
a aprovechar para mandarla a la seal de un FF-JK que est en estado de memoria (J=1
y K=1), el cual va hacer que el contador que estaba en Up al inicio cambie a Down y as
sucesivamente.
PARA EL 2DO CASO
Cuando: 0, 1, 2, 14, 15, 1, 2, 14, 15, 2, 3, 4, 14, 15, 3, 4,
Implementacin:
 SECUENCIA: 0, 1, 2,.. 14, 15, 1, 2,.. 14, 15, 2, 3, 4,.. 14, 15, 3, 4,

15 3
D0 Q0
1 2
D1 Q1
15 3 10 6
D0 Q0 D2 Q2
1 2 9 7
D1 Q1 D3 Q3
10 6 13
D2 Q2 RCO
9 7 14
D3 Q3 CLK
13 4
RCO E
14 5
CLK D/U
4 11
E PL
5 12
D/U TC
11
PL
12
TC

En este circuito usamos dos contadores (74LS191) en el cual el 2do contador va a contar de 0 a
15, despus que llegue a 15 la pata 12(TC) de dicho contador se conecta a la entrada del clock
del 1er contador que al estar en modo Up va a contar y a su misma vez mediante compuertas
OR y NOT hacemos un circuito tal que cuando llegue a 15 mande un pulso a la pata 11 (LOAD),
en este caso el 2do contador se va a comportar como registro y va a salir lo que est en la entrada
o sea lo que te genere el 1er contador.
PARA EL 3ER CASO
Cuando: 0, 1, 2, 14, 15, 0, 1, 2, 13, 14, 0, 1, 2, 12, 13, 0, 1, 2,
Implementacin:
En este circuito se va a usar dos contadores uno en Up y el otro en Down, tambin se va a hacer
uso de un comparador (74LS85). El CI 7485 es un comparador de 4 bits en este caso va a
comparar las 4 salidas del 1er contador Down con las otras 4 salidas del 2do contador Up, cuando
se da que los 2 son iguales entonces va a mandar un pulso al load del 2do contador y este va a
cargar los datos del 1er contador Down, ya que como A>B siempre se va a cumplir entonces
siempre esa salida va a estar en 1 y cuando cambie a A=B va mandar un pulso al 1er contador
y este va a disminuir en 1 y as sucesivamente hasta obtener nuestra secuencia deseada.

U2
15 3 10 15 3
D0 Q0 A0 D0 Q0
1 2 12 1 2
D1 Q1 A1 D1 Q1
10 6 13 10 6
D2 Q2 A2 D2 Q2
9 7 15 9 7
D3 Q3 A3 D3 Q3
13 9 13
RCO B0 RCO
14 11 14
CLK B1 CLK
4 14 4
E B2 E
5 1 5
D/U B3 D/U
11 2 7 11
PL A<B QA<B PL
12 3 6 12
TC A=B QA=B TC
4 5
A>B QA>B
7485
PREGUNTA N7:
Utilizando el concepto de mquinas de estados, desarrollar el anlisis, mapa de
estados y diagrama de Flujo para los siguientes Flips Flops.
a) FF-JK (2 Pto)
b) FF-RS (1 Pto)
c) FF-D (1 Pto)
d) FF-T (1 Pto)
SOLUCIN:
a) FF-JK
MAPA DE ESTADOS J K QN QN+1
0 0 0 0
J K QN
0 0 1 1
0 0 QN
0 1 0 0
0 1 0
0 1 1 0
1 0 1
1 0 0 1
1 1 ~QN
1 0 1 1
1 1 0 1
1 1 1 0
Diagrama de flujo: utilizando la tabla de estados se puede hacer el diagrama:
Entradas: JK= (00, 01, 10, 11)
Estado: QN=(0,1) / X: IRRELEVANTE

X X

0/0 1/1

b) FF-RS
R S QN R S QN QN+1
0 0 QN 0 0 0 0
0 1 1 0 0 1 1
1 0 0 0 1 0 1
1 1 ~QN 0 1 1 1
1 0 0 0
1 0 1 0
Diagrama de flujo
1 1 0 X
10 1 1 1 X
X X

0/0 1/1
01
c) Para FF-D
Mapa de estados
D QN QN+1
0 0 0
0 1 0
1 0 1
1 1 1

Diagrama de flujo

1
0 1

0/0 1/1

0
c) Para FF-D
Mapa de estados
T QN QN+1
0 0 0
0 1 1
1 0 1
1 1 0
Diagrama de flujo
0 1

0/0 1/1

PREGUNTA N8:
Disee la unidad de control de una mquina de dulces operada por monedas. El dulce
cuesta 20 centavos y la maquina acepta monedas de 5 y 10 centavos. Hay que devolver
cambio si se depositan ms de 20 centavos. No se pueden depositar ms de 25
centavos en una sola compra, por tanto, al mximo cambio es una moneda de 5
centavos. Desarrollar:
a) Anlisis del problema
b) Mapa de estados
c) Circuito Diseado
d) Diagrama de Flujo
e) Implementacin del Sistema

SOLUCIN:
Ahora, aprovecharemos estos pulsos para usarlos en flip-flops, especficamente los FF
tipo D los cuales estarn en su modo contador, de tal manera que al recibir monedas,
estas vayan incrementando la cantidad de monedas que ingresan, con tal fin y con el
objetivo de simplificar los valores, asignamos a cada cantidad de monedas un nmero
en binario tal que as:

Cantidad de monedas de 5 centavos: A2A1A0

0 monedas de 5: 000
1 moneda de 5: 001
2 monedas de 5: 010
3 monedas de 5: 011
4 monedas de 5: 100
5 monedas de 5: 101
Cantidad de monedas de 10 centavos: B1B0
0 monedas de 10: 00
1 moneda de 10: 01
2 monedas de 10: 10
En los valores asignados a cada moneda, se les tomo un lmite (5 monedas en los de 5
centavos y 2 monedas en los de 10 centavos). La razn de esto es porque nos dice la
cantidad mxima de dinero que se puede ingresar y esta es 25 centavos, para evitar que
puedan seguir ingresando ms cantidad de monedas, se dispondr de un accionamiento
mecnico el cual bloquee las entradas a cualquiera de las monedas para que no supere
los 25 centavos y al mismo tiempo, deshabilite las entradas A y B para que no siga
aumentando los dgitos al llegar al lmite.
 Figura 1: circuito con la entrada A (usado para el clock) y salida A2A1A0

Figura 2: circuito con la entrada B (usada para el clock) y salida B1B0 (monedas de 10
centavos)
Estas entradas (B2B1B0 y A1A0) estarn reunidas en un conjunto de 5 bits para poder
crear un arreglo de circuitos secuenciales, tal que pueda darnos una salida C
(accionamiento para expulsar el caramelo), V (accionamiento para expulsar el vuelto, en
este caso es nicamente de 1 moneda de 5 centavos), B5 (Bloquear en ingreso de ms
monedas de 5 centavos) y B10 (Bloquear en ingreso de monedas de 10 centavos),
entonces planteamos el mapa de estados:
A B SALIDAS
A2 A1 A0 B1 B0 C V B5 B10
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0
0 0 0 1 0 1 0 0 1
0 0 0 1 1 X X X X
0 0 1 0 0 0 0 0 0
 0 0 1 0 1 0 0 0 0
0 0 1 1 0 1 1 1 1
0 0 1 1 1 X X X X
0 1 0 0 0 0 0 0 0
0 1 0 0 1 1 0 0 1
0 1 0 1 0 X X X X
0 1 0 1 1 X X X X
0 1 1 0 0 0 0 0 0
0 1 1 0 1 1 1 1 1
0 1 1 1 0 X X X X
0 1 1 1 1 X X X X
1 0 0 0 0 1 0 0 1
1 0 0 0 1 X X X X
1 0 0 1 0 X X X X
1 0 0 1 1 X X X X
1 0 1 0 0 1 1 1 1
No superamos el B2B1B0 A1A0 = 10100 ya que todos los dems son casos irrelevantes
(superan la cantidad de 25 centavos)
Del mapa de estado obtenemos:
C = A2 + B1 + A1.B0
V = A0. (A2 + A1.B0 + B1)
B5 = C, B10 = V

Figura 3: Circuito secuencial para generacin de salidas

 Figura 4: circuito completo de la unidad de control
PREGUNTA N9:
Disear e implementar el circuito digital que permita realizar las funciones de escritura
y lectura en un banco de memorias de 7KB, implementado con IC 2114 (1K x 4 bits).
Desarrollar:

a) Anlisis del problema

b) Mapa de estados
c) Circuito Diseado
d) Diagrama de Flujo
e) Implementacin del Sistema

SOLUCIN:
a) Se necesitar analizar la memoria de la cual disponemos para disear la que nos
solicitan, en otras palabras adecuar la organizacin de ambas memorias que coincidan.

Usaremos la memoria SRAM IC2114, la cual es una memoria de 10 entradas en el bus

de direcciones y 4 en el bus de datos. Para formar la memoria de 7KB, debemos
considerar la organizacin de los datos de la memoria a formar, en este caso 7KB usa las
unidades del BYTE, equivalente a 8bits.Para ello crearemos memorias de 1KB a partir de
IC2114, de la siguiente manera:

Se formarn bloques de memorias de 1KB y estas se enlazarn el nmero de 7

memorias de 1KB

PREGUNTA N10:
Disear e implementar un circuito para transferir datos desde una EPROM 2764 (8KB)
hacia una memoria SRAM 6264(8KB)

a) Anlisis del problema

b) Mapa de estados
c) Circuito Diseado
d) Diagrama de Flujo
e) Implementacin del Sistema
SOLUCIN:
MEMORIA A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCIN
EPROM
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h
INICIAL
EPROM
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh
FINAL
RAM
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h
INICIAL
RAM
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh
FINAL
PREGUNTA N12:
Utilizando IC contadores disear un circuito para determinar la secuencia.
Siguiente:
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0

1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1

2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2

8, 9, 8

SOLUCIN:
El circuito funciona de la siguiente manera, cuando el primer CI 74193 llegue a 15 (1111)
nos va a mandar una seal por medio de la compuerta nand de 4 entradas que estn
conectadas a su salida del contador y esta a su vez a la compuerta or esta seal se
invierte y llega un pulso al flip flop JK y como el J y el K estn conectados a 1 lgico van
a cambiar sus salidas del flip flop y esto va a ser que se vuelva el contador a down gracias
a las compuertas and ; y para que el contador no comience siempre de cero y vaya
aumentando progresivamente del nmero que comienza se us el segundo CI 74193
que cada vez que el primer contador llegue a 15 (1111) le van a mandar una seal de
clock y va a contar y las salidas de los 2 contadores se van a comparar y cuando sean
iguales se manda un pulso de clock al flip flop y este va a ser que el primer contador
cuente a partir del nmero que aparece en el segundo contador y termine en ese mismo
nmero.

IC74193
 U8 U9
R2 15
D0 Q0
3 10
A0
10k 1 2 12
D1 Q1 A1
10 6 13
D2 Q2 A2
9 7 15
D3 Q3 A3
13 9
RCO B0
14 11
CLK B1
4 14
E B2
5 1
D/U B3
11 2 7
PL A<B QA<B
12 3 6
TC A=B QA=B
4 5
A>B QA>B
74LS190
74LS85

U7 U10
15 3 7 13
U5:B D0 Q0 A QA
1 2 1 12

7
D1 Q1 B QB
10 6 2 11
U11:A D2 Q2 C QC
9 11 9 7 6 10

S
J Q D3 Q3 D QD
2 U7(CLK) 13 4 9
RCO BI/RBO QE
1 6 14 5 15
CLK CLK RBI QF
3 4 3 14
E LT QG
12 10 5
K Q D/U U13:B74LS47
R

74LS02 11
PL
12 4
TC
8

74LS76 6
74LS190 5
U13:C
74LS08 9
U11:B 8
5 10
4
6 74LS08

74LS02

PREGUNTA N17:
La cerradura de un sistema de seguridad que controla la apertura de una puerta
se activa mediante un teclado de cuatro cifras: 0, 1, 2, 3. La puerta se abrir
nicamente cuando se pulse la secuencia 3, 0, 1, 2 en el teclado. Para cualquier
otra secuencia la puerta permanecer cerrada y aparecer un mensaje de error
en la pantalla asociada al teclado. Se cumplirn las siguientes condiciones:
Cuando se active la secuencia correcta deber activar una salida que
apertura la puerta.
Si la entrada no corresponde a la secuencia indicada, la puerta
permanecer cerrada y aparecer un mensaje de error en pantalla (el
mensaje de error aparecer siempre que se detecte una entrada
incorrecta, sin esperar la pulsacin de las cuatro teclas).
a) Determinar el mapa de estados detallado y simplificado del sistema
b) Graficar el Diagrama de Flujo.
c) Disear el circuito usando Flip Flops D.

SOLUCIN:

a) Determinar el mapa de estados detallado y simplificado del sistema

Estados Entrada Salida

0 1 2 3
q1 q1 q1 q2
q1 q1 q1 q2
q3 q1 q1 q1
 q1 q4 q1 q1
q1 q1 q5 q1
q1 q1 q1 q2

significado
0 0 0 :
0 0 1 :
0 1 0 :
0 1 1 :
1 0 0 :
1 0 1 :
1 1 0
1 1 1

b) Graficar el Diagrama de Flujo.

Diagrama de flujo

PREGUNTA N19:
Disear un circuito de prueba de memoria 6116 (2KB), de modo que escriba en todas
las direcciones el dato 00000000, luego realice la lectura, para que enseguida se
compare los datos escritos y leidos; si son iguales totalmente, debe repetir el proceso
con el dato 11111111, en caso de ser iguales se debe encender una lmpara verde
(memoria OK) si son diferentes se debe encender una lmpara roja (memoria
averiada)
PREGUNTA N20:
Desarrollar una aplicacin de un sistema digital de aplicacin prctica utilizando
memorias semiconductoras
CONVERTIDOR DE BINARIO A DECIMAL
Para la lectura o escritura del a memoria la podremos elegir a travs de swith, los bits de
direcciones de A7 a A10 sern conectados a tierra pues solo usaremos 7 bits, y los dems
no los podemos dejar al aire pues produciran errores.
Cabe resaltar que para la grabacin de la memoria hemos tenido que colocar en pin de
activacin y de desactivacin de la memoria a la salida de la conexin de cuatro
compuertas negadas. Estas cuatro compuertas negadas tienen como entrada el clock, la
funcin de esto inversores es de provocar un retraso de la seal en el controlador de
memoria para poder realizar la grabacin de esta
Componentes
Sram 6116
Compuerta not 7404
R 1k
1 switch

6. CIRCUITO FINAL
El siguiente grfico se muestra el circuito general del termmetro, una vez integrada
todas las partes de nuestro termmetro digital procederemos a ponerlo en
funcionamiento