(, , , , ) = + + + + ( + + )
SOLUCIN:
(, , , , ) = +
*Implementamos el circuito:
0 0 0 0 0 0 1
1 0 0 0 0 1 1
2 0 0 0 1 0 1
3 0 0 0 1 1 1
4 0 0 1 0 0 0
5 0 0 1 0 1 0
6 0 0 1 1 0 0
7 0 0 1 1 1 0
8 0 1 0 0 0 1
9 0 1 0 0 1 1
10 0 1 0 1 0 1
11 0 1 0 1 1 1
12 0 1 1 0 0 0
13 0 1 1 0 1 0
14 0 1 1 1 0 0
15 0 1 1 1 1 0
16 1 0 0 0 0 0
17 1 0 0 0 1 0
18 1 0 0 1 0 1
19 1 0 0 1 1 0
20 1 0 1 0 0 0
21 1 0 1 0 1 0
22 1 0 1 1 0 1
23 1 0 1 1 1 0
24 1 1 0 0 0 0
25 1 1 0 0 1 0
26 1 1 0 1 0 1
27 1 1 0 1 1 0
28 1 1 1 0 0 0
29 1 1 1 0 1 0
30 1 1 1 1 0 1
31 1 1 1 1 1 0
9.-Disear e implementar en el laboratorio un circuito combinacional con cuatro lneas de entrada que
representen un dgito decimal en BCD y cuatro lneas de salida que generen el complemento de 9 del
dgito de entrada. Visualice la salida de un display de 7 segmentos.
SOLUCIN:
*Como en el problema solo me interesan los trminos con un dgito lo dems se considera como
funcin no importa
Complemento a 9 Complemento a 9
Decimal BCD (10-1)-N (10-1)-N
(Decimal) (Binario)
0 0000 9 1001
1 0001 8 1000
2 0010 7 0111
3 0011 6 0110
4 0100 5 0101
5 0101 4 0100
6 0110 3 0011
7 0111 2 0010
8 1000 1 0001
9 1001 0 0000
(Decimal) (Binario)
A B C D A1 B1 C1 D1
0 0 0 0 9 1 0 0 1
0 0 0 1 8 1 0 0 0
0 0 1 0 7 0 1 1 1
0 0 1 1 6 0 1 1 0
0 1 0 0 5 0 1 0 1
0 1 0 1 4 0 1 0 0
0 1 1 0 3 0 0 1 1
0 1 1 1 2 0 0 1 0
1 0 0 0 1 0 0 0 1
1 0 0 1 0 0 0 0 0
1 =
Funcin B1:
1 = +
1 =
Funcin C1:
1 =
Funcin D1:
1 =
Teniendo en cuenta los leds del display de 7 segmentos llenamos la siguiente tabla:
9 1 0 0 1 1 1 1 0 0 1 1
8 1 0 0 0 1 1 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
6 0 1 1 0 1 0 1 1 1 1 1
5 0 1 0 1 1 0 1 1 0 1 1
4 0 1 0 0 0 1 1 0 0 1 1
3 0 0 1 1 1 1 1 1 0 0 1
2 0 0 1 0 1 1 0 1 1 0 1
1 0 0 0 1 0 1 1 0 0 0 0
0 0 0 0 0 1 1 1 1 1 1 0
Vemos que tenemos imput de 4 y un output de 7 . Entonces usamos el mtodo de mapas de
Karnaught para tener las salidas en funcin de las entradas.
Funcin a:
= 1 + 1 1 + 1 1 + 1
= 1 + (1 1 ) + 1
Funcin b:
= 1 + 1 1 + 1 1
= 1 + (1 1 )
Funcin c:
= + 1 +
Funcin d:
= 1 1 + 1 1 + 1 1 1 + 1 1
= 1 (1 + 1 ) + 1 1 1 + 1 1
Funcin e:
= 1 1 + 1 1
= (1 + 1 )1
Funcin f:
= 1 + 1 1 + 1 1 + 1 1
= 1 + 1 (1 + 1 ) + 1 1
Funcin g:
= 1 + 1 1 + 1 1 + 1 1
= 1 + (1 1 ) + 1 1
Ahora unimos las dos partes del circuito y tenemos lo que nos piden:
(Decimal) (Binario)
0 0000 9 1001
1 0001 8 1000
2 0010 7 0111
3 0011 6 0110
4 0100 5 0101
5 0101 4 0100
6 0110 3 0011
7 0111 2 0010
8 1000 1 0001
9 1001 0 0000
4. Disee e implemente en el laboratorio los siguientes circuitos que sern controlados mediante
la siguiente tabla de funcin:
S1 S0 Funcin de salida
0 0 Complementador a 2 de un nmero binario de 4 bits.
0 1 Detector de paridad impar de un nmero binario de 4 bits.
1 0 Conversor de cdigo Gray a Binario de 4 bits.
1 1 Conversor de cdigo de Binario a Gray de 4 bits.
SOLUCIN:
BINARIO COMPLEMENTO A 2
A B C D C3 C2 C1 C0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1
2 0 0 1 0 1 1 1 0
3 0 0 1 1 1 1 0 1
4 0 1 0 0 1 1 0 0
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 0
7 0 1 1 1 1 0 0 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 0 1 1 1
10 1 0 1 0 0 1 1 0
11 1 0 1 1 0 1 0 1
12 1 1 0 0 0 1 0 0
13 1 1 0 1 0 0 1 1
14 1 1 1 0 0 0 1 0
15 1 1 1 1 0 0 0 1
Por el mtodo de mapas de Karnaugh ,obtenemos las salidas en funcin de las entradas.
Entonces al aplicarlo ,obtenemos lo siguiente:
3 = ( + + )
2 = ( + )
1 =
0 =
Simulacin en Proteus del complemento a 2
A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 0
Por Karnaugh:
= () ()
Simucin del detector de paridad
GRAY BINARIO
A B C D C3 C2 C1 C0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 1 0 0 1 0
3 0 0 1 0 0 0 1 1
4 0 1 1 0 0 1 0 0
5 0 1 1 1 0 1 0 1
6 0 1 0 1 0 1 1 0
7 0 1 0 0 0 1 1 1
8 1 1 0 0 1 0 0 0
9 1 1 0 1 1 0 0 1
10 1 1 1 1 1 0 1 0
11 1 1 1 0 1 0 1 1
12 1 0 1 0 1 1 0 0
13 1 0 1 1 1 1 0 1
14 1 0 0 1 1 1 1 0
15 1 0 0 0 1 1 1 1
BINARIO GRAY
A B C D C3 C2 C1 C0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 0 1 0
4 0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 0 1
7 0 1 1 1 0 1 0 0
8 1 0 0 0 1 1 0 0
9 1 0 0 1 1 1 0 1
10 1 0 1 0 1 1 1 1
11 1 0 1 1 1 1 1 0
12 1 1 0 0 1 0 1 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 0 1
15 1 1 1 1 1 0 0 0
C3 = A C2 = AB C1 = BC C0 = CD
Simulacin en Proteus
OJO: Como vamos a usar el 74LS125 (Bus Buffer Negative Enable Tri-State) que nos ayuda a
elegir la funcin de salida. El diseo de nuestro control sera como se muestra a continuacin:
S1 S0 Z3 Z2 Z1 Z0
0 0 0 1 1 1 0
1 0 1 1 1 0 1
2 1 0 1 0 1 1
3 1 1 0 1 1 1
Circuito en Proteus