UNIVERSIDADE FEDERAL DE SANTA MARIA

CENTRO DE TECNOLOGIA
PROGRAMA DE PS-GRADUAO EM ENGENHARIA ELTRICA

PROJETO E DESENVOLVIMENTO DE FONTES

AUXILIARES PARA TRANSFORMADORES DE
ESTADO SLIDO

DISSERTAO DE MESTRADO

Leandro Becker Kehler

Santa Maria, RS, Brasil

2015
PPGE/UFSM KEHLER, Leandro Becker Mestre 2015
 PROJETO E DESENVOLVIMENTO DE FONTES
AUXILIARES PARA TRANSFORMADORES DE ESTADO
SLIDO

Leandro Becker Kehler

Dissertao de Mestrado apresentada ao Programa de Ps-Graduao em

Engenharia Eltrica, na rea de Concentrao em
Processamento de Energia, da Universidade Federal de Santa Maria
(UFSM, RS), como requisito parcial para a obteno do grau de
Mestre em Engenharia Eltrica

Orientador: Prof. Dr. Tiago Bandeira Marchesan

Santa Maria, RS, Brasil

2015
 Kehler, Leandro Becker
Projeto e Desenvolvimento de Fontes Auxiliares para Transforladores
de Estado Slido/ Leandro Becker Kehler 2015.

Orientador: Tiago Bandeira Marchesan, Dr. Eng.

Dissertao (mestrado) Universidade Federal de Santa Maria, Centro
de Tecnologia, Programa de Ps-Graduao em Engenharia Eltrica, RS,
2015.
191 p : il. ; 21 x 29,7 cm.

1. Fonte Auxiliar de Alimentao 2. Conversor Duble-ended Flyback

de Quatro Nveis 3. Conversor Half-Bridge LLC Ressonante 4.
Transforlador de Estado Slido I. Marchesan, Tiago Bandeira II. Ttulo.

Ficha catalogrfica elaborada atravs do Programa de Gerao Automtica da

Biblioteca Central da Universidade Federal de Santa Maria com os dados fornecidos pelo autor.

2015
Todos os direitos autorais reservados a Leandro Becker Kehler. A reproduo de partes ou do
todo deste trabalho s poder ser feita mediante a citao da fonte.
Endereo: Rua Otvio Alves de Oliveira, n 151, Ap. 102, bloco A, Bairro Nossa Senhora de
Lourdes, Santa Maria, RS. CEP 97050-550
Fone (0xx)55 81233997; E-mail: leandrokehler@gmail.com
 Universidade Federal de Santa Maria
Centro de Tecnologia
Programa de Ps-Graduao em Engenharia Eltrica

A Comisso Examinadora, abaixo assinada, aprova a Dissertao de

Mestrado

PROJETO E DESENVOLVIMENTO DE FONTES AUXILIARES PARA

TRANSFORMADORES DE ESTADO SLIDO

elaborada por
Leandro Becker Kehler

como requisito parcial para obteno do grau de

Mestre em Engenharia Eltrica

COMISSO EXAMINADORA:

________________________________________________________
Tiago Bandeira Marchesan, Dr. Eng (UFSM/PPGEE)
(Presidente/Orientador)

________________________________________________________
Cassiano Rech, Dr. Eng (UFSM/PPGEE)
(Coorientador)

________________________________________________________
Kefas Damazio Coelho, Dr. Eng (ABB)

________________________________________________________
Jos Renes Pinheiro, Dr Eng. (UFSM/PPGEE)

Santa Maria, 31 de agosto de 2015

 memria de meu pai,
Renato Kehler,
por me passar os valores de vida
principalmente por ser exemplo de dignidade, luta e fora de vontade.
 minha me, Rosinha Becker Kehler
pela educao, incentivo e suporte durante toda minha vida
minha irm, Larissa Becker Kehler
pelo companheirismo
e ao meu amor, Ester Vacaro
pela compreenso, carinho e amor.
 AGRADECIMENTOS

Ao professor Tiago Bandeira Marchesan, pela confiana dedicada, pelos conhecimentos

transmitidos e pela oportunidade de crescimento pessoal e profissional que me proporcionou
durante estes anos.
Aos professores do Programa de Ps-Graduao em Engenharia Eltrica (PPGEE) da
Universidade Federal de Santa Maria (UFSM), pela grande contribuio na minha formao
profissional.
Ao grupo de trabalho do projeto de Transformadores de Estado Slido (P&D ANEEL),
em especial aos professores, Tiago Bandeira Marchesan, Cassiano Rech e Jos Renes Pinheiro,
pelas trocas de conhecimento e sugestes prestadas.
Agradeo aos colegas e professores do Grupo de Pesquisa GEDRE pelo ambiente de
trabalho e pelas contribuies compartilhadas. Principalmente aos alunos de iniciao cientfica
Alexandre Cardoso e Antnio Kaminski Jnior, pela participao efetiva no desenvolvimento
deste trabalho. A todos, meu muito obrigado.
Aos funcionrios do Ncleo de Pesquisa e Desenvolvimento em Engenharia Eltrica
(NUPEDEE) pelo suporte tcnico para a realizao deste trabalho.
Meus agradecimentos banca examinadora, pelas suas consideraes na melhoria deste
trabalho. Universidade Federal de Santa Maria, na qual constru toda a minha formao
acadmica. Coordenao de Aperfeioamento de Pessoal de Nvel Superior (CAPES) e a
Companhia Estadual de Energia Eltrica do Rio Grande do Sul (CEEE-D) pelo suporte
financeiro.
A autenticidade a maior
diferena entre os que so
e os que tentam ser!
Angelo Franco
 RESUMO

Dissertao de Mestrado
Programa de Ps-Graduao em Engenharia Eltrica
Universidade Federal de Santa Maria, RS, Brasil

PROJETO E DESENVOLVIMENTO DE FONTES AUXILIARES

PARA TRANSFORMADORES DE ESTADO SLIDO

AUTOR: LEANDRO BECKER KEHLER

ORIENTADOR: TIAGO BANDEIRA MARCHESAN, DR. ENG.
Local da Defesa e Data: Santa Maria - RS, 31 de agosto de 2015

Este trabalho de mestrado apresenta o desenvolvimento de fontes auxiliares para alimentar

sensores, circuitos de comando, instrumentao e o controle de um Transformador de Estado
Slido (SST) de trs estgios. Estes dispositivos necessitam de alimentao isolada com tenses
de 15V e 5V e por questes de confiabilidade e modularidade, prope-se a utilizao de fontes
auxiliares distribudas. Assim, emprega-se uma fonte auxiliar para alimentar o lado de mdia
tenso (MT) e outra para alimentar o lado de baixa tenso (BT). Com essa proposta, as fontes
auxiliares no necessitam ter a mesma isolao galvnica do SST, 25kV. Entretanto, uma das
fontes locais deve operar em nveis de tenso elevados e, por consequncia, apresentar baixo
ganho esttico. No lado de BT, as principais topologias normalmente utilizadas como fonte
auxiliar so discutidas. No entanto, devido aos altos nveis de tenso envolvidos, estas
topologias no podem ser aplicadas ao conversor que opera em MT. Um estudo sobre
topologias aplicadas a mdia tenso e que possibilitam alcanar um baixo ganho esttico
realizado, sendo que duas topologias se mostram interessantes para esta aplicao. Uma
consiste na utilizao de um conversor de capacitores flutuantes conectado em cascata com um
conversor Double-Ended Flyback. O conversor de capacitores flutuantes rebaixa a tenso do
barramento CC, de forma controlada, para baixa tenso. Assim o Double-Ended Flyback opera
em BT e fornece as sadas isoladas para alimentar os circuitos de comando do SST. A outra
topologia trata-se de um conversor NPC de quatro nveis unidirecional operando como
conversor Double-Ended Flyback. Para este caso, tambm foi proposta uma estratgia de
modulao que permite o conversor alcanar o baixo ganho esttico. Essas topologias foram
avaliadas, apresentando melhor resultado a esta aplicao o conversor Double-ended Flyback
de quatro nveis, conforme ser demonstrado neste trabalho. Esse conversor foi implementado
e os resultados experimentais comprovam o seu funcionamento. Para a fonte do lado de BT
utilizou-se um conversor Half-Bridge LLC ressonante que opera em ZVS e realiza a regulao
da tenso de sada pela variao da frequncia de operao. Os resultados experimentais deste
conversor tambm so apresentados.

Palavras-chave: Fonte auxiliar de alimentao. Conversor Double-Ended Flyback de quatro

nveis. Conversor Half-bridge LLC ressonante. Transformador de Estado Slido.
 ABSTRACT

Master Thesis
Post-Graduation Program in Electrical Engineering
Federal University of Santa Maria, RS, Brazil

DESIGN AND DEVELOPMENT OF AUXILIARY POWER SUPPLY

FOR SOLID STATE TRANSFORMERS

AUTOR: LEANDRO BECKER KEHLER

ADVISOR: TIAGO BANDEIRA MARCHESAN, DR. ENG.
Place and Date: Santa Maria - RS, August 31th, 2015

This master thesis presents the development of an auxiliary power supply to provide energy to
sensors, gate drivers, instrumentation circuits and control of a three-stage Solid State
Transformer (SST). These devices require an insulated power supply of 15V and 5V. For
reason of reliability and modularity, a distributed auxiliary source is proposed. Thus, it is
necessary a power supply to provide energy to the low voltage (LV) side and another to the
medium voltage (MV) side. With this proposal, the auxiliary power supply does not need to
have the same galvanic insulation of the SST, 25kV. However, a local power supply must
operate at high voltage levels and, consequently, contain a high step-down voltage gain.
Relative to LV side, the most generally used topologies as an auxiliary power supply are
discussed. However, these topologies cannot be used at the MV converters, due to the high
voltage stress levels involved. A study of topologies used on medium and high voltage and
which enable to reach a high step-down voltage gain is realized, and two interesting topologies
for this application were found. One of them uses a Flying capacitor converter connected in
cascade with a Double-Ended Flyback converter. The Flying capacitor converter lowers the DC
bus voltage in a controlled manner to low voltage levels. So the Double-ended Flyback
converter operates in LV and provides the insulated outputs to command circuits of SST. The
other topology is a unidirectional four-level NPC converter operating as Double-ended Flyback
converter. For this case, a modulation strategy that allows the converter to reach a high step-
down voltage gain was also proposed. These topologies were evaluated and the one which
showed the best result was the four-level Double-ended Flyback converter. This converter was
implemented and the experimental results prove to be effective. For the LV side, a Half-bridge
LLC resonant converter as auxiliary power supply was used. This converter operates in ZVS
and performs the output voltage regulation through the operating frequency variation. The
experimental results of this converter are also presented.

Keywords: Auxiliary Power Supply. Four-level Double-Ended Flyback Converter. Half-bridge

LLC Resonant Converter. Solid State Transformer.
 LISTA DE FIGURAS

Figura 1 - Estrutura bsica de um transformador SST. Fonte: (ZAMBRANO, 2011, p.8)

...................................................................................................................... 30
Figura 2 Transformador de Estado Slido modular de trs estgios. ........................ 31
Figura 3 Estrutura do Transformador de Estado Slido adotado no projeto de P&D -
CEEE. ........................................................................................................... 33
Figura 4 - Estrutura do SST com diagrama de blocos do controle ............................... 35
Figura 5 Detalhe Mdulo SST. .................................................................................. 35
Figura 6 -Diagrama de bloco de uma fonte com transformadores multincleos.
Fonte:(WERNER BRESCH, 2013). ............................................................ 38
Figura 7 Proposta com utilizao de fontes distribudas. .......................................... 40
Figura 8 Conversor Push-Pull. ................................................................................... 44
Figura 9 Conversor Forward. ..................................................................................... 45
Figura 10 Conversor Double-ended Forward. ........................................................... 45
Figura 11 Conversor Half-bridge. .............................................................................. 46
Figura 12 Conversor Full-bridge ............................................................................... 46
Figura 13 Conversor Flyback. ................................................................................... 47
Figura 14 Conversor Double-ended Flyback. ............................................................ 47
Figura 15 - Topologias utilizadas em fontes auxiliares de alimentao, ...................... 48
Figura 16 Circuito equivalente para anlise da influncia do desiquilbrio de corrente
em capacitores conectados em srie. Fonte: (ALVES; OTHERS, 2003). ... 49
Figura 17 Variao da tenso no capacitor C2 em funo da relao de impedncias.
...................................................................................................................... 51
Figura 18 - Conversor trs nveis LLC ressonante. Fonte:(LI et al., 2013). ................. 55
Figura 19 - Fonte auxiliar de alimentao baseada na topologia NPC quatro nveis
operando como conversor Flyback. Fonte:(TORRESAN; HOLMES;
SHRAGA, 2004) .......................................................................................... 56
Figura 20 - Fonte auxiliar de alimentao baseada na topologia de capacitores flutuantes
quatro nveis. Fonte:(TORRESAN; HOLMES, 2005) ................................ 56
Figura 21 - Conversor Flyback trs nveis com grampeamento NPC. Fonte:(COELHO,
2004). ........................................................................................................... 58
Figura 22 Estrutura fonte auxiliar com conversor capacitores flutuantes com conversor
CC-CC isolado. ............................................................................................ 61
Figura 23 - Conversor de capacitores flutuantes unidirecional 4 nveis. ..................... 63
Figura 24 Estados de conduo do conversor de capacitores flutuantes unidirecional
de quatro nveis. ........................................................................................... 65
Figura 25 Formas de onda conversor de capacitores flutuantes................................ 66
Figura 26 Relao da capacitncia de brao em funo da frequncia de comutao e
da variao de tenso permitida em cada brao do conversor de capacitores
flutuantes...................................................................................................... 67
Figura 27 - Relao entre Perdas de Comutao e Perdas de Conduo do MOSFET
STF20N95K5 e do diodo MURS480ET3G para distintas frequncias de
operao. ...................................................................................................... 72
Figura 28 Conversor Double-Ended Flyback............................................................ 74
Figura 29 Conversor de capacitores flutuantes e Double-Ended Flyback. ............... 79
Figura 30 Estrutura fonte auxiliar Lado MT com Conversor Double-Ended Flyback
quatro nveis................................................................................................. 85
Figura 31 Conversor Double-Ended Flyback quatro nveis ...................................... 86
Figura 32 - Estado de Conduo 1: a) Primeira etapa; b) Segunda etapa; c) Terceira
etapa; d) Quarta etapa. ................................................................................. 89
Figura 33 Etapas de operao em comum a todos estados de conduo: a) Primeira
etapa; b) Segunda etapa; c) Terceira etapa; d) Quarta etapa; e) Quinta etapa.
..................................................................................................................... 91
Figura 34 Formas de onda do Conversor Double-Ended Flyback quatro nveis. ..... 92
Figura 35 - Estado de Conduo 2: a) Primeira etapa; b) Segunda etapa. ................... 93
Figura 36 - Estado de Conduo 1: a) Primeira etapa; b) Segunda etapa; c) Terceira
etapa; d) Quarta etapa. ................................................................................. 94
Figura 37 Sugesto de distribuio dos sinais de acionamento para o Flyback quatro
nveis. ........................................................................................................... 95
Figura 38 Situao em que a energia armazenada devolvida para entrada. ........... 96
Figura 39 Distribuio dos capacitores no mdulo de potncia do SST ................... 97
Figura 40 - Microcontrolador Stellaris LM4F120H5QR. .......................................... 103
Figura 41 Circuito de monitoramento da tenso nos capacitores de barramento.... 104
Figura 42 Circuito de seleo dos interruptores a ser acionados ............................ 105
Figura 43 Circuito de disparo dos interruptores ...................................................... 106
Figura 44 Sinais de acionamento dos interruptores 3(azul escuro), 2(roxo) e 1
(azul claro). ................................................................................................ 106
Figura 45 Circuito equivalente para avaliar a descarga dos capacitores de barramento.
.................................................................................................................... 107
Figura 46 Diagrama de blocos do controle em domnio contnuo........................... 108
Figura 47 Circuito equivalente visto pela malha de controle. ................................. 109
Figura 48 Diagrama de blocos do controle em domnio discreto. ........................... 110
Figura 49 Filtro anti-aliasing utilizado na realimentao. ....................................... 110
Figura 50 - Diagrama de bode para funo de transferncia de malha aberta. ........... 113
Figura 51 - Diagrama de bode do sistema compensado. ............................................ 114
Figura 52 Resposta temporal ao distrbio do tipo degrau unitrio. ......................... 114
Figura 53 Estrutura retroalimentao. ..................................................................... 116
Figura 54 Conversor Half-Bridge utilizado para alimentar os circuitos de disparo.116
Figura 55 Circuito de inicializao. ......................................................................... 117
Figura 56 Tenses nos interruptores S3a (azul claro), S2a (roxo), S1a (azul escuro) e
corrente no enrolamento primrio (verde), para operao em 600V. ........ 118
Figura 57 Detalhe sada de conduo. Tenses nos interruptores S3a (azul claro), S2a
(roxo), S1a (azul escuro) e corrente no enrolamento primrio (verde), para
operao em 600V. ..................................................................................... 118
Figura 58 Tenso nos interruptores S3a (amarelo) e S2a (azul claro) e corrente no
enrolamento primrio (roxo), para operao em 1200V. ........................... 119
Figura 59 - Tenso nos interruptores S3a (amarelo) e S2a (azul claro) e corrente no
enrolamento primrio (roxo), para operao em 1200V ............................ 119
Figura 60 Tenso aplicada no enrolamento primrio (amarelo), corrente no
enrolamento primrio (roxo). ..................................................................... 120
Figura 61 Tenso nos capacitores de entrada. ......................................................... 121
Figura 62 Fonte Lado MT implementada: a) Placa de Controle, b) Circuitos de disparo,
c) Placa de Potncia, d) Setup de testes. .................................................... 121
Figura 63 Estrutura da fonte de alimentao para o Lado BT ................................. 123
Figura 64 Conversor LLC ressoante ........................................................................ 124
Figura 65 Estgios do conversor LLC ressonante. .................................................. 125
Figura 66 Circuito equivalente, para o lado CA, do conversor LLC ressoante. ...... 126
Figura 67 Resposta de frequncia tpica de um conversor LLC ressonante. Fonte:
(DING, [S.d.]) ............................................................................................ 128
Figura 68 Formas de onda do conversor LLC ressonante em ZVS, frequncia de
comutao maior que a frequncia de ressonncia. ................................... 129
Figura 69 Formas de onda do conversor LLC ressonante em ZVS, frequncia de
comutao menor que frequncia ressonante. ........................................... 129
Figura 70 Formas de onda do conversor LLC ressonante em ZCS, frequncia de
comutao menor que a frequncia de ressonncia. .................................. 130
Figura 71 Circuito integrado IRS2795. Fonte: (INTERNATIONAL RECTIFIER,
2012). ......................................................................................................... 133
Figura 72 Circuito de comando do Half-Bridge LLC Ressonante .......................... 134
Figura 73 Capacitancia equivalente ao ponto . Fonte: (DING, [S.d.]). .............. 135
Figura 74 Tempo morto entre comutaes do conversor LLC ressoante. .............. 138
Figura 75 Tenso de sada em funo da frequncia de comutao para condio de
meia carga e com variao na tenso de entrada. ...................................... 139
Figura 76 - Tenso de sada em funo da frequncia de comutao para distintas
condies de carga e tenso de alimentao fixa....................................... 140
Figura 77 Circuito simulado para obteno da planta do conversor. ...................... 141
Figura 78 Diagrama de bode para funo de transferncia de malha aberta ........... 141
Figura 79 Diagrama de bode sistema compensado ................................................. 142
Figura 80 -Instrumentao fonte auxiliar lado BT. .................................................... 143
Figura 81 Tenso e interruptor 2 e corrente no tanque de ressonncia em
meia carga. ................................................................................................. 146
Figura 82 - Tenso e interruptor 2 e corrente no tanque de ressonncia
vazio........................................................................................................... 147
Figura 83 Regulao tenses de sada para variaes na tenso de entrada . ... 147
Figura 84 Medio de potncia. .............................................................................. 148
Figura 85 Anlise de rendimento. ........................................................................... 149
Figura 86 Fonte de BT implementada: a) Vista superior, b) vista inferior. ............ 149
 LISTA DE TABELAS

Tabela 1 - Caractersticas do transformador de estado slido ...................................... 32

Tabela 2 Lista de dispositivos auxiliares que devem ser alimentados. ...................... 36
Tabela 3 - Resumo das potncias consumidas por mdulo .......................................... 37
Tabela 4 Caractersticas das fontes auxiliares de alimentao. ................................. 43
Tabela 5 Estados de conduo do conversor de capacitores flutuantes 4 nveis. ...... 63
Tabela 6 Estados de conduo do conversor de capacitores flutuantes para operao
como fonte auxiliar de alimentao ........................................................... 64
Tabela 7 Caractersticas MOSFET STF20N95K5 .................................................... 70
Tabela 8 Caractersticas diodo MURS480ET3G ....................................................... 72
Tabela 9 Caractersticas Double-Ended Flyback ....................................................... 75
Tabela 10 - Caractersticas do transformador do Double-Ended Flyback ................... 77
Tabela 11 Caractersticas dos diodos dos secundrios .............................................. 78
Tabela 12 - Perdas Conversor Capacitores Flutuantes ................................................. 81
Tabela 13 Perdas Semicondutores de Potncia Double-Ended Flyback ................... 82
Tabela 14 Total de perdas da arquitetura proposta .................................................... 82
Tabela 15 Estados de Conduo Flyback Quatro Nveis........................................... 87
Tabela 16 - Estados de Conduo Flyback Quatro Nveis para operao como fonte
auxiliar. ...................................................................................................... 87
Tabela 17 Perdas nos semicondutores de potncia do Conversor Double-Ended
Flyback quatro nveis ................................................................................. 98
Tabela 18 - Quantidade de componentes para as duas opes de fontes para o lado MT.
................................................................................................................... 99
Tabela 19 Comparao de perdas nos semicondutores para a fonte do Lado MT .. 100
Tabela 20 Dados para projeto da fonte auxiliar de alimentao para o Lado BT ... 130
Tabela 21 Valores de projeto para conversor LLC ressonante ................................ 133
Tabela 22 Caractersticas MOSFET IRF740 ........................................................... 136
 SUMRIO

Introduo ................................................................................................................................. 27

1. Estrutura do Transformador de Estado Slido e possibilidades de obteno de alimentao

auxiliar ...................................................................................................................................... 29

1.1. Introduo .......................................................................................................................... 29

1.2. Transformador de Estado Slido ....................................................................................... 29

1.3. Fonte Auxiliar de Alimentao.......................................................................................... 33

1.3.1. O que alimentar? ............................................................................................................. 34

1.3.2. Opo 1: Fonte Central ................................................................................................... 37

1.3.3. Opo 2: Fonte Distribuda ............................................................................................. 39

1.3.4. Opo 3: Fonte Distribuda local .................................................................................... 40

1.4. Concluso .......................................................................................................................... 41

2. topologias aplicadas fontes auxiliares de alimentao ...................................................... 43

2.1. Introduo .......................................................................................................................... 43

2.2. Fonte Lado BT ................................................................................................................... 43

2.3. Fonte Lado MT .................................................................................................................. 48

2.3.1. Anlise das correntes em capacitores conectados em srie ............................................ 49

2.3.2. Semicondutores de potncia ............................................................................................ 52

2.3.3. Estudo das topologias utilizadas em mdia tenso ......................................................... 53

2.4. Concluso .......................................................................................................................... 58

4. Topologia Capacitor Flutuante com Conversor CC-CC isolado de baixa tenso................ 61

4.1. Introduo .......................................................................................................................... 61

4.2. Definio do nmero de nveis do conversor .................................................................... 61

4.3. Conversor de Capacitores Flutuantes Unidirecional ......................................................... 62

4.3.1. Etapa 1 ............................................................................................................................. 64

4.3.2. Etapa 2 ............................................................................................................................. 65

4.3.3. Etapa 3 ............................................................................................................................ 65

4.3.4. Anlise de perdas nos semicondutores ........................................................................... 68

4.3.4.1. MOSFET ..................................................................................................................... 68

4.3.4.2. Diodo........................................................................................................................... 70

4.4. Conversor isolado ............................................................................................................. 73

4.4.1. Projeto Conversor Double-Ended Flyback ..................................................................... 75

4.5. Acoplamento dos conversores .......................................................................................... 78

4.6. Anlise de rendimento das topologias propostas .............................................................. 80

4.6.1. Conversor Capacitores Flutuantes .................................................................................. 80

4.6.2. Double-Ended Flyback ................................................................................................... 81

4.7. Concluso .......................................................................................................................... 82

5. Conversor Double- Ended Flyback Multinvel ................................................................... 85

5.1. Introduo ......................................................................................................................... 85

5.2. Conversor Double-Ended Flyback multinvel .................................................................. 85

5.2.1. Etapas de operao ......................................................................................................... 88

5.2.1.1. Estado 1 ....................................................................................................................... 88

5.2.1.2. Etapas em Comum ...................................................................................................... 90

5.2.1.3. Estado 2 ....................................................................................................................... 92

5.2.1.4. Estado 3:...................................................................................................................... 93

5.3. Projeto do Conversor Double-Ended Flyback quatro nvies ............................................ 97

5.4. Anlise de rendimento da topologia proposta ................................................................... 97

5.5. Comparao entre as topologias ....................................................................................... 98

5.6. Concluso ........................................................................................................................ 101

6. Desenvolvimento do conversor double-ended Flyback De quatro nveis ......................... 103

6.1. Introduo ....................................................................................................................... 103

6.2. Implementao do controle de conversor. ...................................................................... 103

6.2.1. Regulao da tenso nos capacitores de entrada .......................................................... 104

6.2.2. Distribuio do sinal PWM ........................................................................................... 105

6.2.3. Acionamento dos interruptores ..................................................................................... 105

6.2.4. Definio da frequncia de alterao do capacitor de alimentao. ............................. 107

6.2.4.1. Regulao tenso de sada ......................................................................................... 108

6.2.5. Retroalimentao e fonte auxiliar para circuitos de disparo ......................................... 115

6.2.6. Inicializao .................................................................................................................. 117

6.3. Resultados experimentais ................................................................................................ 117

6.4. Concluso ........................................................................................................................ 122

7. Fonte do Lado BT .............................................................................................................. 123

7.1. Introduo ........................................................................................................................ 123

7.2. Conversor Half-bridge LLC ressonante .......................................................................... 124

7.2.1. Princpio de operao do LLC ressonante .................................................................... 125

7.2.2. Projeto conversor LLC ressonante ................................................................................ 130

7.2.3. Circuito de acionamento ............................................................................................... 132

7.2.4. Controle ......................................................................................................................... 139

7.2.5. Resultados experimentais .............................................................................................. 146

7.3. Concluso ........................................................................................................................ 150

Concluso Geral ..................................................................................................................... 151

Referncias ............................................................................................................................. 155

Apndice A Projeto Magntico Indutor Acoplado para Double-ended Flyback................. 161

 INTRODUO

O aumento da utilizao de fontes de gerao distribuda (GD) conectadas a rede de

distribuio de energia implica na necessidade de melhorias e modernizao de todo o sistema
eltrico de potncia. Devido a este novo panorama o usurio final deixa de ser somente
consumidor e passa tambm a ser fornecedor de energia, uma vez que h possibilidade de ele
injetar a energia sobressalente na rede de distribuio. A medida que aumenta o nmero de
usurios com GD, aumenta tambm a complexidade do sistema eltrico de potncia. Assim
sendo, imprescindvel a utilizao de dispositivos capazes de monitorar e controlar, em tempo
real, as redes de distribuio de energia, principalmente em locais onde o ponto de conexo
possa ser crtico.
Neste novo contexto do sistema eltrico de potncia, alguns dispositivos que so
consagrados e utilizados h dcadas tornar-se-o obsoletos em um futuro distante. O
transformador eletromagntico um deles. Este equipamento, como o nome j diz, apenas
transforma os nveis de tenso e corrente e no capaz de monitorar e nem controlar a energia
que circula por ele. H diversas propostas para a substituio destes transformadores em uma
rede inteligente, como: transformadores com comutadores eletrnicos de taps (do ingls
Transformer Adjust Point)(QUEVEDO, 2014; REIS, 2013), transformadores com capacidade
de comunicao (PIMENTEL, 2003) e Transformador de Estado Slido (do ingls Solid
State Transformer SST) (KIRSTEN, 2014).
A utilizao de transformadores com comutadores eletrnicos de taps regula a tenso
de sada alterando a relao de espiras do transformador de forma eletrnica. Este processo
pode ser realizado offline ou online. Para este ltimo caso se faz necessrio que o transformador
tenha capacidade de comunicao com a central de comando.
O Transformador de Estado Slido pode ser visto como um conversor de potncia CA-
CA isolado utilizado para monitorar e controlar a rede eltrica de distribuio. Sendo capaz de
realizar a integrao do sistema eltrico de potncia, e a adequao dos nveis de tenso. Alm
disso, o SST consegue controlar o fluxo de potncia, reativos e se comunicar com outros
dispositivos.
Por se tratar de um conversor de potncia, o SST requer fontes auxiliares de alimentao
que forneam energia para seus circuitos de acionamento, sensores e controladores. Esta
dissertao aborda o desenvolvimento de fontes auxiliares de alimentao aplicada a
transformadores SST. As fontes a serem desenvolvidas seguem alguns requisitos de projeto que
28

so especificados no decorrer dos captulos. Os assuntos apresentados nesta dissertao esto

divididos em cinco captulos e seguem a seguinte distribuio:
Captulo 1: Este captulo apresenta a estrutura topolgica do SST que est sendo
desenvolvido em parceria com a Companhia Estadual de Energia Eltrica (CEEE) em projeto
de P&D ANEEL, assim como os dispositivos que devem ser alimentados pelas fontes
auxiliares. Ento realiza-se um estudo para verificar qual arquitetura deve ser utilizada no
desenvolvimento das fontes de alimentao. Prope-se uma arquitetura que consiste na
utilizao de fontes distribudas, sendo que duas topologias sero necessrias, uma alimentada
em mdia tenso e outra em baixa tenso.
Captulo 2: Neste captulo realiza-se uma reviso bibliogrfica sobre as topologias mais
utilizadas em fontes auxiliares de alimentao de baixa tenso. Tambm so estudadas
topologias de conversores que operam em mdia tenso e podem ser empregadas como fonte
auxiliar de alimentao. Duas topologias interessantes so escolhidas para o lado de mdia
tenso e so analisadas nos captulos subsequentes.
Captulo 3: A fonte de alimentao de MT o principal objetivo de desenvolvimento
desta dissertao de mestrado. Portanto, este captulo apresenta uma proposta para a fonte do
lado de mdia tenso. Essa proposta utiliza dois conversores em cascata, sendo que um deles o
conversor CC-CC no isolado que utilizado para rebaixar a tenso de mdia para baixa tenso.
Ento utiliza-se um conversor CC-CC isolado para obter as sadas isoladas necessrias. So
apresentadas as etapas de operao, projeto e estimativa de perdas desta proposta.
Captulo 4: Neste captulo realiza-se o estudo de um conversor NPC multinvel
unidirecional, o qual j provm as sadas isoladas, tambm so apresentadas etapas de operao,
projeto e estimativa de perdas. Realiza-se tambm, neste captulo, a comparao entre as duas
topologias que possibilitam a escolha da melhor a ser empregada.
Captulo 5: Este captulo mostra como a fonte auxiliar para o Lado MT foi desenvolvida
e seus resultados experimentais obtidos.
Captulo 6: Este captulo apresenta o desenvolvimento da fonte auxiliar de alimentao
para o lado de baixa tenso do SST.
 1. ESTRUTURA DO TRANSFORMADOR DE ESTADO SLIDO E
POSSIBILIDADES DE OBTENO DE ALIMENTAO AUXILIAR

1.1. Introduo

Este captulo apresenta a estrutura topolgica do SST em desenvolvimento no projeto

de P&D financiado pela empresa CEEE, assim como, as principais caractersticas de projeto
requeridas. Em seguida, so apresentados os dispositivos que devem ser alimentados pelas
fontes auxiliares de alimentao.

1.2. Transformador de Estado Slido

A popularizao das redes eltricas inteligentes em concomitante com a adio de fontes

de gerao distribuda conectadas a rede eltrica acarreta em um crescimento da utilizao de
dispositivos eletrnicos no sistema eltrico de potncia. Isso porque as redes inteligentes devem
automatizar os processos cotidianos realizados pelas concessionrias de energia, como:
monitorar em tempo real o fluxo de potncia, verificar quedas de energia, fiscalizar a qualidade
da energia entregue e recebida, diferenciar as tarifas, entre outras (KIRSTEN, 2014).
Dentro deste contexto, os transformadores de estado slido podero substituir os
transformadores convencionais em um horizonte de longo prazo. Apesar de no haver um
consenso sobre a definio do SST, os estudos tendem para um dispositivo que alm de realizar
a adequao dos nveis de tenso e isolao entre mdia e baixa tenso das redes de distribuio,
tambm agrega algumas funes como: medio, comunicao, controle de reativos, reduo
de distoro harmnica de corrente, regulao de tenso e controle do fluxo bidirecional de
energia (WOLF, 2009). Alm disso, oferecem a possibilidade de um sistema de distribuio
hbrido com operao tanto em corrente contnua (CC), quanto em corrente alternada (CA),
caractersticas importantes aplicadas aos futuros sistemas de transmisso e distribuio
(KIRSTEN, 2014).
30

Conversor Conversor
Rede Rede
Eletrnico de Eletrnico de
MT BT
Potncia Potncia

Transformador Alta
Frequncia

Figura 1 - Estrutura bsica de um transformador SST. Fonte: (ZAMBRANO, 2011, p.8)

A estrutura bsica de um transformador SST apresentado por (ZAMBRANO, 2011, p.8) pode
ser visualizado na Figura 1. Esta estrutura pode ser dividida em trs blocos, o primeiro bloco
consiste em um conversor de potncia que conectado na rede de mdia tenso, o segundo
bloco realiza a isolao galvnica atravs de um transformador de alta frequncia e o terceiro
refere-se a outro conversor de potncia ligado rede de distribuio de baixa tenso.
No Brasil, as redes de distribuio operam em 13,8kV, 23kV e 36,2kV. A tenso entregue ao
consumidor residencial 220/127V ou 380/220V, dependendo da regio que o consumidor
se encontra. Sendo assim, dos conversores de potncia mostrados na Figura 1, um deve operar
com elevados nveis de tenso e o outro com correntes elevadas. Existem diversas topologias
que podem ser empregadas para este fim. Um estudo comparativo entre as topologias de SSTs
j foi realizado neste projeto de P&D por (KIRSTEN, 2014), e nele conclui-se que as estruturas
modulares e com trs estgios so as mais utilizadas.
A Figura 2 (ZHAO, 2010, p.13) apresenta a estrutura topolgica de um SST modular de
trs estgios, o primeiro estgio consiste em um retificador CA/CC, seguido por um conversor
em ponte ativa duplo (DAB Dual Active Bridge) CC/CC que realiza a isolao, e o terceiro
estgio consiste de um inversor CC/CA que ajusta a tenso para os nveis da rede de distribuio
de baixa tenso. Os conversores do lado de mdia tenso so conectados em srie para reduzir
o estresse de tenso nos semicondutores, j no lado de baixa tenso eles so conectados em
paralelo com o intuito de reduzir a corrente processada por mdulo.
Devido a existncia de diversos conversores eletrnicos operando de forma simultnea,
fazem-se necessrios dispositivos de controle, sensoriamento e acionamento. Logo, o SST
necessita de ao menos uma fonte auxiliar de alimentao que fornea energia para estes
dispositivos. Em virtude de o SST operar em elevados nveis de tenso e necessitar alta isolao
galvnica entre os lados do transformador, o desenvolvimento da fonte auxiliar de alimentao
torna-se uma tarefa desafiadora.
 31

Retificador Conversor Inversor

AC/DC DC/DC DC/AC

Clula 1
Retificador Conversor Inversor
AC/DC DC/DC DC/AC

Clula 2
12 kVCA
Clula 3

Clula 4

Retificador Conversor Inversor

AC/DC DC/DC DC/AC

120 VCA

Clula n
Figura 2 Transformador de Estado Slido modular de trs estgios.
Fonte: (ZHAO, TIEFU, 2010, p. 13).

Este trabalho aborda a fonte auxiliar de alimentao para o SST que est sendo
desenvolvido em projeto de P&D financiado pela empresa CEEE. O SST em desenvolvimento
monofsico, utiliza estrutura modular de trs estgios, sendo composto por 12 mdulos,
Figura 3. As caractersticas do SST podem ser visualizadas na Tabela 1, e seus requisitos esto
32

listados em (KIRSTEN, 2014) , sendo que os que devem ser levados em considerao no
desenvolvimento da fonte auxiliar so:
a) Modularidade: Sero utilizadas estruturas modulares, o que diminui o custo de
fabricao em massa e facilita a montagem e manuteno. Alm disso, por possuir
circuitos de redundncia, a confiabilidade do sistema tambm aumenta.
b) Confiabilidade: O SST deve apresentar boa confiabilidade. Pois por se tratar de um
transformador, se houver alguma falha centenas de consumidores podem ficar sem
energia eltrica.
c) Compacto: Um dos objetivos em operar em alta frequncia, como o SST, conseguir
equipamentos com menor volume.
d) Margem de Segurana: Todos os componentes utilizados no desenvolvimento do
SST devem ser sobre dimensionados em 100% em relao a tenso nominal de
operao.

A partir deste ponto, ser adotada outra diviso para o SST, no mais a de trs estgios.
O mdulo do SST ser dividido em dois, onde o divisor o transformador. Desta forma, h
duas estruturas iguais para cada lado, compostas por um retificador e um inversor. Sendo que
de um lado o inversor conectado em srie e do outro em paralelo. O lado do SST que est
conectado em srie alimentado em 7,9kVCA , ser chamado de lado MT. O lado que est
conectado em paralelo alimentado em 127VCA e ser chamado de lado BT.

Tabela 1 - Caractersticas do transformador de estado slido

Descrio Valor
Potncia 10kVA
Tenso de Alimentao 7,9kVCA
Tenso de Sada 127VCA
Potncia de um mdulo 1kVA
Tenso Barramento Lado MT 1200VCC
Tenso Barramento Lado BT 250VCC
Classe de isolao do transformador 25kV
 33

Isolao 25kV

SST Mdulo 1

+ +
1200Vcc - 250Vcc -

SST Mdulo 2

+ +
1200Vcc - 250Vcc -
7,9kVCA
127VCA

SST Mdulo 12

+ +
1200Vcc - 250Vcc -

Figura 3 Estrutura do Transformador de Estado Slido adotado no projeto de P&D - CEEE.

1.3. Fonte Auxiliar de Alimentao

De maneira geral, o objetivo de qualquer fonte auxiliar fornecer tenses de

alimentao adequadas para os dispositivos do conversor principal. Alguns destes dispositivos
necessitam de alimentao isolada e nem todos demandam o mesmo nvel de tenso. Desta
forma, a fonte auxiliar de alimentao deve possuir vrias sadas isoladas com distintos nveis
de tenso e baixa potncia, pois os dispositivos de monitoramento e acionamento tem baixo
consumo de energia.
A fonte auxiliar de alimentao pode ser obtida de duas maneiras: uma consiste na
utilizao de um transformador de baixa frequncia com ponte retificadora e a outra na
utilizao de fontes chaveadas. A primeira opo tem como principal vantagem a possibilidade
de energizar os dispositivos antes da pr-carga do conversor principal, o que a torna
independente da energizao do conversor. Porm, por operar em baixa frequncia, o
transformador tende a ser volumoso e pesado, principalmente quando se fazem necessrias
34

vrias sadas isoladas. Esta alternativa bastante utilizada quando no h preocupao em

relao ao volume do equipamento. Quando se deseja volume reduzido a melhor alternativa so
as fontes chaveadas, pois operam em altas frequncias reduzindo peso e volume.
Como uma das vantagens do SST em relao ao transformador eletromagntico o
volume reduzido (RONAN et al., 2002), a fonte auxiliar de alimentao deve ser compacta.
Deste modo, a utilizao de um transformador de baixa frequncia descartada. Ento, a fonte
auxiliar a ser desenvolvida dever ser do tipo chaveada e conter as seguintes caractersticas:
a) Alta densidade de potncia: A fonte no deve adicionar volume nem peso
significantes a estrutura geral do SST;
b) Robusta: A fonte deve ser confivel, pois todo o sistema depende da alimentao
proveniente desta fonte, ou seja, se a fonte auxiliar de alimentao falhar o SST para
de operar;
c) Mltiplas sadas isoladas: Deve ter sadas isoladas suficientes para alimentar todos
os circuitos de comando do SST;
d) Alta isolao galvnica: A isolao galvnica entre as sadas deve ser compatvel
com a isolao do SST.

1.3.1. O que alimentar?

Antes de definir qual conversor utilizar como fonte auxiliar de alimentao, deve-se
conhecer os dispositivos a serem alimentados, assim como as caractersticas de cada um. A
Figura 4, mostra a estrutura do SST juntamente com um diagrama de blocos do controle
utilizado. Cada lado de um mdulo (MT e BT) tem seu prprio controlador com circuito de
comando, sensores e drivers. Os controladores do lado MT e BT se comunicam via fibra ptica,
h tambm uma central de controle para gerenciar a comunicao entre todos esses mdulos.
Sendo que a central se comunica com o lado de MT via fibra ptica e com o lado de BT via
cabo RxTx. Ento, de modo geral a fonte auxiliar deve alimentar a central de controle,
comando, sensores e circuitos de acionamento de cada lado do mdulo.
A Figura 5 apresenta um mdulo do SST em detalhes, com os dispositivos que devem
ser acionados. Cada lado contm oito circuitos de comando, sendo que os do lado MT devem
suportar tenses de 2,4kV e os do lado BT de 500V, devido a margem de segurana adotada
pelo projeto. Os mdulos tambm possuem sensores de tenso e corrente, sendo que os sensores
 35

Isolao 25kV

SST Mdulo 1

+ +
1200Vcc - 200Vcc -

Sensores Driver s Sensores Driver s

Comando AT Comando BT

SST Mdulo 2

+ +
1200Vcc - 200Vcc -
7,9kVCA
127VCA

Sensores Driver s Sensores Driver s

Comando AT Comando BT

SST Mdulo 12

+ +
1200Vcc - 200Vcc -

Sensores Driver s Sensores Driver s

Central de
Comando AT Comando BT Controle

Figura 4 - Estrutura do SST com diagrama de blocos do controle

Isolao 25kV

SST Mdulo
S1 S3 S5 S7 S9 S12 S13 S15
+ +
1200Vcc - 250Vcc
S2 S4 - S6 S8 S10 S11 S14 S16

Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv Drv
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Comando Lado AT Comando Lado BT

Figura 5 Detalhe Mdulo SST.

36

de corrente utilizados so de efeito-hall, ou seja, j so isolados devido as caractersticas de

construo. Os sensores de tenso compartilham o mesmo referencial utilizado no controle,
logo, no necessria uma sada isolada exclusiva para estes sensores. A isolao galvnica
dos interruptores utilizados no lado MT ser realizada no circuito de disparo de cada interruptor.
Desta forma, so necessrias duas sadas isoladas para cada lado do transformador, uma para
fornecer energia ao comando e sensores e outra para os circuitos de disparo.
Os circuitos de instrumentao, de ambos os lados, requerem tenses de 15V e 5V. No
entanto, a alimentao de 5V no necessita isolao, desta forma ser disponibilizada para a
placa de comando uma sada de 15V e a tenso de 5V ser obtida localmente atravs de uma
fonte chaveada comercial. Alm disso, a fonte auxiliar deve ser retroalimentada, desta forma,
faz-se necessria uma sada de 15V. A Tabela 2 lista os itens que devem ser alimentados, seus
nveis de tenso e a potncia drenada.

Tabela 2 Lista de dispositivos auxiliares que devem ser alimentados.

Descrio Nvel de Tenso Potncia

Circuito de Disparo 15V 16W
DSP +5V 3W
Sensor de Tenso 15V 0,75W
Lado MT
Sensor de Corrente 15V 1,5W
Instrumentao 15V 3W
Potncia Total Lado MT ,
Circuito de Disparo 15V 12W
DSP +5V 3W
Sensor de Tenso 15V 0,75W
Lado BT
Sensor de Corrente 15V 1,5W
Instrumentao 15V 3W
Potncia Total Lado BT ,
DSP +5V 5W
Central de FPGA 15V 5W
Controle Instrumentao 15V 5W
Potncia Total Central de Controle
 37

Tabela 3 - Resumo das potncias consumidas por mdulo

Descrio Potncia Individual Quantidade Potncia Total

Lado MT 24,25W 12 291W
Lado BT 20,25W 12 243W
Central de Controle 15W 1 15W
Potncia Total Fonte Auxiliar

A Tabela 3 mostra a estimativa da potncia total a ser drenada pela fonte auxiliar, o que
equivale a aproximadamente 5% da potncia total do SST.
De posse de todas as caractersticas necessrias para o desenvolvimento da fonte auxiliar
de alimentao, pode-se iniciar um estudo para definir qual arquitetura utilizar. Por possuir
estrutura modular h duas alternativas para obteno da fonte auxiliar. Uma consiste na
utilizao de um conversor central que distribua a energia para os mdulos e a outra aborda a
utilizao de fontes distribudas, sendo uma fonte auxiliar por mdulo. A seguir, essas
possibilidades sero descritas e melhor discutidas.

1.3.2. Opo 1: Fonte Central

A utilizao de uma fonte central emprega um conversor principal que processa toda a
energia auxiliar necessria e ento distribui para os mdulos. Neste caso, esse conversor deve
operar com a potncia total demandada pela fonte auxiliar, 549W. O desafio tecnolgico para
esta alternativa est em como distribuir esta energia com o nvel de isolao galvnica do SST,
25kV.
Elevadas isolaes galvnicas podem ser alcanadas atravs de transformadores
especialmente projetados (BHATTACHARYA et al., 2010; HEINEMANN; MAST;
SCHEIBLE, 2003; HEINEMANN et al., 1998). Porm, por serem especiais, o projeto fsico
torna-se complexo e o processo de fabricao custoso. Uma opo seria o uso de
transformadores planares (SCHMITT; KUSSEROW; KENNEL, 2008), estes tem como
principal atrativo o seu volume reduzido. Tambm h solues que empregam transformadores
piezoeltricos (FLYNN; SANDERS, 2002; LIN et al., 2011). Porm, todas essas alternativas
so aplicveis em situaes em que se necessita poucos enrolamentos secundrios (WEN;
38

XIAO; LU, 2013). Como o SST requer um grande nmero de sadas isoladas, as solues acima
descritas no se aplicam.
A tendncia apresentada pela literatura, quando se necessita altos nveis de isolao
galvnica e vrias sadas isoladas a utilizao de transformadores multincleos (WERNER
BRESCH, 2013). Essa tcnica geralmente utilizada na alimentao dos circuitos de
acionamentos em conversores de mdia tenso, como mostrado em (AFSHARIAN;
ZARAGARI; WU, 2010; BREHAUT; COSTA, 2006; FEI et al., 2003). Mas, ela tambm j foi
utilizada como fonte auxiliar de alta isolao, em aplicaes para locomotivas (GALAI;
COSTA; REVOL, 2012), em sistemas que necessitam de transformadores de pulso com alta
isolao galvnica (FILCHEV et al., 2009) e tambm em SSTs (BHATTACHARYA et al.,
2010).
A Figura 6 de (WERNER BRESCH, 2013), apresenta um diagrama de blocos de uma
fonte auxiliar com transformadores multincleos. Essa fonte contm duas unidades que so
nomeadas por (WERNER BRESCH, 2013) como unidade primria e secundria. A unidade
primria consiste em um conversor CC-CA ou CA-CA (FEI et al., 2003), que tenha como
caracterstica de sada uma fonte de corrente alternada em alta frequncia. A unidade secundria
contm um transformador de corrente (ncleo toroidal) e um conversor CA-CC que converte o
sinal de corrente para o nvel de tenso desejado. O que delimita o nmero de unidades
secundrias a quantidade de sadas isoladas que se deseja. O acoplamento entre a unidade
primria e secundria realizada por um cabo que conectado na sada do conversor primrio
e entrepassado pelos ncleos toroidais. Ento a corrente em alta frequncia circula por esse
cabo e transmitida para os secundrios. A isolao do cabo quem determina a isolao deste
conversor.
Unidade Secundria

~ VOUT
=
Unidade Primria
12 kV

= ~
VIN VOUT
~ =

~ VOUT
=

12 kV

Figura 6 -Diagrama de bloco de uma fonte com transformadores multincleos. Fonte:(WERNER BRESCH, 2013).
 39

Essa soluo, alm de interessante, simples, econmica e permite que a unidade

primria opere em BT. Como a isolao galvnica realizada pelo cabo de acoplamento, a
alimentao da unidade primria pode ser derivada do barramento de BT de 250VCC , ou ento
da sada do SST de 110VCA , neste ltimo caso, o conversor da unidade primria deve ser CA-
CA. Porm, esta topologia contm alguns inconvenientes que devem ser relatados. A corrente
de sada no conversor primrio tem uma forma de onda quadrada, ento a distoro harmnica
total elevada, o que introduz srias interferncias eletromagnticas que podem afetar o
funcionamento tanto da fonte auxiliar como do SST. H trabalhos que utilizam tanque de
ressonncia na sada do conversor primrio para atenuar esse problema (AIZPURU;
CANALES; FERNANDEZ, 2012; WEN; XIAO; LU, 2013). Entretanto, eles apenas diminuem
as interferncias, mas no as eliminam. Ainda, se a fonte auxiliar necessitar uma potncia
considervel, como o caso, 550W, a corrente que circula pelo cabo tambm considervel, o
que aumenta a possibilidade de interferncias eletromagnticas nos dispositivos do SST. Alm
disso, por questes de estabilidade do sistema, comum a utilizao de uma resistncia em
srie com o cabo, o que implica em perdas, principalmente se a corrente for elevada (WEN;
XIAO; LU, 2013).
Outro atributo que deve ser levado em considerao que a utilizao da fonte central
vai de encontro a uma das principais caractersticas desejadas ao SST, que a modularidade.
Alm disso, em uma fonte central, a alimentao de todo o SST deriva de um nico ponto e de
um nico conversor. Isso torna o SST vulnervel, pois na ocorrncia de uma falha e consequente
falta de energia naquele ponto, ou se ocorrer algum problema no conversor central da fonte
auxiliar, todo o SST sai de operao. Por fim, a topologia que melhor se adapta ao conceito de
fonte central, contm um cabo que deve passar por todos os mdulos. Isso dificulta a
substituio dos mdulos e eleva o tempo de manuteno.

1.3.3. Opo 2: Fonte Distribuda

Essa alternativa consiste na utilizao de uma fonte auxiliar por mdulo. Essa opo
torna a operao dos mdulos independente um do outro e tambm de um conversor central.
Isso faz com que o nmero de conversores utilizado seja maior, porm, esses conversores so
de menor potncia. Aqui vale ressaltar que a utilizao de mais conversores como fonte auxiliar
aumenta a probabilidade de ocorrer algum defeito de operao. Porm, se acontecer, o defeito
estar restrito a um mdulo. Neste caso, h possibilidade de realizar o by-pass desse mdulo,
40

assim o SST permanece operando, com um mdulo a menos, at que seja realizada a
manuteno. Ento, considerando uma viso generalista do sistema, a utilizao de fontes
distribudas aumenta a confiabilidade do SST.
Porm, a utilizao de fontes distribudas ainda exige a mesma classe de isolao
galvnica do SST. Desta forma, prope-se a utilizao de fontes distribudas local.

1.3.4. Opo 3: Fonte Distribuda local

Para eliminar a necessidade de fontes auxiliares com alta classe de isolao galvnica,
prope-se a utilizao de fontes distribudas. Essa proposta consiste na utilizao de uma fonte
auxiliar para o Lado MT, uma para o Lado BT e outra fonte para a Central de Controle, Figura
7.
Para este caso, cada fonte deve apresentar a isolao galvnica do lado que est
referenciada. Por caracterstica de projeto que visa trabalhar com margem de 100% o lado MT
deve ter isolao galvnica de 2400V e o lado BT 500V. Outro benefcio que este tipo de
arranjo torna o lado MT independente do lado BT, o que vem a ser uma vantagem na
inicializao do SST.
Por no ser comum encontrar conversores de mdia tenso operando com baixa
potncia, a utilizao desta arquitetura tem como principal desafio o desenvolvimento de uma
fonte auxiliar para o lado MT. Para a fonte do lado BT, h vrias alternativas possveis e j
consolidadas na indstria, o que contribui no quesito confiabilidade.
Isolao 25kV
SST Mdulo 1

+ Fonte Fonte +
1200Vcc - Lado MT Lado BT 200Vcc -

SST Mdulo 2

+ Fonte Fonte +
7,9kVCA
1200Vcc - Lado MT Lado BT 200Vcc - Fonte
127VCA Central de Controle

SST Mdulo 12 Central de Controle

+ Fonte Fonte +
1200Vcc - Lado MT Lado BT 200Vcc -

Figura 7 Proposta com utilizao de fontes distribudas.

 41

Em relao a Central de Controle, prope-se mant-la sempre alimentada. Assim, ela

pode se comunicar com algum servidor ou at mesmo ser acessada remotamente por um
operador em momentos de sinistro. De tal modo, a central de controle pode informar os
possveis problemas do SST ou da rede de distribuio e registrar dados importantes para a
concessionria como os indicadores de continuidade (DIC, FIC, DMIC, DICRI). Desta forma,
ser utilizada uma bateria para manter a central de controle alimentada. Logo, a fonte de
alimentao deve ter caracterstica de um carregador de bateria. Ainda, para aumentar a
confiabilidade do sistema, essa fonte deriva da sada do SST, assim independentemente do
nmero de mdulos que estiverem em operao haver energia para aliment-la. Por derivar da
sada do SST, deve-se adicionar a caracterstica de PFC a essa fonte.

1.4. Concluso

Este captulo realizou uma explanao sobre o transformador de estado slido, citando
suas principais caractersticas e mostrando que este dispositivo fundamental para a evoluo
dos sistemas de distribuio inteligentes. Logo, a tendncia que em um horizonto a longo
prazo, os transformadores eletromagnticos sejam substitudos por SSTs, principalmente para
pontos crticos de conexo ao sistema onde a relao custo/benefcio no ser fator
preponderante. Dentro desse contexto, foi apresentada a estrutura topolgica mais utilizada
entre os SSTs j desenvolvidos e a que ser empregada nesta dissertao.
Posteriormente, foi relatada a importncia das fontes auxiliares de alimentao para os
conversores eletrnicos, ento foram citadas as caractersticas das fontes auxiliares em geral.
As alternativas geralmente utilizadas como fonte auxiliar foram discutidas e optou-se pela
utilizao de conversores chaveados devido ao menor volume envolvido.
Por fim, estudou-se as diferentes arquiteturas que podem ser utilizadas como fonte
auxiliar, e definiu-se que a soluo que melhor se enquadra nos requisitos do SST a utilizao
de fontes locais distribudas, para os mdulos, e uma fonte individual para a central de controle.
 2. TOPOLOGIAS APLICADAS FONTES AUXILIARES DE
ALIMENTAO

2.1. Introduo

Depois de definida a arquitetura das fontes auxiliares de alimentao, faz-se necessria

uma avaliao das possveis topologias que podem ser utilizadas em cada caso. Para isso, as
caractersticas das fontes, a serem desenvolvidas, devem ser levadas em considerao. A Tabela
4 traz esta relao e suas principais caractersticas.
Sero utilizadas trs fontes distintas, sendo uma alimentada em mdia tenso e as outras
duas em baixa tenso. Como a central de controle necessita apenas de uma fonte com
caracterstica de carregador de bateria e tambm no apresenta grandes desafios tecnolgicos,
decidiu-se utilizar uma soluo comercial, apresentada em (ADRAGNA; GATTAVARI,
2003). Ento este captulo estudar as possveis topologias que podem ser empregados no
desenvolvimento das fontes do Lado BT e do Lado MT.

Tabela 4 Caractersticas das fontes auxiliares de alimentao.

Tenso de Tenso de Potncia de Classe de

Quantidade
Entrada Sada Sada Isolao
Fonte
No se faz
Central de 127VCA +12VCC 30W 1
necessrio
Controle
Fonte Lado
250VCC 15VCC 50W 500V 12
BT
Fonte Lado
1200VCC 15VCC 50W 2,4kV 12
MT

2.2. Fonte Lado BT

O desenvolvimento da fonte do Lado BT, tambm no apresenta grandes desafios

tecnolgicos, uma vez que fontes com essas caractersticas j so largamente utilizadas pela
44

indstria e existe mais de uma topologia que pode ser utilizada para esta aplicao. Por este
motivo, as principais topologias com sadas isoladas so apresentadas juntamente com suas
principais caractersticas:
a) Push-Pull: Esta topologia, Figura 8, foi largamente utilizada pela indstria no
passado. Porm, quando se necessita de um grande nmero de sadas isoladas,
ocorre um desiquilbrio no fluxo magntico, o que, com o passar do tempo, pode
acarretar na queima dos interruptores de potncia (PRESSMAN, 1998).

b) Forward: Esta topologia, Figura 9, uma evoluo do conversor Push-Pull e

surgiu para solucionar o problema de desiquilbrio de fluxo magntico
(PRESSMAN, 1998). Porm, nesta estrutura o interruptor deve suportar, no
mnimo, o dobro da tenso de alimentao. Tambm, h picos de tenso devido
a indutncia de disperso do transformador, o que aumenta o estresse de tenso
nos interruptores. Alm de tudo, se faz necessrio um enrolamento adicional
para desmagnetizar o transformador.
c) Double-ended Forward: Nesta topologia, Figura 10, no h necessidade de um
enrolamento de desmagnetizao. Os interruptores so protegidos dos picos de
tenso, e devem suportar somente o valor da tenso de alimentao. Alm disso,
a energia armazenada na indutncia de disperso devolvida entrada, o que
aumenta o rendimento do conversor.

D1
D3 L
S1 np:ns

IL +
C Vo
-
VCC

D4
S2
D2

Figura 8 Conversor Push-Pull.

 45

D1 L

D2 +
C Vo
-
VCC

D3 S

Figura 9 Conversor Forward.

S1 D1
D3 L

C1 C2 +
VCC D4
Vo
-

D2 S2

Figura 10 Conversor Double-ended Forward.

d) Half-bridge: Assim como o Double-ended Forward, esta topologia

submete os interruptores ao nvel da tenso de entrada. A tenso aplicada sobre
o enrolamento primrio a metade da tenso de entrada, o que resulta em
menores capacitncias parasitas. Uma vantagem da topologia Half-bridge,
Figura 11, em relao a Double-ended Forward que a forma de onda de sada
de um conversor Half-bridge tem o dobro da frequncia que um conversor
Double-ended Forward, o que implica na reduo do filtro de sada.
e) Full-bridge: Este conversor, apresentado na Figura 12, possui o dobro
de interruptores se comparado ao Half-bridge. Entretanto, submetido a
menores esforos de tenso e corrente, as demais caractersticas so semelhantes
ao conversor Half-bridge. Geralmente, o conversor Full-bridge empregado em
aplicaes de altas potncias, o que no o caso da fonte auxiliar.
f) Flyback: A principal vantagem em relao as topologias citadas anteriormente
que possui apenas um interruptor e no necessrio filtro LC na sada, o que
46

reduz significativamente o volume do conversor, principalmente quando se

necessita vrias sadas isoladas. Por este motivo largamente utilizada como
fonte auxiliar para baixas potncias. No entanto, esta topologia submete o
interruptor a grandes esforos de tenso, se fazendo necessrio circuitos de
amortecimento, o que implica em uma reduo de rendimento.
g) Double-ended Flyback: Tem funcionamento semelhante a topologia Flyback. A
vantagem que ela grampeia a tenso sobre os interruptores ao nvel da tenso
de entrada, protegendo-os e devolvendo a energia armazenada na indutncia de
disperso entrada. A desvantagem em relao a topologia Flyback que utiliza
mais semicondutores.

D1 L

+
C1 S1 C Vo
-

VCC

C2 S2
D2

Figura 11 Conversor Half-bridge.

D1 L

+
S1 S3 C Vo
-

VCC

S2 S4
D2

Figura 12 Conversor Full-bridge

 47

D
+
C Vo
-
VCC

Figura 13 Conversor Flyback.

S1a D1 DO

+ Vpri -
VCC Lsec Vsec CO Vo
Lpri

D2 S1b

Figura 14 Conversor Double-ended Flyback.

Para realizar a escolha de qual topologia empregar, alguns aspectos como potncia
processada, tenso de alimentao, custo e volume devem ser avaliados. Para estas fontes, a
indstria j estabeleceu um padro de utilizao. Esse padro relaciona a tenso de entrada com
a potncia desejada. De acordo com este padro pode-se determinar uma topologia
recomendada para cada caso como mostra a Figura 15 (BROWN, 2001).
Segundo a Figura 15, a topologia que melhor se enquadra nas caractersticas
apresentadas para fonte auxiliar do lado BT a topologia Flyback. Entretanto, como citado
anteriormente a topologia Flyback requer a utilizao de circuitos de amortecimento e/ou
grampeadores que geralmente so do tipo RCD (resistor, capacitor e diodo) dissipativos, ou
seja, eles no aproveitam a energia armazenada nos circuitos de proteo. Isso ocasiona perdas
que diminuem a eficincia do conversor principalmente quando se opera em alta frequncia.
Logo, outras alternativas devem ser avaliadas.
48

1000
Half-bridge

Flyback
Tenso Entrada DC (Volts)

Full-bridge
100

62 V
No - Full-bridge
Isolado
10 Buck
Picos de Corrente Muito
Altos

10 100 1000

Potncia de Sada (Watts)

Figura 15 - Topologias utilizadas em fontes auxiliares de alimentao,

relao Tenso de entrada x Potncia de sada. Fonte:(BROWN, 2001, p.30).

Apesar da topologia Half-bridge conter mais semicondutores que a topologia Flyback,

se for ressonante, ela pode operar em ZVS (do ingls - Zero Voltage Switching), ou seja, comuta
com zero de tenso sobre os interruptores. Isso faz com que as perdas de comutao sejam
prximas a zero, o que uma grande vantagem em operaes de alta frequncia. Alm disso, a
topologia Half-bridge aplica somente a metade da tenso de entrada no transformador. Para os
casos que se necessita um reduzido ganho esttico, essa caracterstica benfica, pois reduz-se
pela metade a relao de espiras necessrias.

2.3. Fonte Lado MT

Para a fonte auxiliar do lado MT inicialmente realizou-se uma avaliao com o intuito
de verificar a possibilidade da utilizao de divisores capacitivos para rebaixar a tenso de
entrada. Assim, seria possvel utilizar alguma topologia de conversores convencionais.
Entretanto, isto acarreta em um desiquilbrio das tenses dos capacitores de barramento,
conforme anlise a seguir.
 49

2.3.1. Anlise das correntes em capacitores conectados em srie

Para analisar a influncia do desiquilbrio das correntes em capacitores conectados em

srie considera-se o circuito da Figura 16, (ALVES; OTHERS, 2003). Onde as impedncias Z1
e Z2 representam diferena de corrente drenada de cada capacitor.
Aplicando a Lei de Kirchhoff das tenses e das correntes no circuito da Figura 16. Tem-
se, respectivamente:

= 1 () + 2 () (1)

1 () = () 1 () (2)

2 () = () 2 () (3)

() = 1 () 2 () = 2 () 1 () (4)

Reescrevendo (4) em funo da tenso resulta em:

1 () 2 ()
() = = 2 (2 ()) 1 (1 ()) (5)
1 2

+ I1
C1
IF VC1 Z1
IC1
-
Vcc + Ic

VC2 C2
Z2
IC2
- I2

Figura 16 Circuito equivalente para anlise da influncia do desiquilbrio de corrente em capacitores

conectados em srie. Fonte: (ALVES; OTHERS, 2003).
50

Aplicando a transformada de Laplace em (5) e assumindo que a condio inicial dos

capacitores igual a 1 = 2 = /2, tem-se:

1 () 2 ()
= 2 2 () 1 1 () + ( 2 ) (6)
1 2 2 1

Rearranjando:

2 1 1 1 1 2
2 () = 1 () ( ) 2 ( ) (7)
1 1 + 2 2 2 1 + 2 2

Aplicando a transformada de Laplace em (15) e substituindo em (7) e considerando 1 =

2 = , tem-se:

(2 1) + 1 + 2
1 () ( )= (8)
1 + 2

Supondo que a diferena entre as correntes que circulam pelos capacitores seja
representada por uma diferena entre as impedncias dadas por:

2
1 = = 1 2 = (9)

Substituindo as relaes dadas em (9) na equao (8) e isolando 1 tem-se:

+
1 () = ( ) (10)
( 1) 2 + (1 + )

Por fim, aplicando a transformada inversa de Laplace em (10), obtm-se:

( 1) ( 1+ )
1 () = + 2 (11)
(1 + ) 2( + 1)

A tenso em 2 pode ser obtida substituindo (11) em (15):

( 1) ( 1+ )
2 () = ( + 2 ) (12)
(1 + ) 2( + 1)

Para uma melhor visualizao da influncia da diferena de correntes nos capacitores

de barramento, traou-se um grfico da tenso no capacitor 2 dada em (12) para diferentes
relaes , cujo pode ser visualizado na Figura 17.
 51

V
1200

=100
=50
900

=1
600

300

=0,1

=0,01
0,5 1 1,5 2 s
Figura 17 Variao da tenso no capacitor C2 em funo da relao de impedncias.

Ao utilizar um divisor capacitivo para obteno da fonte auxiliar, a impedncia 1 da

Figura 16 tende a ser infinita. Neste caso, por (9), tem-se que o tende a zero. Isso faz com
que o capacitor 2 seja descarregado, vide Figura 17. A nica forma de manter a tenso no
capacitor em seu valor constante seria fazendo 1 = 2 . Em outras palavras, faz-se necessrio
conectar um resistor que consuma a mesma corrente drenada pela fonte auxiliar.
Por estes motivos, a utilizao de divisores capacitivos torna-se invivel. Se por algum
motivo o barramento operar em alguma tenso diferente da nominal, a corrente drenada pelo
resistor ser diferente da corrente drenada pela fonte, ou seja, 1 o que ocasiona
desequilbrio da tenso dos capacitores no divisor capacitivo.
Alm disso, a utilizao de topologias padres considerando o barramento total traz
alguns inconvenientes. O primeiro refere-se aos altos nveis de tenso que os semicondutores
devem suportar. Nesses nveis de tenso, faz-se necessria a utilizao de circuitos de proteo
ou de grampeamento. Se esses circuitos forem RCD h uma limitao na frequncia de
comutao, pois quanto maiores os nveis de tenso envolvidos maior a energia armazenada
nestes circuitos e, consequentemente, maior o tempo necessrio para que essa energia seja
dissipada (GRBOVIC, 2009). Assim, o elemento magntico pode se tornar volumoso. Portanto,
a utilizao de topologias padro no so apropriadas para fontes auxiliares alimentadas em
52

mdia tenso. Para estes casos se faz necessria a utilizao de alguma topologia no
convencional. No entanto, antes de avaliar as topologias que so utilizadas em mdia tenso
interessante avaliar as caractersticas dos semicondutores e como eles se comportam em
elevados nveis de tenso de bloqueio.

2.3.2. Semicondutores de potncia

Na eletrnica de potncia existe uma variada gama de interruptores e suas reas de

aplicao so delimitadas pela frequncia de operao, tenso de bloqueio e corrente de
conduo. Quando se deseja trabalhar com frequncias de comutao acima de 20kHz, os
interruptores indicados so IGBT e MOSFET. O IGBT, na maioria das vezes, suporta tenses
de bloqueio e corrente maiores se comparado ao MOSFET. Porm, no que tange a comutao,
o IGBT mais lento que o MOSFET principalmente na sada de conduo, pois ele apresenta
uma corrente de cauda devido a caractersticas intrnsecas de fabricao (RASHID, 2001).
O MOSFET, quando em conduo, apresenta uma caracterstica resistiva. Assim, se a
corrente de conduo for alta, as perdas tambm sero. Esta resistncia de conduo est
correlacionada a tenso de bloqueio do semicondutor e pode ser aproximada por ( )2,6 ,
onde a tenso de ruptura do MOSFET (GRBOVIC, 2009).
Ento, de um modo geral ao optar-se em trabalhar com IGBTs deve-se operar com
frequncias menores, o que acarreta em elementos magnticos maiores. Se a opo for pelo
MOSFET deve-se utilizar topologias que reduzem a tenso sobre os semicondutores, assim
utilizam-se dispositivos de menor tenso e consequentemente reduz-se as perdas em conduo.
Ressalta-se que as fronteiras de operao dos semicondutores vm sendo expandidas,
medida que novas tecnologias so descobertas para substituir semicondutores de silcio (Si). Os
semicondutores mais recentes so construdos com carboneto de silcio (SiC) e nitreto de glio
(GaN) (BALIGA, 2012). Esses semicondutores, alm de suportar maiores nveis de tenso e
apresentar a capacidade de operar em elevadas temperaturas, contm menores perdas de
conduo e de comutao (LIDOW; STRYDOM, 2012). Os semicondutores de GaN tendem a
ser mais eficientes que os de SiC (SANKEN ELECTRONIC CO, LTDA., 2015). Porm, isso
ainda no se verifica na prtica devido m qualidade do material GaN (PARK;
PETTERSSON; CANALES, 2013). Por outro lado, interruptores de SiC esto ficando maduros,
mais prximo de seu limite terico e j so utilizados na indstria principalmente como diodo
Schottky (KAMINSKI; HILT, 2012), e em alguns casos como interruptores controlados
 53

(AGGELER et al., 2007; BHATTACHARYA et al., 2010; LIU; WONG; MOOKKEN, 2014;
SIEMIENIEC; KIRCHNER, 2011).
Contudo, a utilizao de interruptores controlados com tecnologia SiC ou GaN necessita
circuitos de acionamento de maior complexidade (ISE et al., 2011; NORLING; LINDHOLM;
DRAXELMAYR, 2012), pois estes dispositivos so mais sensveis a anomalias na tenso de
acionamento (ZHAO, BIN et al., 2013). Isso acarreta em um conjunto interruptor e circuito de
acionamento de custo relativamente elevado atualmente, se comparado aos dispositivos de Si,
como mostrado em (PITTINI; ZHANG; ANDERSEN, 2013). Ento, quando se faz necessrio
vrios dispositivos, o custo total envolvido se torna muito elevado, apesar da melhor eficincia.
Devido ao fato da utilizao de 12 fontes auxiliares no lado MT, se estes dispositivos
forem utilizados o custo total tornar-se- considervel. Alm disso, uma das caractersticas
desejadas para a fonte auxiliar a robustez. Como ela estar prxima ao conversor de potncia,
provavelmente, este provocar rudos eletromagnticos, que poder ocasionar problemas, uma
vez que estes dispositivos so muito sensveis a rudos. Por estes motivos, optou-se pela
utilizao de interruptores de Si que j esto consagrados nos circuitos da rea de eletrnica de
potncia.
Pela necessidade de uma fonte auxiliar compacta, optou-se em operar com alta
frequncia. Ento, decidiu-se utilizar interruptores do tipo MOSFET, que por sua vez, exige
topologias que reduzam a tenso de bloqueio do interruptor.

2.3.3. Estudo das topologias utilizadas em mdia tenso

Antes de verificar quais as topologias que melhor se aplicam para este caso, vale
relembrar as caractersticas da fonte auxiliar do lado MT:
a) Tenso de alimentao: 1200V nominal, mas deve suportar 2400V;
b) Potncia de Sada: 50W;
c) Isolao galvnica: 2400V.
d) Nmero de sadas isoladas: 3.

Quando se trabalha em altos nveis de tenso comum a utilizao de topologias que

reduzam a tenso aplicada sobre os interruptores. Uma das solues empregadas a utilizao
de conversores em srie, onde N conversores CC-CC isolados so conectados em srie. Isto
reduz a tenso de barramento em N vezes, permitindo a utilizao de interruptores de menor
54

tenso. Para garantir o equilbrio de potncia drenada da entrada, as sadas destes conversores
devem ser conectadas em paralelo. Ento, este tipo de estrutura nomeada como conversores
ISOP (do ingls Input Series - Output Parallel). Outra vantagem desta estrutura diz respeito
ao ganho esttico. Esta topologia permite alcanar um reduzido ganho esttico utilizando uma
baixa relao de espiras no transformador, uma vez que a tenso aplicada no enrolamento
primrio dos transformadores reduzida em N vezes. Ademais, distribuir a converso total de
energia em pores menores, divididas nos N conversores, torna a converso de potncia mais
eficiente (AYYANAR; GIRI; MOHAN, 2004), e a conexo paralela da sada tambm contribui
para a reduo do filtro de sada.
No entanto, a utilizao de N conversores implica na necessidade de N transformadores.
Apesar de haverem trabalhos que realizam o acoplamento destes transformadores (CHEN et
al., 2003; QIAN; LEHMAN, 2008), isso implica em complicaes no processo de manufatura,
devido ao grande nmero de conexes necessrias. Alm disso, para que os conversores operem
de forma balanceada, a tenso de entrada e a corrente de sada devem ser igualmente
distribudas entre os conversores, o que aumenta a complexidade do controle (GRBOVIC ,
2009). Esta distribuio igualitria se torna mais difcil a medida que em aplicaes prticas
existem diferenas entre os conversores, devido aos distintos valores de disperses e
capacitncias intrnsecas do circuito (AYYANAR; GIRI; MOHAN, 2004; KIM; YON; CHO,
2001). Por estes motivos, tornam-se interessantes topologias que utilizam apenas um elemento
magntico e com poucas conexes.
H uma linha de pesquisa que estuda conversores com reduzido ganho esttico.
Geralmente, estes conversores so de trs nveis e utilizam conversores ressonantes do tipo LC
ou LLC, (GU; LU; QIAN, 2004; LEE; MOON, 2011; LI et al., 2013). Em resumo, utiliza-se
um divisor capacitivo no barramento e conecta-se dois conversores ressonantes em srie, Figura
18 (LI et al., 2013). Essa topologia tem como grande vantagem a comutao em ZVS, o que
praticamente elimina as perdas de comutao. No entanto, para que isso acontea necessrio
que um determinado nvel de corrente circule pelo lado primrio. Como a fonte auxiliar requer
baixa potncia e alimentada em mdia tenso, a corrente primria pequena o que pode
prejudicar o funcionamento deste circuito. Alm disso, topologias de trs nveis aplicam metade
da tenso do barramento sobre os interruptores, o que ainda um valor elevado para esta
aplicao considerando a utilizao interruptores do tipo MOSFET, devido a margem de
segurana de 100% adotada no projeto. Por estes motivos, essa topologia foi descartada neste
trabalho.
 55

Do1 Lo Vout
S1 CS1
Cb1
C1 Vd
S2 CS2 n2 Co Ro
Lk
Vcc n2
S3 iLk n1
CS3

C2
S4 CS4 Cb2
Do2

Figura 18 - Conversor trs nveis LLC ressonante. Fonte:(LI et al., 2013).

Outra possibilidade para reduzir os esforos de tenso nos interruptores a utilizao

de topologias multinveis. Dentro das distintas classes de topologias multinveis h duas que
contm trabalhos interessantes para esta aplicao. As topologias que utilizam diodos de
grampeamento, chamados de NPC (do ingls Neutral Point Clamped), patenteada por
(BACKER, 1980) e apresentada em artigo por (NABAE; TAKAHASHI; AKAGI, 1981) e as
topologias que utilizam capacitores flutuantes que foram apresentadas por (MEYNARD;
FOCH, 1992).
Essas topologias tem como principais vantagens a reduo de tenso nos interruptores
e a capacidade de sintetizar formas de onda com reduzido contedo harmnico e baixo /,
o que reduz as interferncias eletromagnticas causadas pelo conversor. Em contrapartida, elas
utilizam um grande nmero de semicondutores o que as tornam mais complexas que os
conversores tradicionais.
No entanto, a fonte auxiliar de alimentao no necessita de fluxo bidirecional de
energia, assim possvel substituir alguns interruptores por diodos reduzindo a complexidade
do conversor e o nmero de circuitos de comando. Em (TORRESAN; HOLMES; SHRAGA,
2004) duas propostas de fontes auxiliares alimentadas em mdia tenso so apresentadas. Uma
baseada na topologia NPC unidirecional operando como conversor Flyback, Figura 19
(TORRESAN; HOLMES; SHRAGA, 2004), e a outra baseada na topologia de capacitores
flutuantes unidirecional, Figura 20 (TORRESAN; HOLMES, 2005).
56

Barramento AT Vout
Csnub D3 C4
Rsnub Carga
C1
R1
Dsnub AT Tx
D1
C2 Q1 ~
R2

~
D2 Q2 Controle PWM

~
Realimentao

C3 Circuito de comando
R3 Q3
Sensor de corrente

~
Alimentao auxiliar
Filtro LP
Raux ISen sor

Figura 19 - Fonte auxiliar de alimentao baseada na topologia NPC quatro nveis operando como
conversor Flyback. Fonte:(TORRESAN; HOLMES; SHRAGA, 2004)

Barramento AT
Controle PWM
Q3 Circuito de comando
~

Inicializao
Alimentao Auxiliar
Q2
~

Realimentao
Resistores Pr-Carga

Q1 ~
~

C2 C1

D1 SCR1 L1

D2
C3
Carga
D3

Figura 20 - Fonte auxiliar de alimentao baseada na topologia de capacitores flutuantes quatro nveis.
Fonte:(TORRESAN; HOLMES, 2005)
 57

A topologia baseada no conversor NPC quatro nveis, utiliza trs interruptores e dois
diodos de grampeamento. Esta topologia reduz os esforos sobre os interruptores e grampeia a
tenso sobre os interruptores 2 e 3 . Porm, ela no protege o interruptor 1, fazendo-se
necessria a utilizao de circuito de amortecimento. Alm disso, neste tipo de topologia o valor
de tenso grampeada limitada pelos capacitores 1 , 2 e 3 . Assim, os interruptores 2 e 3
ficam submetidos as tenses dos capacitores 2 e 3 respectivamente, porm, o interruptor 1
deve suportar a soma da tenso do capacitor 1 com a tenso que rebatida ao enrolamento
primrio. Deste modo, para que interruptores iguais possam ser utilizados deve-se manter a
tenso nos capacitores de barramento desbalanceadas, o que no comum e implica em
complexidade no controle deste conversor. Alm disso, segundo o autor o controle no
consegue atuar de forma direta na tenso dos capacitores, ento, resistores devem ser
conectados em paralelo com os capacitores para garantir o balanceamento de tenso o que
inviabiliza a utilizao desta topologia.
J a topologia de capacitores flutuantes torna-se mais interessante a esta aplicao. Esta
estrutura apresenta quatro nveis, sendo que alguns so redundantes, o que permite controlar a
tenso sobre os capacitores flutuantes. Porm, esta topologia no isolada, apesar de uma
proposta para isolao ter sido apresentada na literatura, (TORRESAN; HOLMES, 2005), ela
no interessante, pois no permite que a tenso de sada seja regulada. No entanto, a utilizao
desta topologia somada a um conversor isolado de baixa tenso pode ser uma alternativa
atraente.
Em (COELHO, 2004) tambm apresentada uma soluo interessante, Figura 21. Neste
caso o autor utiliza um conversor NPC unidirecional de dois braos que opera como conversor
Double-ended Flyback. Este conversor modulado de forma que todos os interruptores entram
em conduo ao mesmo tempo, ou seja, sempre aplicado a tenso total do barramento no
enrolamento primrio. Na sada de conduo, h uma sequncia determinada para garantir o
grampeamento de tenso dos interruptores. Para realizar a equalizao de tenso nos capacitores
de entrada, o autor prope dividir o enrolamento primrio em duas partes. Assim, o ponto mdio
deste enrolamento conectado ao ponto mdio do divisor capacitivo e a equalizao realizada
de forma automtica.
A tcnica de balanceamento dos capacitores de entrada interessante. Porm, necessita
de dois enrolamentos primrios idnticos o que difcil de se obter na prtica, principalmente
quando se trabalha com elevada isolao galvnica. Alm disso, o balano de tenso acarreta
em sobrecorrentes circulando pelos interruptores. Ainda, essa estrutura topolgica submete os
interruptores a metade da tenso de barramento, o que neste caso, ainda elevado devido a
58

margem de segurana adotada pelo projeto. No entanto, aumentando-se o nmero de nveis essa
topologia passa a ser interessante, pois essa alterao reduz os esforos sobre os interruptores.
Desta forma, existem duas topologias a serem consideradas para a aplicao proposta
neste trabalho. A primeira consiste na utilizao de um conversor com capacitores flutuantes,
(TORRESAN; HOLMES, 2005), somada com a utilizao de um conversor isolado de baixa
tenso. A segunda baseada no conversor apresentado por (COELHO, 2004), porm com maior
nmero de nveis. Estas duas topologias sero melhor estudadas nos prximos captulos, a fim
de avaliar qual apresenta melhor desempenho.

2.4. Concluso

Este captulo realizou um estudo sobre as topologias que so comumente empregadas

em fontes auxiliares de alimentao e verificou-se que para as fontes de baixa tenso, os
conversores que a indstria geralmente utiliza so o Flyback ou o Half-bridge. O conversor
Flyback contm menor nmero de componentes e elementos magnticos, o que o torna menos
custoso. Porm, faz-se necessria a utilizao de circuitos de proteo no semicondutor
principal o que pode diminuir seu rendimento. O conversor Half-bridge, apesar de possuir mais
componentes, tem como caracterstica a comutao suave o que praticamente elimina as perdas
de comutao. Desta forma, uma melhor avaliao que envolva custo, perdas e volume deve
ser realizada para concluir qual conversor utilizar. Esta anlise ser realizada no captulo que
detalhar a fonte de baixa tenso.

S1
D1

S2

Vcc
S3
D2
Vo
S4

Figura 21 - Conversor Flyback trs nveis com grampeamento NPC. Fonte:(COELHO, 2004).
 59

Posteriormente, durante a apresentao deste captulo, constatou-se que as topologias

utilizadas em baixa tenso no so boas alternativas para a fonte auxiliar alimentada em mdia
tenso. Ento, realizou-se um estudo sobre os interruptores de potncia com o intuito de
delimitar as barreiras em que cada semicondutor se encontra e definir qual interruptor utilizar.
Apesar de apresentarem melhor desempenho, os interruptores de SiC e GaN no sero
utilizados, devido a sensibilidade dos circuitos de acionamento e tambm ao custo total
envolvido, j que sero necessrias 12 fontes auxiliares de mdia tenso. Desta forma, optou-
se pelo MOSFET de Si, pois deseja-se operar em altas frequncias para reduzir o volume da
fonte auxiliar.
Posteriormente, mostrou-se que para obter um bom rendimento utilizando MOSFET,
deve-se reduzir a tenso aplicada sobre ele. Assim, estudou-se as topologias que apresentam
essa caracterstica. Os conversores ISOP tem um funcionamento relativamente simples e eficaz,
porm necessitam de muitos elementos magnticos, o que tende a aumentar o volume da fonte
auxiliar, principalmente quando vrias conexes so necessrias. Alm disso, faz-se necessrio
um controle mais elaborado o que aumenta a complexidade do conversor. Os conversores
ressonantes, necessitam de um valor mnimo de corrente circulante no lado primrio. Como a
fonte auxiliar de baixa potncia e alimentada em mdia tenso, a corrente circulante baixa,
o que pode ocasionar problemas de operao. Ainda, essas estruturas aplicam metade da tenso
de barramento sobre os interruptores, o que para a utilizao de MOSFET ainda um valor alto.
Finalmente, apresentou-se fontes que utilizam conversores multinveis. Estes
conversores so bastante complexos, porm essa complexidade pode ser reduzida tornando-os
unidirecionais. Foram discutidos alguns trabalhos j realizados com essas topologias e dois
deles se mostraram aplicveis para este caso, desde que algumas alteraes sejam feitas.
4. TOPOLOGIA CAPACITOR FLUTUANTE COM CONVERSOR CC-CC
ISOLADO DE BAIXA TENSO

4.1. Introduo

Esta alternativa implica na utilizao de um conversor de capacitores flutuantes

unidirecional apresentada por (TORRESAN; HOLMES, 2005), conectada em cascata com uma
topologia de conversor CC-CC isolado convencional conforme Figura 22. O conversor de
capacitores flutuantes rebaixa a tenso do barramento CC para nveis de operao
convencionais, abaixo de 500V. O conversor de baixa tenso utilizado para obter as sadas
isoladas necessrias fonte auxiliar de alimentao.
Por se tratar de dois conversores conectados em cascata, eles podem ser analisados
separadamente. Ento, primeiro ser realizada uma anlise do conversor de capacitores
flutuantes e depois ser avaliada qual a topologia de baixa tenso a ser utilizada. Ainda, por se
tratar de topologia multinvel interessante definir o nmero de nveis do conversor.

4.2. Definio do nmero de nveis do conversor

Antes de apresentar o conversor de capacitores flutuantes deve-se definir o nmero de

nveis, pois esta caracterstica est diretamente relacionada com o nmero de interruptores
necessrios (13) e tambm com a tenso de bloqueio que estes interruptores devem suportar
(14).

= 2( 1) (13)

Mdulo Lado MT

Sada
1
+ Conversor Conversor
Sada
1200Vcc Capacitores CC-CC 2
- Flutuantes Isolado Sada
3

Figura 22 Estrutura fonte auxiliar com conversor capacitores flutuantes com conversor CC-CC isolado.
62

Onde:
- nmero de interruptores.
- nmero de nveis do conversor.

A tenso que os interruptores devem suportar dada por:

= (14)
1

Ao passo que se deseja uma fonte auxiliar robusta, quanto menor o nmero de nveis
melhor. Entretanto, viu-se que para os conversores de trs nveis apresentados na reviso
bibliogrfica a tenso que os interruptores devem suportar ainda elevada considerando a
utilizao de MOSFETs e a margem de segurana adotada pelo projeto. Ento decidiu-se em
utilizar conversores de quatro nveis. Assim, para conversores de quatro nveis tem-se por (13)
que so necessrios 6 MOSFETs e a tenso aplicada sobre eles, segundo (14), 400V, quando
em operao nominal. Devido a margem de segurana que ser empregada no projeto do SST,
so necessrios MOSFETs que suportem no mnimo 800V.

4.3. Conversor de Capacitores Flutuantes Unidirecional

A Figura 23 apresenta o conversor de capacitores flutuantes quatro nveis, unidirecional

e monofsico. Para garantir a proteo dos interruptores a tenso nos capacitores flutuantes
deve ser mantida regulada em:

= (15)
1

Onde:
= 1,2

De acordo com (15), em regime de operao permanente as tenses sobre 1 e 2

devem ser mantidas reguladas em /3 e 2 /3, respectivamente. Obedecendo essa regra,
este conversor capaz de aplicar quatro nveis de tenso distintos sobre a carga. A Tabela 5
apresenta os estados de conduo possveis com o respectivo valor da tenso de sada, assim
como o que acontece com os capacitores flutuantes. A tabela utiliza sinais binrios, onde 0
significa que o interruptor est aberto e 1 em conduo.
 63

S3

S2

S1
+ Io
+
Vcc C2 VC2 C1 VC1
- -

D1

+
Carga Vo
D2
-

D3

Figura 23 - Conversor de capacitores flutuantes unidirecional 4 nveis.

Tabela 5 Estados de conduo do conversor de capacitores flutuantes 4 nveis.

Estados de conduo Ao nos capacitores Tenso de

S3 S2 S1 VC2 VC1 sada (V)
0 0 0 - - 0
0 0 1 - Descarrega /3
0 1 0 Descarrega Carrega /3
0 1 1 Descarrega - 2 /3
1 0 0 Carrega - /3
1 0 1 Carrega Descarrega 2 /3
1 1 0 - Carrega 2 /3
1 1 1 - -

No entanto, a utilizao desta topologia tem como objetivo rebaixar a tenso do

barramento CC, de forma controlada, para nveis de tenso onde se possa utilizar conversores
com topologias convencionais. Por este motivo, torna-se interessante obter na sada sempre o
menor nvel de tenso, /3. De acordo com a Tabela 5 h trs estados de conduo que
64

possibilitam esta regulagem, eles foram nomeados como etapas de conduo e so reescritas na
Tabela 6.
Como pode ser observado na Tabela 6, de acordo com o estado de conduo adotado os
capacitores flutuantes se carregam ou descarregam. Logo, esses capacitores tem o nvel de
tenso delimitada por (15) com uma oscilao que ocasionada pela modulao. Entretanto,
essas variaes de tenso devem ser limitadas, caso contrrio o conversor no protege os
interruptores e nem regula a tenso de sada no nvel desejado. Assim sendo, o conversor deve
operar de forma a manter a tenso sobre seus capacitores flutuantes reguladas. As etapas de
conduo apresentadas na Tabela 6 so apresentadas na Figura 24 e descritas abaixo. As formas
de onda de cada etapa de operao podem ser visualizadas na Figura 25.

4.3.1. Etapa 1

Durante a Etapa 1 representada pela Figura 24 a, o interruptor 3 est em conduo e a

2
corrente circula do barramento CC passando pelo capacitor 2, fazendo = 3 .

Neste intervalo, a corrente de carga carrega o capacitor 2. Quando este capacitor alcana o
nvel de tenso mxima estabelecido pelo adotado, ele deve ser descarregado, ento inicia-
se a outra etapa.

Tabela 6 Estados de conduo do conversor de capacitores flutuantes para operao como

fonte auxiliar de alimentao

Estados de conduo Ao nos capacitores Tenso

Etapas de sada
S3 S2 S1 VC2 VC1
(V)
Etapa 1 1 0 0 Carrega - /3
Etapa 2 0 1 0 Descarrega Carrega /3
Etapa 3 0 0 1 - Descarrega /3
 65

S3

S2

S1
Io Io Io
2 2 VCC VCC
Vcc C2 VCC Vcc C2 VCC C1 Vcc C1
3 3 3 3

D1 D1

Carga Carga Carga

D2 D2

D3 D3

a) b) c)

Figura 24 Estados de conduo do conversor de capacitores flutuantes unidirecional de quatro nveis.

4.3.2. Etapa 2

Nesta etapa, Figura 24 b, o interruptor 2 entra em conduo colocando o capacitor 2

2 1
em srie com o capacitor 1, fazendo = 3 3 . Durante esse intervalo, o capacitor

2 se descarrega enquanto o capacitor 1 se carrega, quando 2 alcanar a tenso mnima

estipulada pelo , ou 1 alcanar a tenso mxima, muda-se a etapa de conduo.

4.3.3. Etapa 3

Na Etapa 3, Figura 24 b, coloca-se em conduo o interruptor 1, isto pe o capacitor

1
1 em paralelo com a carga, fazendo = 3 , e por consequncia descarrega este capacitor,

quando 1 alcanar a tenso mnima estabelecida pelo , troca-se o estado de conduo.

Como pode ser observado o funcionamento deste conversor depende da corrente de
carga, entretanto para este caso no h variaes significativas na carga. Pois, mesmo quando
o SST opera a vazio, seus conversores continuam operando para sintetizar a tenso de sada da
rede de BT. Logo, as cargas da fonte auxiliar praticamente no se alteram.
De acordo com os estados de conduo apresentados, a tenso na carga se mantm
sempre regulada em /3 e contm a mesma oscilao dos capacitores flutuantes, assim, a
corrente mdia de sada pode ser definida por:
66

S3

S2

S1

VC2 t
VC2_MAX

2Vcc/3

VC2_MIN

VC1 t
VC1_MAX

Vcc/3

VC1_MIN

Vo t
Vo_MAX

Vcc/3

Vo_MIN

t0 t1 t2 t3 t

Figura 25 Formas de onda conversor de capacitores flutuantes.

= = (16)
/3

Ainda, a corrente instantnea que circula pelo capacitor flutuante dada por:

= (17)

Em um intervalo de tempo fixo, a corrente que circula pelo capacitor pode ser calculada
por:

= = (18)

 67

Essa corrente a mesma corrente mdia de sada . Ento igualado (16) e (18), pode-
se avaliar a influncia da frequncia de operao, bem como a variao de tenso na
escolha dos capacitores flutuantes:

3
= (19)

A Figura 26 mostra os resultados de (19), em funo da frequncia de comutao e para

diferentes limites de variaes de tenso ( ) no brao do conversor de capacitores flutuantes.
Para este grfico foram consideradas constantes a potncia de sada e a tenso de alimentao.
Nota-se que a variao de tenso ( ) tem influncia considervel na escolha da capacitncia
de brao. Entretanto, a escolha de um elevado pode danificar os interruptores, uma vez que
so estes capacitores que limitam a tenso que os interruptores devem suportar.
Ainda, a capacitncia est diretamente relacionada ao volume de um capacitor, quanto
maior a capacitncia maior ser seu volume. Este fator se agrava conforme aumenta a tenso
suportada pelo capacitor (SANCHES, 2010). Ento, quanto menor a frequncia de operao,
mais volumosos sero os capacitores flutuantes e consequentemente o conversor.

800nF

vc=3V
600nF vc=2V

400nF

vc=5V
200nF
vc=4V

fsw
50kHz 100kHz 150kHz 200kHz
Figura 26 Relao da capacitncia de brao em funo da frequncia de comutao e da variao de
tenso permitida em cada brao do conversor de capacitores flutuantes.
68

Entretanto, essa conexo altera a capacitncia total do brao, desta forma para conseguir
a padronizao dos capacitores, faz-se necessrio a utilizao de bancos de capacitores, o que
aumenta consideravelmente o volume do conversor. Outro fator agravante, que cada brao
dos capacitores flutuantes deve suportar distintos nveis de tenso, vide (15). Logo, para que
seja possvel utilizar capacitores com a mesma especificao de tenso, comum a utilizao
de capacitores conectados em srie.
Por estes motivos, interessante que o conversor opere em altas frequncias. No
entanto, isto aumenta as perdas de comutao nos dispositivos semicondutores. Ento, uma
anlise de perdas torna-se interessante para anlise da influncia da frequncia de operao nas
perdas totais do conversor.

4.3.4. Anlise de perdas nos semicondutores

As anlises de perdas realizadas nesta seo so baseadas em (RASHID, 2001). As

perdas em semicondutores de potncia so divididas em perdas por conduo e perdas por
comutao. Primeiramente, ser realizada a anlise de perdas dos MOSFETs e depois dos
diodos.

4.3.4.1. MOSFET

O MOSFET se comporta como uma resistncia quando em conduo. Deste modo, as

perdas por conduo podem ser calculadas da mesma forma que em um resistor:

2
= (20)

Onde:
- resistncia de conduo do dispositivo;
corrente eficaz que circula pelo dispositivo.

As perdas por comutao so divididas em perdas na entrada em conduo e perdas na

sada de conduo. A energia necessria para a entrada em conduo calculada pelo tempo
que o dispositivo leva at que a corrente alcance seu valor mdio. Esse parmetro fornecido
na folha de dados do componente.
 69

= () (21)
0

Onde:
tenso entre os terminais dreno e source do MOSFET;
corrente mdia que circula pelo dispositivo;
tempo de subida (do ingls rise time).

Por caractersticas construtivas o MOSFET contm um capacitor intrnseco entre seus

terminais dreno e source ( ). Quando o MOSFET est aberto, o capacitor intrnseco est
carregado e com tenso , quando o dispositivo entra em conduo a energia armazenada
neste dispositivo descarregada na resistncia de conduo do MOSFET. Logo, esta dissipao
de energia deve ser considerada na entrada em conduo.

1
= 2 (22)
2

Onde:
Capacitncia intrnseca do MOSFET.

J na sada de conduo a dissipao de energia acontece enquanto a corrente decresce

de seu valor mdio at zero, tempo este denominado (do ingls fall time)

= () (23)
0

Durante esse instante, a capacitncia intrnseca do MOSFET carregada, porm isto

no acarreta em desperdcio de energia. Ento, as perdas por comutao so dadas pela soma
de (21), (22) e (23) e multiplicadas pela frequncia de operao do dispositivo:

= ( + + ) (24)

Como os MOSFETs atuais esto cada vez mais rpidos, quem exerce maior influncia
nas perdas de comutao a energia armazenada no capacitor intrnseco do dispositivo. Sendo
que em alguns casos as energias e so desprezadas dos clculos de perdas. Desta

forma, quando se deseja operar em altas frequncias a utilizao de um MOSFET com baixa
capacitncia imprescindvel.
70

Por fim, as perdas totais de um MOSFET so dadas pela soma das perdas em conduo
(20) com as perdas de comutao (24):

= + (25)

Desta forma, escolheu-se o MOSFET STF20N95K5 (STMICROELECTRONICS,

2012), pois alm da reduzida capacitncia , tambm apresenta reduzida resistncia de
conduo, em comparao aos demais dispositivos que suportam esta tenso de bloqueio. Suas
principais caractersticas so apresentadas na Tabela 7.

4.3.4.2. Diodo

O circuito equivalente de um diodo enquanto em conduo pode ser representado por

uma fonte de tenso em srie com um resistor. Desta forma, ele contm perdas referente a fonte
de tenso e referente a resistncia.

2
= + (26)

Onde:
- queda de tenso do diodo quando em conduo (do ingls Forward Voltage);
- resistncia do diodo.

Tabela 7 Caractersticas MOSFET STF20N95K5

Descrio Valor
75pF
12ns
20ns
950V
0,33
17A
530ns

As perdas de comutao, assim como nos MOSFETs, tambm se dividem em perdas na

entrada e sada de conduo. Sendo que as de entrada so dadas por:
 71

1
= (27)
2

Onde:
tempo em que o dispositivo leva para entrar em conduo (do ingls Forward Recovery
Time).

As perdas da sada de conduo esto relacionadas a caracterstica de recuperao

reversa dos diodos, e podem ser calculadas por:

1
= (28)
2

Onde:
tenso reversa suportada pelo diodo (do ingls Repetitive Reverse Voltage);
corrente reversa (do ingls Reverse Current);
tempo de recuperao reversa (do ingls Reverse Recovery Time).

Desta forma as perdas totais por comutao so dadas pela soma de (27) e (28)
multiplicados pela frequncia de comutao.

= ( + ) (29)

As perdas totais do diodo so:

= + (30)

Nos diodos as perdas de conduo so muito superiores que as perdas de comutao,

devido ao fato de os tempos envolvidos no processo de comutao serem muito pequenos.
Para uma melhor avaliao da influncia da frequncia de comutao nas perdas dos
semicondutores traou-se um grfico, Figura 27, que compara as perdas individuais do diodo e
do MOSFET. Para esse grfico levou-se em considerao o MOSFET descrito na Tabela 7 e o
diodo descrito na Tabela 8.
Nota-se que as perdas de comutao no diodo e de conduo no MOSFET podem ser
desprezadas para essa anlise. Ainda, a partir de 50kHz as perdas de comutao no MOSFET
tornam-se maiores que as perdas de conduo no diodo. Entretanto, como pode ser visto na
Figura 26, as capacitncias necessrias para a frequncia de 50kHz ainda so considerveis o
72

que resulta em um banco de capacitores volumoso. Logo, deve-se escolher uma frequncia que
no aumente consideravelmente as perdas de comutao e que no resulte em um banco de
capacitores volumoso.
Desta forma, a frequncia escolhida para a operao deste conversor foi 100kHz. Deste
modo, as perdas nos diodos e nos interruptores so praticamente iguais, pois independente do
estado de conduo sempre h dois diodos e um interruptor em conduo.
Assim, assumindo-se os dados apresentados na Tabela 4, adotando-se uma variao
mxima de tenso sobre os capacitores flutuantes de v = 5V, tem-se por (19) a capacitncia
total necessria para cada brao:

Tabela 8 Caractersticas diodo MURS480ET3G

Descrio Valor
800V
4A
1,53V
90A
100ns
75ns

W
2
Perdas Comutao
1,5 MOSFET

Perdas Conduo
1
Diodo
Perdas Conduo
MOSFET
0,5
Perdas Comutao Diodo

0 50 100 150 kHz

Figura 27 - Relao entre Perdas de Comutao e Perdas de Conduo do MOSFET STF20N95K5 e do diodo
MURS480ET3G para distintas frequncias de operao.
 73

3
= = 250 (31)

Outro fator que merece ser discutido trata-se do tipo de capacitor a utilizar para os braos
flutuantes. Os capacitores mais utilizados dentro da eletrnica de potncia so os eletrolticos,
pois apresentam elevada eficincia volumtrica e menor custo. Entretanto, estes apresentam
uma elevada resistncia srie equivalente (do ingls Equivalent Series Resistance ESR),
o que aumentam as perdas de conduo. Para aplicaes de elevada tenso, os capacitores de
filme de polipropileno vem substituindo os capacitores eletrolticos (AMARAL, 2010). Apesar
de conter um maior volume, eles contm menor ESR para aplicaes acima de 500V (WANG;
BLAABJERG, 2014). Os capacitores de polipropileno so capazes de suportar elevados picos
de corrente e apresentam maior vida til que os eletrolticos (TSUBOI et al., 2010). Por este
motivo, optou-se pela utilizao deste tipo de capacitor.
Assim, pode-se utilizar o capacitor B32684 (EPCOS AG, 2015) de 400V e 560nF. Para
o brao interno so necessrios dois destes capacitores conectados em srie. J para o brao
externo, devido a maior tenso, faz-se necessrio quatro capacitores em srie e para a igualar a
capacitncia deve-se conectar em paralelo mais um brao com essa mesma configurao.
Um fator negativo na utilizao desta topologia refere-se inicializao deste conversor.
Para que o conversor de capacitores flutuantes opere de forma correta e limite a tenso aplicada
sobre os interruptores, os capacitores devem estar regulados com seus respectivos nveis de
tenso. Porm, antes de o SST ser energizado, estes capacitores estaro descarregados. Se o
barramento CC de mdia tenso for energizado antes dos capacitores flutuantes, no h
garantias de que os interruptores estaro protegidos. Desta-forma, essa topologia requer um
circuito de pr-carga prprio, o que acarreta em custos adicionais.

4.4. Conversor isolado

O conversor de capacitores flutuantes de quatro nveis rebaixa a tenso do barramento

CC para /3. Ento, se o SST estiver operando em nveis nominais, a tenso de alimentao
para a fonte isolada 400V. Alm disso, a fonte deve possuir 3 sadas de 15V com isolao
galvnica de 2400V e potncia total de 50W.
Como discutido no captulo anterior, segundo a Figura 15 quando se trata de fontes
auxiliares com um grande nmero de sadas isoladas, alimentadas em at 500V e com potncia
de at 100W, a topologia indicada a Flyback. No entanto, se em alguma situao crtica, o
74

SST operar com menos mdulos que o projetado, a tenso se elevar e por consequncia a
tenso de sada do conversor de capacitores flutuantes. O aumento dessa tenso acarreta em
maiores perdas ao conversor Flyback, pois o interruptor submetido a maiores estresses de
tenso, o que significa um aumento da energia a ser dissipada pelo circuito de amortecimento.
Desta forma, o conversor Flyback convencional no interessante para essa aplicao.
Ainda conforme o captulo anterior, as outras duas melhores possibilidades so o
conversor Half-bridge ou o Double-ended Flyback. O conversor Half-bridge mais volumoso,
pois necessita filtro indutivo na sada, porm tem como grande vantagem a possibilidade de
operar em ZVS. J o Double-ended Flyback no necessita filtro indutivo na sada o que reduz
consideravelmente seu volume, alm disso, ele limita a tenso sobre os interruptores e devolve
para a entrada a energia armazenada na indutncia de disperso.
Para que o conversor Half-bridge opere em ZVS faz-se necessrio utilizar um tanque de
ressonncia. O projeto desse tanque depende da tenso de entrada e pode-se garantir a condio
de ZVS para uma determinada faixa de tenso. Entretanto, se mais de um mdulo do SST sair
de operao a variao da tenso de entrada ser elevada e assim o conversor deixa de operar
em ZVS e pode at tornar-se instvel.
Por este motivo optou-se por utilizar o Double-Ended Flyback conforme Figura 28. Este
conversor opera de forma semelhante ao Flyback convencional. A diferena que na sada de
conduo dos interruptores, quando o pico de tenso alcana o nvel da tenso de entrada os
diodos D4 e D5 so polarizados diretamente limitando a tenso sobre esses dispositivos e
devolvendo a energia armazenada na indutncia de disperso para a entrada.
DO1

Lsec1 Vsec1 CO1 Vo1 RL1

S1a D4

+ Vpri -
VCC
Lpri

D5 S1b
DOn

Lsecn Vsecn COn Von RLn

Figura 28 Conversor Double-Ended Flyback

 75

4.4.1. Projeto Conversor Double-Ended Flyback

Definido o conversor a ser utilizado deve-se realizar o projeto para uma futura anlise
de perdas. Este conversor deve ter as mesmas caractersticas de tenso de sada e potncia que
foram descritas para a fonte do lado MT na Tabela 2, porm a tenso de alimentao menor.
Todos os requisitos utilizados para o projeto do Double-Ended Flyback so apresentados na
Tabela 9.
Deseja-se operar no modo de conduo descontnuo (MCD), pois assim garante-se a
no saturao do elemento magntico. Desta forma, o projeto deste conversor segue os mesmos
passos que para um conversor Flyback convencional em MCD e foi realizado pelo mtodo
apresentado em (BROWN, 2001).
A indutncia crtica dada por:

2

= = 3,24 (32)
2

Tabela 9 Caractersticas Double-Ended Flyback

Descrio Smbolo Valor

Tenso de Alimentao
400V
(nominal)
Tenso de sada 15V
Nmero de sadas isoladas 3
Sada de maior potncia 1 e 2 20W
Sadas de menor potncia 3 10W
Potncia Total de Sada 50W
Frequncia de operao 100kHz
Razo cclica mxima 0,45
Razo cclica mnima 0,30
Classe de Isolao 2,4kV
76

Como o conversor deve operar em MCD a indutncia necessita ser menor que a crtica,
ento escolheu-se:

= 2 (33)

Com a indutncia definida, pode-se calcular as correntes circulantes no lado primrio,

sendo a corrente de pico (34), mdia (35) e eficaz (36):

= = 900 (34)

= = 203 (35)
2

= = 349 (36)
3

De posse dos valores das correntes pode-se definir o elemento magntico a ser
empregado. O projeto magntico foi realizado seguindo o mtodo apresentado em
(MCLYMAN, 2004) e consta no Apndice A, suas caractersticas so apresentados na Tabela
10.
Como no secundrio temos um enrolamento com menor potncia que os demais, as
correntes diferem de um secundrio para outro. Desta forma as correntes mdias para os
secundrios podem ser calculadas por:

1
1 = = 667 (37)

3
3 = == 200 (38)

Para o clculo da corrente de pico nos secundrios deve-se saber o tempo de descarga
da indutncia magnetizante que dado por:
 77

Tabela 10 - Caractersticas do transformador do Double-Ended Flyback

Descrio Smbolo Valor

Ncleo 40/17/12
Nmero de espiras no
47
primrio
Nmero de espiras no
5
secundrio
Condutor primrio 25AWG
Nmero de condutores
1
primrio em paralelo
Condutores para os
1
secundrios de maior 22AWG
2
potncia
Nmero de condutores dos
1
secundrios de maior 2
2
potncia em paralelo
Condutor secundrio de
3 27AWG
menor potncia
Nmero de condutores
secundrio de menor 3 2
potncia em paralelo

2
= ( 2 ) = 5,01 (39)

21
1 = = 2,66 (40)

23
3 = = 798 (41)

Por fim, calcula-se a corrente eficaz para cada sada:

78

1
1 = 1 = 1,268 (42)
3

1
3 = 3 = 381 (43)
3

Com as correntes dos enrolamentos secundrios definidas possvel definir os diodos a

serem utilizados nos secundrios. A Tabela 11 mostra as caractersticas para o diodo dos
secundrios de maior potncia EPG50C e para o de menor potncia ES3D/DB.

4.5. Acoplamento dos conversores

No acoplamento destes conversores, faz-se necessrio um indutor para evitar que

ocorram picos de corrente devido a conexo de capacitores em paralelo.
Considerando que a tenso do barramento, referente ao lado do Double-Ended Flyback
seja sempre constante com valor /3, a mxima tenso sobre o indutor de acoplamento ser
o mximo permitido aos capacitores flutuantes. Sabendo que a tenso em um indutor dada
por:

= (44)

e assumindo que a mxima variao de tenso nos capacitores flutuantes v = 5V e a variao

mxima na corrente de I = 2A, a indutncia de acoplamento necessria de:

Tabela 11 Caractersticas dos diodos dos secundrios

Diodo EPG50C Diodo ES3D/DB

Descrio Valor Descrio Valor
150V 140V
5A 3A
0,95V 0.9V
50A 10A
50ns 25ns
 79

= = 25 (45)

Outro atributo que deve ser levado em considerao no acoplamento dos conversores se
d pela pr-carga necessria ao conversor de capacitores flutuantes. Segundo (TORRESAN;
HOLMES, 2005), durante a pr-carga os capacitores flutuantes so descarregados pelos diodos
que compem o brao inferior 1, 2 e 3, causando uma instabilidade na equalizao destes
capacitores. Assim, faz-se necessrio desconectar o conversor isolado do conversor de
capacitores flutuantes durante o perodo de pr-carga. Para isso deve-se adicionar um
interruptor em srie com o indutor de acoplamento, Figura 29. Este interruptor pode ser um
semicondutor de potncia ou at mesmo um rel. Entretanto, este interruptor deve suportar o
mesmo nvel de tenso dos demais semicondutores, ou seja, 800V.
Alm disso, faz-se necessrio um capacitor conectado ao barramento de acoplamento.
Este capacitor deve suportar no mnimo 800V devido a margem de segurana adotada pelo
projeto. Para o projeto deste capacitor adotou-se uma variao de tenso mxima de v = 2V.
Ento deve-se utilizar um capacitor que, mesmo para o pior caso de conduo, permanea
dentro deste limite de variao de tenso.
O caso crtico acontece quando a tenso de sada do conversor de capacitores flutuantes
menor que a tenso no barramento de acoplamento. Durante este instante, o capacitor do
barramento de acoplamento deve fornecer toda a energia para o Double-Ended Flyback. Porm,
como os dois conversores operam em 100kHz este instante de tempo ser de no mximo um
perodo. Ento, a capacitncia necessria pode ser calculada por (18), o valor de corrente
utilizada para o clculo a corrente mdia drenada pelo Double-Ended Flyback, dada por (35).
Assim:
S3

DO1
S2

Lsec1 Vsec1 CO1 Vo1 RL1

S1 Lacop
+ +
Vcc C2 VC2 C1 VC1
- - Sacop
D1 S1a D4

VCC + Vpri -
3
Cbar
D2 DOn
Lpri
D5 S1b L COn Von RLn
secn Vsecn
D3

Figura 29 Conversor de capacitores flutuantes e Double-Ended Flyback.

80

= = 1 (46)

4.6. Anlise de rendimento das topologias propostas

Aps ter calculado as correntes circulantes no circuito e definido os componentes que

sero utilizados, torna-se interessante estimar o rendimento do conversor, como segue.

4.6.1. Conversor Capacitores Flutuantes

Segundo as etapas de operao apresentadas anteriormente e que podem ser visualizadas

na Figura 24, sempre h um MOSFET e dois diodos em conduo. Alm disso, a corrente que
circula pelo conversor a mesma corrente do lado primrio do Double-Ended Flyback, ento
como o MOSFET utilizado o mesmo e a frequncia de operao tambm, as perdas neste
dispositivo so as mesmas. H tambm as perdas referente ao MOSFET utilizado no
acoplamento. Para este caso foi considerado que ele sempre est em conduo, desta forma as
perdas de comutao foram desconsideradas. Para o clculo das perdas nos diodos foi
considerado o dispositivo apresentado na Tabela 8. Os clculos das perdas nos semicondutores
foram realizados utilizando as equaes descritas nos tpicos 4.3.4.1 e 4.3.4.2 e as correntes
calculadas no tpico 4.4.1.
Estimar as perdas em capacitores no uma tarefa simples, pois a ESR deste
componente varia consideravelmente de acordo com a temperatura, frequncia de operao e
tambm com seu tempo de vida til. Segundo (Power Film Capacitor Application Guide,
[S.d.]), a resistncia hmica total que contribui para as perdas de energia em um capacitor de
filme de polipropileno, para frequncias de at 100kHz, est na unidade de m. A folha de
dados do capacitor utilizado B32684(EPCOS AG, 2015), apresenta um grfico para ESR,
porm este grfico no considera o tempo de utilizao deste capacitor. Entretanto, para se ter
uma noo das perdas envolvidas utilizou-se o valor contido neste grfico, que para frequncia
de operao de 100kHz est em torno de 100m. Assim pode-se estimar as perdas hmicas
referente a cada capacitor:
 81

2
= = 12,18 (47)

As perdas totais do conversor de capacitores flutuantes so apresentadas na Tabela 12.

4.6.2. Double-Ended Flyback

Para o lado primrio foram considerados o MOSFET e diodo apresentados na Tabela 7

e Tabela 8, respectivamente. Para o lado secundrio foram considerados os diodos apresentados
na Tabela 11. Os diodos D4 e D5, do lado primrio, foram desconsiderados nesta anlise, devido
ao pequeno tempo que ficam conduzindo. A relao de perdas de cada componente assim como
as perdas nos elementos magnticos que so apresentados na Tabela 13, esto descritas no
Apndice B.
O total de perdas para esta topologia, considerando a frequncia de operao em
100kHz apresentado na Tabela 14. A estimativa de rendimento para este conversor de
83,83%, o que no uma estimativa ruim, considerando que o conversor opera em elevados
nveis de tenso e, por requisitos de projeto, est utilizando componentes sobredimensionados.

Tabela 12 - Perdas Conversor Capacitores Flutuantes

Quantidade de
Potncia Total
Componente Potncia Dissipada componentes em
Dissipada
operao
Perdas MOSFET 0,903W 1 0,903W
Perdas diodo
0,386W 2 0,773W
MURS480ET3G
Capacitor B32684 12,18mW 4 48,72mW
Perdas totais no Conversor Capacitores Flutuantes ,
82

Tabela 13 Perdas Semicondutores de Potncia Double-Ended Flyback

Quantidade de
Potncia Total
Componente Potncia Dissipada componentes em
Dissipada
operao
Perdas MOSFET 0,712 2 1,425
Perdas diodo EPG50C 0,848 4 3,393
Perdas diodo ES3D/DB 0,646W 2 1,291W
Perdas Tranforlador
0,135W 1 0,135W
Flyback
Perdas Indutor
0,114W 1 0,114W
Acoplamento
Perdas totais no Double-Ended Flyback ,

Tabela 14 Total de perdas da arquitetura proposta

Componente Potncia Total Dissipada

Perdas MOSFET 2,328W
Perdas diodo entrada 0,773W
Perdas diodos sada 4,684W
Perdas elemento magntico 0,249W
Perdas capacitores flutuantes 0,0487W
Perdas totais da arquitetura proposta ,
Rendimento , %

4.7. Concluso

Este captulo apresentou uma das propostas para obter a fonte de alimentao para o
lado MT do SST. Essa estrutura utiliza dois conversores em cascata, sendo um no isolado
operando em mdia tenso e outro isolado em baixa tenso. Inicialmente foi apresentado o
conversor de capacitores flutuantes, no isolado, que opera em mdia tenso. Este conversor
tem como objetivo rebaixar a tenso do barramento do lado MT para nveis BT de forma
controlada, isto feito atravs de seus capacitores flutuantes que devem ser mantidos
equalizados.
 83

Antes de projetar o banco de capacitores, realizou-se uma anlise da influncia da

frequncia de operao nas perdas dos dispositivos semicondutores. Com essa anlise,
constatou-se que as perdas nos interruptores so maiores que as perdas nos diodos a partir de
50kHz. No entanto, essa frequncia requer um elevado valor de capacitncia para o brao do
conversor flutuante o que resulta em um grande volume. Ento adotou-se para a operao do
conversor a frequncia de 100kHz.
Aps apresentar a topologia de mdia tenso, realizou-se uma breve discusso sobre
qual topologia de conversor utilizar para se obter as sadas isoladas. Decidiu-se pela utilizao
do Double-Ended Flyback devido ao fato que este conversor protege os interruptores de picos
de sobretenso e tambm por no necessitar filtro indutivo na sada. Ento este conversor foi
projetado.
Posteriormente, discutiu-se sobre o acoplamento destes conversores, onde necessrio
utilizar um indutor para limitar os picos de corrente, e um banco de capacitores para o
barramento de acoplamento. Ento abordou-se a inicializao do conversor de capacitores
flutuantes, o qual se faz necessrio a pr-carga de seus capacitores para garantir a proteo de
sobretenso nos interruptores. Durante essa pr-carga os conversores devem ser desacoplados
para evitar a descarga dos capacitores flutuantes, ento se faz necessrio a utilizao de mais
um interruptor em srie com o fluxo de potncia. Este interruptor pode ser eletromagntico ou
semicondutor e deve suportar a tenso de 800V.
Por fim, foi realizado uma estimativa de eficincia do conversor. Para isso, foram
calculadas as perdas referentes a cada dispositivo e constatou-se que o conversor apresenta um
rendimento de 83,83%, o que no considerada baixo, levando em considerao que o
conversor opera em altos nveis de tenso e est utilizando componentes sobre dimensionados.
 5. CONVERSOR DOUBLE- ENDED FLYBACK MULTINVEL

5.1. Introduo

Esta sugesto baseia-se no conversor estudado por (COELHO, 2004), porm contm
maior nmero de nveis e tambm utiliza uma estratgia de modulao distinta. O prprio
conversor multinvel fornece as sadas isoladas, desta forma s se faz necessrio um conversor
conectado ao barramento CC conforme Figura 30. A seguir a topologia proposta ser
apresentada e projetada.

5.2. Conversor Double-Ended Flyback multinvel

Para conversores com grampeamento com diodos a relao entre nveis de tenso,
nmero de interruptores necessrios e tenso aplicada sobre estes interruptores so as mesmas
do conversor de capacitores flutuantes apresentadas em (13) e (14). Desta forma, tambm ser
utilizado um conversor com quatro nveis.
O conversor proposto mostrado na Figura 31, e tem o princpio de operao
semelhante ao conversor Double-ended Flyback convencional. Os interruptores entram em
conduo ao mesmo tempo, ento a energia armazenada na indutncia mtua e depois
repassada para o secundrio. A principal diferena est na sada de conduo, pois os
interruptores devem sair em sequncia para garantir o grampeamento atravs dos diodos de
proteo. O sentido de corrente unidirecional e o ponto no enrolamento primrio representa a
entrada da corrente.

Mdulo Lado MT

Sada
Conversor 1
+ Double-ended Sada
1200Vcc Flyback 2
- Quatro Nveis Sada
3

Figura 30 Estrutura fonte auxiliar Lado MT com Conversor Double-Ended Flyback quatro nveis.
86

DO1

S3a
Lsec1 Vsec1 CO1 RL1
C1

S2a D1
D6

D4
VCC C2 S1a
D5 Vpri
DOn
Lpri S1b

Lsecn COn RLn

Vsecn
D3 S2b
C3

D2 S3b

Figura 31 Conversor Double-Ended Flyback quatro nveis

Esta topologia permite aplicar quatro nveis distintos de tenso sob o enrolamento
primrio do transformador. A Tabela 15 apresenta todos os estados de conduo possveis. O
conversor opera em MCD para evitar a saturao do ncleo, ento o ganho esttico dado por:

= (48)
2

Como a fonte auxiliar de alimentao requer baixos nveis de tenso na sada, o ganho
esttico deve ser baixo. Considerando que carga seja constante e que o conversor opere com
um limite mnimo de razo cclica, conclui-se por (48) que para alcanar o baixo ganho esttico
faz-se necessrio operar em frequncias elevadas e/ou ter um valor elevado de indutncia.
Entretanto, se a tenso que aplicada sobre o enrolamento primrio, , for reduzida, pode-
se reduzir significativamente os valores de indutncia do conversor, uma vez que essa relao
quadrtica.
Pelos motivos acima descritos, prope-se uma modulao que aplique sempre a menor
tenso possvel no enrolamento primrio. Assim, pode-se empregar um indutor acoplado
Flyback de menor indutncia e com menor relao de espiras, reduzindo volume e custo de
 87

produo. A Tabela 16 apresenta os estados de conduo que aplicam o menor nvel de tenso
sobre o enrolamento primrio.

Tabela 15 Estados de Conduo Flyback Quatro Nveis

Estados de conduo Ao nos capacitores Tenso

de sada
S3a S2a S1a S1b S2b S3b VC3 VC2 VC1
(V)
0 0 0 1 1 1 - - - 0
0 0 1 1 1 0 - - - 0
0 0 1 1 1 1 Descarrega Carrega Carrega /3
0 0 1 1 0 0 - Carrega - /3
0 1 1 1 0 0 - - - 0
0 1 1 1 1 0 Carrega Descarrega Carrega /3
0 1 1 1 1 1 Descarrega Descarrega Carrega 2 /3
1 1 1 0 0 0 - - - 0
1 1 1 1 0 0 Carrega Carrega Descarrega /3
1 1 1 1 1 0 Carrega Descarrega Descarrega 2 /3
1 1 1 1 1 1 Descarrega Descarrega Descarrega

Tabela 16 - Estados de Conduo Flyback Quatro Nveis para operao como fonte auxiliar.

Estados de conduo Ao nos capacitores Tenso

de
Estados
S3a S2a S1a S1b S2b S3b VC3 VC2 VC1 sada
(V)
Estado
1 1 1 1 0 0 Carrega Carrega Descarrega /3
1
Estado
0 1 1 1 1 0 Carrega Descarrega Carrega /3
2
Estado
0 0 1 1 1 1 Descarrega Carrega Carrega /3
3
88

A partir desta tabela nota-se que os interruptores 1 e 1 conduzem em todos os

estados e que os interruptores 3 e 2 operam de forma complementar a 2 e 3 ,
respectivamente. Logo, quando em conduo os interruptores seguem a seguinte regra: 1 =
1 , 2 =
3 e 3 =
2 . A seguir sero descritas as etapas de operao do conversor para
os trs estados de conduo apresentados na Tabela 16.

5.2.1. Etapas de operao

Para simplificar a anlise as seguintes suposies so feitas:

a) O circuito opera em regime permanente;
b) Todos os semicondutores so ideais;
c) Os capacitores em paralelo com os interruptores so iguais e constantes;
d) Os capacitores do barramento CC so considerados idnticos e com tenso
constante em /3.

Cada estado de conduo opera por um perodo e sempre utilizado o estado que
descarrega o capacitor com o maior nvel de tenso. Alguns passos so comuns para os trs
estados de conduo, ento a explicao das etapas de operao esto divididas em quatro
tpicos nomeados como: Estado 1, Estado 2, Estado 3 e Estados em comum. A Figura 34 mostra
as formas de onda de todas as etapas descritas.

5.2.1.1. Estado 1

Este estado entra em operao quando a tenso no capacitor 1 maior que a tenso
em 2 e 3.
a) Primeira etapa ( , ): Os interruptores 3 , 2 , 1 e 1 so colocados em
conduo e aplicam /3 no enrolamento primrio. Esta disposio faz com que
o capacitor 1 seja descarregado enquanto 2 e 3 so carregados. Durante este
intervalo ocorre o armazenamento de energia nos indutores acoplados do
Flyback, Figura 32 a.
b) Segunda etapa ( , ): O interruptor 3 retirado de operao, a corrente
passa a circular pelo capacitor que est em paralelo com o interruptor
carregando-o. A medida que este capacitor carregado a tenso sobre o
 89

enrolamento primrio diminui. Esta etapa termina quando a tenso deste

capacitor alcana /3, Figura 32 b.
c) Terceira etapa ( , ): O diodo 6 entra em conduo. Neste momento a
tenso sobre o enrolamento primrio do transformador tambm 0V, Figura 32
c.
d) Quarta etapa ( , ): O interruptor 2 retirado de operao, a corrente passa
a circular pelo capacitor que est em paralelo com a chave. Durante esta etapa a
tenso no enrolamento primrio torna-se negativa. Esta etapa termina quando a
soma da tenso nos capacitores em paralelo com os interruptores 3 e 2
2
igual a 3 . Neste momento o diodo 4 diretamente polarizado, Figura 32

d.
DO1 DO1
Lsec1 Lsec1
S3a S3a
+

+
CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

-
S2a S2a

D4 S1a V D4 S1a V
+ pri - + pri -
VCC VCC
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

C3 COn
RLn
C3 + COn
RLn
3 Vsecn 3 Vsecn
S3b S3b
-

a) b)

DO1 DO1
Lsec1 Lsec1
S3a S3a
+

CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

S2a S2a

D4 S1a V D4 S1a V
VCC + pri - VCC + pri -
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

c) d)
Figura 32 - Estado de Conduo 1: a) Primeira etapa; b) Segunda etapa; c) Terceira etapa; d) Quarta etapa.
90

5.2.1.2. Etapas em Comum

As etapas que sero descritas nesta seo so comuns a todos os Estados de Conduo,
e acontecem nos durante os intervalos de tempos mostrado entre parnteses.
a) Primeira etapa ( , ); ( , ); ( , ): Nesta etapa os diodos 4 e 5
esto diretamente polarizados. A tenso sobre o enrolamento primrio /3,
esta condio se mantem at que os interruptores 1 e 1 sejam retirados de
conduo, Figura 33 a.
b) Segunda etapa ( , ); ( , ); ( , ): Os interruptores 1 e 1 so
retirados de conduo ao mesmo tempo. Isto pode ser realizado porque eles
pertencem a braos distintos. A corrente circula pelos capacitores paralelos,
carregando-os. A etapa termina quando a soma da tenso dos trs capacitores em
paralelo com os interruptores, do mesmo brao, alcana o nvel da tenso de
entrada, Figura 33 b.
c) Terceira etapa ( , ); ( , ); ( , ): Os diodos 1 e 2 so
diretamente polarizados, e permanecem conduzindo at que toda a energia
armazenada na indutncia de disperso seja devolvida para a entrada. Durante
esta etapa a tenso aplicada sobre o enrolamento primrio , Figura 33 c.
d) Quarta etapa ( , ); ( , ); ( , ): A energia armazenada nos
indutores acoplados Flyback entregue para a carga e a tenso no enrolamento

primrio , Figura 33 d.

e) Quinta etapa ( , ); ( , ); ( , ): Quando toda energia entregue a

carga o diodo de sada deixa de conduzir e a carga passa ser alimentada pelo
capacitor de sada. A tenso sobre o enrolamento primrio 0V, Figura 33 e.
 91

DO1 DO1
Lsec1 Lsec1
S3a S3a

+
CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1

-
S2a S2a

D4 S1a V D4 S1a V
+ pri - + pri -
VCC VCC
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC

+
C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

-
a) b)

DO1 DO1
Lsec1 Lsec1
S3a S3a
+

+
CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

-
S2a S2a

D4 S1a V D4 S1a V
VCC + pri - VCC + pri -
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

+
C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

c) d)
DO1
Lsec1
S3a
+

CO1
VCC Vsec1 RL1
C1
3 D6 D1
-

S2a

D4 S1a V
VCC + pri -
C2 D5
VCC 3 Lpri
S1b

S2b DOn
D3 D2 Lsecn
VCC
+

C3 COn
3 Vsecn
RLn
S3b

e)

Figura 33 Etapas de operao em comum a todos estados de conduo: a) Primeira etapa; b) Segunda etapa; c)
Terceira etapa; d) Quarta etapa; e) Quinta etapa.
92

S3a
S2a

S1a, S1b
S2b
S3b

Ipri

Vpri
Vin/3

-Vin/3
n Vo
-Vin
Isec

t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11t12t13t14 t15 t16 t17t18t19t20t21t22t23 t24 t25

Figura 34 Formas de onda do Conversor Double-Ended Flyback quatro nveis.

5.2.1.3. Estado 2

Este estado de conduo ocorre quando a tenso no capacitor 2 for maior que s tenses
nos capacitores 1 e 3 .
a) Primeira etapa ( , ): Os interruptores 2 , 1 , 1 e 2 so colocados em
conduo, armazenando energia nos indutores acoplados Flyback. A tenso
aplicada no enrolamento primrio /3 e durante esta etapa o capacitor 2 se
descarrega enquanto 1 e 3 se carregam, Figura 35 a.
 93

b) Segunda etapa ( , ): Os interruptores 2 e 2 so retirados de conduo

ao mesmo tempo. A corrente circula pelos capacitores em paralelo carregando-
os. Quando a tenso nestes capacitores alcanarem /3, os diodos 4 e 5
entram em conduo, Figura 35 b. Ento repetem-se as etapas que so comuns a
todos os Estados de Conduo apresentadas na Figura 33.

5.2.1.4. Estado 3:

Este estado de conduo ocorre quando a tenso no capacitor 3 for maior que as tenses
em 1 e 2 .
a) Primeira Etapa ( , ): Os interruptores 1 , 1 , 2 e 3 so colocados em
conduo, armazenando energia nos indutores acoplados Flyback. A tenso
aplicada no enrolamento primrio /3 e durante esta etapa o capacitor 3
quem fornece energia para o primrio, descarregando-se enquanto 1 e 2 so
carregados, Figura 36 a.
b) Segunda etapa ( , ): O interruptor 3 retirado de operao, a corrente
passa a circular pelo capacitor que est em paralelo com o interruptor
carregando-o. A medida que este capacitor carregado a tenso sobre o
enrolamento primrio diminui. Esta etapa termina quando a tenso deste
capacitor alcana /3, Figura 36 b.

DO1 DO1
Lsec1 Lsec1
S3a S3a
+

CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

S2a S2a

D4 S1a V D4 S1a V
VCC + pri - + pri -
VCC
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

a) b)

Figura 35 - Estado de Conduo 2: a) Primeira etapa; b) Segunda etapa.

94

c) Terceira etapa ( , ): O diodo 3 entra em conduo. Neste momento a

tenso sobre o enrolamento primrio do transformador 0V, Figura 36 c.
d) Quarta etapa ( , ): O interruptor 2 retirado de operao, a corrente
passa a circular pelo capacitor que est em paralelo com a chave. Durante esta
etapa a tenso no enrolamento primrio torna-se negativa. Esta etapa termina
quando a soma da tenso nos capacitores em paralelo com os interruptores 3
2
e 2 igual a . Neste momento o diodo 5 diretamente polarizado,
3

Figura 36 d. Ento se repetem as operaes que so comuns a todos Estados de

Conduo apresentadas na Figura 33.

DO1 DO1
Lsec1 Lsec1
S3a S3a
+

+
CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

-
S2a S2a

D4 S1a V D4 S1a V
+ pri - + pri -
VCC VCC
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

+
C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

a) b)

DO1 DO1
Lsec1 Lsec1
S3a S3a
+

CO1 CO1
VCC Vsec1 RL1 VCC Vsec1 RL1
C1 C1
3 D6 D1 3 D6 D1
-

S2a S2a

D4 S1a V D4 S1a V
VCC + pri - VCC + pri -
C2 D5 C2 D5
VCC 3 Lpri VCC 3 Lpri
S1b S1b

DOn DOn
D3 D2 S2b Lsecn D3 D2 S2b Lsecn
VCC VCC
+

C3 COn C3 COn
3 RLn 3 RLn
Vsecn Vsecn
S3b S3b
-

c) d)

Figura 36 - Estado de Conduo 1: a) Primeira etapa; b) Segunda etapa; c) Terceira etapa; d) Quarta etapa.
 95

Uma caracterstica interessante que deve ser mencionada que se o conversor operar
em altas frequncias, como o caso, a capacitncia dos MOSFETs suficiente para garantir
o grampeamento dos mesmos. Ademais, pode ser visualizado nas etapas de operao
apresentadas que independente do estado de conduo escolhido, sempre h quatro
interruptores conduzindo. Ainda, os interruptores sempre entram em conduo ao mesmo
tempo, ou seja, o sinal PWM o mesmo. Assim, possvel realizar o acionamento de todo o
conversor atravs da comparao do sinal PWM com um sinal para selecionar os interruptores
que entram em conduo. O atraso na sada de conduo pode ser obtido utilizando distintos
resistores de disparo, como realizado em (COELHO, 2004).
Sendo assim, a distribuio do sinal PWM de acionamento pode ser realizado conforme
apresentado na Figura 37. Neste caso, utiliza-se uma porta lgica do tipo AND para comparar
o sinal PWM com o sinal de seleo. Esta estratgia permite a utilizao de um
microcontrolador de menor custo, pois s necessrio um sinal PWM ao invs de seis. Outra
vantagem ao utilizar esta estratgia de acionamento que a malha de controle atua da mesma
forma que para um conversor Double-ended Flyback convencional.
Ainda, essa estratgia de modulao permite que o controle e acionamento sejam feitos
de forma analgica, atravs de circuitos integrados, como por exemplo: TEA1733LT ou
LM2585. Neste caso, se faz necessrio a utilizao de multiplexadores para realizar a escolha
dos interruptores que devem ser acionados. No entanto, a utilizao de circuitos integrados
requer um grande cuidado em relao a blindagem de rudos eletromagnticos. Pois, devido aos
altos nveis de tenso envolvidos h rudos causados pelo / dos interruptores, que podem
afetar o controle do dispositivo.

G1a

Microprocessador G2a
VC1
A/D PWM

VC2 S1a
S2a
G3a, G1b
A/D
S3a,S1b
VC3 S2b
A/D S3b G2b

G3b

Figura 37 Sugesto de distribuio dos sinais de acionamento para o Flyback quatro nveis.
96

Outra vantagem que se obtm a partir da modulao proposta est relacionada a uma
limitao de ganho que se aplica aos conversores Double-Ended Flyback. Esta limitao foi
abordada por (COELHO, 2004), e ela acontece durante a etapa em que o enrolamento
secundrio entrega a energia que est armazenada na indutncia mtua para carga. Durante esta

etapa a tenso no enrolamento primrio dada por = , dependendo da relao de

espiras adotada, a tenso rebatida para o primrio pode se tornar maior que a tenso de entrada.
Se isso ocorrer, os diodos 1 e 2 sero polarizados e a energia armazenada na indutncia
devolvida para a entrada, no sendo entregue a carga, Figura 38. Entretanto, a modulao
adotada reduz a relao de espiras do transformador em 3 vezes, consequentemente a tenso
rebatida tambm diminui nesta proporo, o que praticamente elimina a possibilidade desta
situao ocorrer.
Uma caracterstica desfavorvel a esse conversor que os diodos de grampeamento
devem suportar distintos nveis de tenso. Assim, para que se possa utilizar dispositivos com as
mesmas especificaes comum utilizar diodos conectados em srie. Ento, substitui-se os
diodos 4 e 5, por dois conectados em srie e os diodos 1 e 2, por trs em srie. A
utilizao de mais diodos no acrescenta grande volume, como o caso dos capacitores
flutuantes, porm aumentam-se as perdas, j que a corrente circula por mais semicondutores.
DO1

S3a
Lsec1 Vsec1 CO1 RL1

C1

S2a D1
D6

D4
VCC C2 S1a
D5 Vpri

Lpri S1b DOn

Lsecn Vsecn COn RLn

D3 S2b

C3

D2 S3b

Figura 38 Situao em que a energia armazenada devolvida para entrada.

 97

Outra peculiaridade referente ao mdulo do SST, que aqui se torna uma vantagem est
no agrupamento dos capacitores de barramento. Devido a elevada tenso, o barramento do lado
MT composto por 6 capacitores conectados em srie, Figura 39. Deste modo, para esta
proposta, pode-se utilizar os mesmos capacitores do barramento CC, o que reduz o volume da
fonte auxiliar. Alm disso, a modulao proposta para o conversor Double-Ended Flyback
quatro nveis auxilia no equilbrio de tenso sobre capacitores, o que benfico para o conversor
de potncia. Ademais, o compartilhamento dos capacitores evita a necessidade de circuito de
pr-carga, pois a fonte auxiliar se beneficia da pr-carga do conversor principal.

5.3. Projeto do Conversor Double-Ended Flyback quatro nvies

Para que seja realizada uma comparao justa com a estrutura apresentada no captulo
anterior, este conversor ser projetado para a mesma frequncia de comutao, 100kHz. Visto
que a modulao utilizada sempre aplica /3 no enrolamento primrio, o elemento magntico
idntico ao projetado no captulo anterior, e apresentado no Apndice A, assim como as
correntes envolvidas. Desta, forma no se faz necessrio um novo projeto.
Alm disso, o conversor tem a mesma quantidade de nveis que o conversor de
capacitores flutuantes. Assim, os nveis de tenso envolvidos so os mesmos o que possibilita
a utilizao dos mesmos componentes.

5.4. Anlise de rendimento da topologia proposta

A medida que as grandezas envolvidas so as mesmas, as perdas nos componentes

tambm sero iguais. A diferena de rendimento se d pelo nmero de componentes em
operao.
Isolao 25kV
SST Mdulo 1

Figura 39 Distribuio dos capacitores no mdulo de potncia do SST

98

Conforme as etapas de operao que foram apresentadas, independentemente do estado

de conduo utilizado, sempre h quatro interruptores e, no mximo, trs diodos em conduo.
Alm disso, do mesmo modo que no Double-Ended Flyback, as perdas nos diodos 1 e 2,
foram desconsideradas, devido ao pequeno intervalo de tempo que permanecem em conduo.
A Tabela 17 lista as perdas no conversor Double-ended Flyback quatro nveis.
Esta topologia tem estimativa de rendimento de 82,34%, o que significa que ela menos
eficiente que a topologia de capacitores flutuantes. Essa diferena ocorre devido ao maior
nmero de semicondutores em conduo.

5.5. Comparao entre as topologias

Uma comparao entre as duas topologias apresentadas deve ser realizada para definir
qual ser utilizada como fonte auxiliar de alimentao para o lado MT. A Tabela 18 apresenta
uma relao da quantidade de componentes necessrios para cada topologia. O nmero de
MOSFETs o mesmo para ambas, assim como os diodos que so utilizados como retificadores
no lado secundrio. A principal diferena est no nmero de capacitores e diodos no lado
primrio.

Tabela 17 Perdas nos semicondutores de potncia do Conversor Double-Ended Flyback

quatro nveis

Quantidade de
Potncia Total
Componente Potncia Dissipada componentes em
Dissipada
operao
Perdas MOSFET 0,712W 4 2,849W
Perdas diodo
0,386W 3 1,157W
MURS480ET3G
Perdas diodo EPG50C 0,848W 4 3,393W
Perdas diodo ES3D/DB 0,646W 2 1,291W
Perdas Indutor
0,135W 1 0,135W
acoplado Flyback
Perdas totais Conversor Double-Ended Flyback quatro nveis ,
Rendimento , %
 99

Tabela 18 - Quantidade de componentes para as duas opes de fontes para o lado MT.

Capacitores
Conversor Double-
Flutuantes com
Descrio ended Flyback
Double-ended
quatro nvies
Flyback
Nmero de MOSFETs 6 6
Nmero de Primrio 800V 5 12
Diodos Secundrio 30V 6 6
Primrio 400V (Filme
6 0
de Polipropileno)
Nmero de Acoplamento - 400V
2 0
Capacitores (Filme de Polipropileno)
Secundrio 30V
6 6
(Eletroltico)
Nmero de elementos Magnticos 2 1

A topologia Double-ended Flyback quatro nveis requer um maior nmero de diodos,

pois so eles que realizam o grampeamento de tenso sobre os interruptores. No necessita
capacitores para o lado primrio, pois como citado anteriormente, essa topologia compartilha
os capacitores do barramento do conversor de potncia.
O conversor de capacitores flutuantes necessita de mais capacitores e necessrio um
barramento intermedirio para realizar o acoplamento dos conversores. Este barramento
composto por um filtro LC, onde o indutor limita a corrente circulante entre os conversores e o
capacitor deve manter a tenso no barramento em um nvel estvel. Logo, se fazem necessrios
um elemento magntico e um banco de capacitores adicionais.
A Tabela 19 apresenta as perdas para cada conversor proposto e consequentemente o
rendimento de cada conversor. Os dispositivos que tm maior peso nas perdas so diodos, como
o conversor Double-Ended Flyback quatro nveis contm mais diodos em conduo em relao
ao conversor de capacitores flutuantes, ele apresenta um rendimento inferior. Porm, esta
diferena de rendimento de apenas 1,49% e com o passar do tempo tende a diminuir, uma
vez que a resistncia ESR dos capacitores aumentam conforme eles envelhecem. Assim sendo,
pode-se afirmar que os conversores se equivalem em questo de rendimento.
100

Tabela 19 Comparao de perdas nos semicondutores para a fonte do Lado MT

Conversor
Capacitores
Double-Ended
Descrio Flutuantes + Double-
Flyback quatro
Ended Flyback
nvies
Perdas MOSFETs 2,328W 2,849W
Perdas Diodos 5,457W 5,842W
Perdas Elemento Magntico 0,249W 0,135W
Perdas Capacitores Flutuantes 0,0487W
Perdas Totais , ,
Rendimento Conversor , % , %

Apesar de no ter sido realizada uma anlise de custos, o conversor de capacitores

flutuantes tende a ser mais oneroso que o conversor Double-ended Flyback de quatro nveis.
Isso porque, o capacitor de polipropileno tem custo considervel e tambm porque se faz
necessrio um circuito adicional para realizar a pr-carga dos capacitores flutuantes.
Outra questo que deve ser levada em considerao para a escolha da topologia a ser
adotada em relao a complexidade do controle dos conversores. O conversor Double-ended
Flyback de quatro nveis necessita de um controle extremamente simples. Apenas um sinal
PWM necessrio para acionar todos os interruptores, deste modo, a malha de controle atua
como se fosse um conversor Double-ended Flyback convencional. Alm disso, a tenso nos
capacitores de barramento que devem ser monitorados, compartilham o mesmo ponto
referencial. Assim, pode-se realizar este monitoramento atravs de divisores resistivos.
J a proposta do conversor com capacitores flutuantes requer um controle mais
elaborado o que o torna custoso. Os braos compostos pelos capacitores flutuantes no
compartilham o mesmo referencial, assim se faz necessrio sensores de tenso isolados para
monitorar a tenso sobre estes dispositivos. Alm disso, so necessrios no mnimo 4 sinais
PWM distintos para o acionamento dos conversores. A inicializao deste conversor tambm
complexa, pois deve ser realizada em trs etapas: na primeira realiza-se a pr-carga dos
capacitores flutuantes com o conversor Double-Ended Flyback desconectado; na segunda
realiza-se a pr-carga do barramento intermedirio e s aps esse barramento estar carregado
que o conversor Double-ended Flyback pode iniciar a operar, o que se caracteriza a terceira
etapa.
 101

Por estes motivos, decidiu-se utilizar como fonte auxiliar de alimentao para o lado
MT o conversor Double-Ended Flyback quatro nveis. Apesar dele apresentar um rendimento
inferior, a simplicidade de operao foi fator determinante para essa escolha. Partindo do
princpio que a fonte deve ser robusta, quanto menos complexa for a inicializao e o controle,
menor a probabilidade de ocorrer algum problema.

5.6. Concluso

Neste captulo foi apresentada a segunda proposta para obteno da fonte auxiliar de
alimentao para o lado MT. Esta proposta baseada em um conversor Double-ended Flyback
de quatro nveis. Devido a disposio dos capacitores de barramento do conversor de potncia,
possvel utiliz-los como entrada da fonte auxiliar, o que reduz o volume da fonte auxiliar.
Tambm foi apresentada uma proposta de modulao que alm de minimizar o efeito
da limitao de ganho imposta pelas topologias Double-ended, possibilita alcanar um baixo
ganho esttico com um valor de indutncia reduzido. Alm disso, a estratgia de modulao
adotada auxilia na equalizao da tenso dos capacitores do barramento de MT, o que benfico
para o SST e elimina um dos problemas do conversor utilizado em (COELHO, 2004). Ainda, a
malha de controle atua como se estivesse controlando um conversor Double-ended Flyback
convencional, pois apenas um sinal PWM necessrio.
Por fim, realizou-se uma comparao entre as duas topologias apresentadas e decidiu-
se que o conversor Double-ended Flyback ser utilizado como fonte auxiliar no lado MT,
devido a simplicidade de seu controle.
6. DESENVOLVIMENTO DO CONVERSOR DOUBLE-ENDED FLYBACK
DE QUATRO NVEIS

6.1. Introduo

Este captulo apresentar o desenvolvimento do conversor Double-Ended Flyback de

quatro nveis utilizado como fonte auxiliar para o lado MT. Alm disso, este captulo trs o
projeto do controlador utilizado e os circuitos utilizados para o monitoramento de tenso e
acionamento dos interruptores. Assim, como o circuito de alimentao auxiliar. Por fim, so
apresentados os resultados experimentais obtidos para esta topologia.
O conversor Double-Ended Flyback quatro nveis foi implementado com os
componentes citados no captulo anterior e tambm com o elemento magntico projetado
conforme Apndice A.

6.2. Implementao do controle de conversor.

Para o controle do conversor foi utilizado o microcontrolador Stellaris LM4F120H5QR,

Figura 40, e a arquitetura que foi sugerida na Figura 37. Desta forma, desde que os atrasos
necessrios na sada de conduo sejam realizados via hardware, necessita-se de apenas um
sinal PWM para o acionamento dos interruptores. Ento pode-se dividir o controle do conversor
em duas malhas: uma responsvel pela equalizao das tenses nos capacitores do barramento
de entrada e a outra responsvel pela regulao da tenso de sada da fonte auxiliar. Estes
controles atuam concomitantemente e podem ser analisados separadamente.

Figura 40 - Microcontrolador Stellaris LM4F120H5QR.

104

6.2.1. Regulao da tenso nos capacitores de entrada

Para definir qual capacitor de entrada est mais carregado, faz-se necessrio circuitos
de medio de tenso nestes capacitores. O circuito utilizado como medidor de tenso
mostrado na Figura 41. Utiliza-se um destes circuitos para cada um dos trs pontos que devem
ser monitorados. As medies esto referenciadas ao terminal negativo do barramento do lado
MT, este medidor composto por 5 blocos que sero descritos a seguir.
Os divisores resistivos utilizados no bloco (I) so idnticos para os trs pontos de
medio. Desta forma, a tenso resultante no ponto Vm diferente para os trs medidores, pois
a tenso Vc para cada medidor 1200V, 800V e 400V, respectivamente. Ento, faz-se
necessrio compensar esta diferena de medida. O bloco (II) quem realiza a compensao
atravs da relao relao 4 /3 , com auxlio de um amplificador operacional. Ainda, o
capacitor 1 comporta-se como um filtro passa baixas para que os rudos de alta frequncia no
sejam amplificados. Aps este bloco, as tenses medidas esto no mesmo nvel de grandeza,
entretanto como o amplificador utilizado inversor faz-se necessrio inverter novamente o
sinal, o que feito pelo bloco (III). Neste bloco (III), utiliza-se um potencimetro para realizar
o ajuste fino das medidas e um filtro passa baixas. Aps ser invertido o sinal passa pelo
bloco(IV), o qual consiste de um filtro passa baixas de segunda ordem do tipo Sallen-Key,
utiliza-se este filtro para atenuar os rudos em alta frequncia. Finalmente, no bloco (V), utiliza-
se um capacitor para estabilizar o sinal e um diodo zener para proteger a entrada do conversor
A/D do microcontrolador. Neste ponto, o sinal est condicionado para ser conectado ao
microcontrolador.

C1 C2 C3
Vc
R4 R6
R1
R3 +Vcc A/D
R5 +Vcc
Vm - R7 R8 +Vcc
+ - R11 Micro
+ +
R2 -Vcc -
-Vcc C4 -Vcc C5 DZ
R9 R10

I II III IV V

Figura 41 Circuito de monitoramento da tenso nos capacitores de barramento

 105

6.2.2. Distribuio do sinal PWM

A Figura 42 mostra como realizada a seleo dos interruptores que devem ser
acionados. O microcontrolador l os sinais dos conversores A/D, compara para obter a
informao de qual capacitor est mais carregado e coloca nvel lgico alto nas sadas referente
aos interruptores que devem ser acionados (I). Na segunda etapa (II) realiza-se, atravs de uma
porta lgica do tipo AND, a comparao do sinal PWM com o sinal de seleo. Na sada da
porta lgica conecta-se um buffer para evitar quedas de tenso no sinal de acionamento. Aps
o buffer, utiliza-se um circuito para converter o sinal de tenso em corrente (III), pois o sinal
de corrente tem maior imunidade a rudos eletromagnticos. Por fim, o sinal de acionamento
conectado ao opto-acoplador ACNV3130 (IV).
Utiliza-se um circuito deste para cada interruptor do conversor, os sinais de acionamento
dos interruptores 1 e 1 no precisam vir do microcontrolador, pois estes interruptores
operam em todos estados de conduo. Nestes casos o sinal de seleo da porta lgica AND,
sempre estar em nvel lgico alto.

6.2.3. Acionamento dos interruptores

O acionamento dos interruptores realizado pelo circuito de disparo apresentado na

Figura 43. O opto-acoplador ACNV3130 tem isolao galvnica de 2,4 e contm um circuito
totem-pole integrado, desta forma alm de isolar ele amplifica o sinal de acionamento
proveniente do controle.

A/D 1 +Vcc
PWM R1 +Vcc
+ R3
A/D 2 - +
S3a -
-Vcc
A/D 3 S2a -Vcc
R2
A/D 4 S2b R4
S3b
LM4F120H5QR ACNV3130
I II III IV

Figura 42 Circuito de seleo dos interruptores a ser acionados

106

Durante a entrada em conduo a corrente de acionamento circula pelos resistores

e , como bem menor que a entrada em conduo praticamente a mesma
para todos os interruptores. Na sada de conduo o diodo 1 no permite que circule corrente
por , assim a sada de conduo limitada por . Desta forma utiliza-se valores
distintos para cada interruptor, assim se obtm o atraso de conduo necessrio para garantir o
grampeamento de tenso nos interruptores. Durante o bloqueio do interruptor aplica-se, por
1 , uma tenso negativa de 5 entre os terminais gate e source. Isso feito com intuito de
prevenir disparos acidentais do dispositivo. Os diodos 2 e 3 so utilizados para proteo
de sobretenso (KIRSTEN, 2014). A Figura 44 apresenta os sinais de acionamento para os
interruptores 3 , 2 e 1 provenientes do circuito da Figura 43.

Vcc
D1 RGent G

RGsai DZ2
C1 R1
R4
DZ3
C2 C3 DZ1 S
ACNV3130
Ref

Figura 43 Circuito de disparo dos interruptores

Figura 44 Sinais de acionamento dos interruptores 3 (azul escuro), 2 (roxo) e 1 (azul claro).
 107

6.2.4. Definio da frequncia de alterao do capacitor de alimentao.

Para determinar a frequncia em que ocorrem as trocas dos capacitores de alimentao

deve-se avaliar o impacto que a fonte de alimentao auxiliar causa nos capacitores de
barramento. Para essa anlise, a fonte auxiliar ser substituda por uma fonte de corrente, Figura
45, pois a corrente drenada pela fonte auxiliar quem causa o desequilbrio dos capacitores.
Por considerar uma fonte de corrente contnua, a corrente drenada equivalente ao valor eficaz
que circula pelo enrolamento primrio da fonte auxiliar, dado em (36).
Para essa anlise vale ressaltar que o barramento do SST composto por 6 capacitores
eletrolticos de 100F e que cada um suporta tenso de 400V conforme Figura 39. A fonte
auxiliar necessita de trs conexes, ento as derivaes para a fonte auxiliar so realizadas a
cada dois capacitores, o que faz com que as capacitncias 1, 2 e 3 sejam equivalentes a
50F.
Para evitar qualquer tipo de interferncia no controle da tenso total do barrento, que
realizado pelo SST, limitou-se a variao de tenso em cada capacitor em no mximo 2V.
Assim, por (18), pode-se estimar em qual frequncia realizar a troca do capacitor de
alimentao:

= = 3,490 (49)

C1

VCC C2 SC IFA

C3

Figura 45 Circuito equivalente para avaliar a descarga dos capacitores de barramento.

108

Desta forma, a frequncia escolhida para realizar a alterao dos capacitores de

alimentao 3,5 .

6.2.4.1. Regulao tenso de sada

A regulao da tenso de sada na fonte auxiliar de alimentao realizada pela variao

da razo cclica do sinal PWM, no entanto, para que isso ocorra faz-se necessrio uma malha
de controle capaz de adequar a tenso de sada de acordo com a referncia adotada.
Para o projeto do controlador utilizou-se a estrutura apresentada pelo diagrama de
blocos da Figura 46. Este sistema, em malha fechada, consiste em comparar o sinal de referncia
com o a tenso de sada proporcional, o que resulta em um erro. O erro passa pelo compensador
( ), que ser projetado, e obtm-se o sinal de controle. Para transformar o sinal de controle em
razo cclica utiliza-se o modulador. Este bloco adiciona um ganho que em sistemas contnuos
dado pelo valor de pico da portadora (ERIKSON; MAKSIMOVIC, 2000). Finalmente, a
razo cclica atua no conversor, que neste diagrama representado pela planta , ento obtm-
se a tenso de sada regulada conforme a referncia.
Desta forma, para realizar o projeto do controle faz-se necessrio modelar o conversor
e encontrar a planta . Por necessitar apenas um sinal PWM, a malha de controle v o
conversor como se fosse um Double-Ended Flyback convencional. Ento, para a modelagem,
pode-se representar o conversor proposto como um conversor Double-Ended Flyback
convencional, com distintos capacitores de alimentao, Figura 47.

Sinal de Razo
Erro
controle cclica

Vref Cv Modulador Gv vo
+
-

Hv
Tenso de sada Tenso
Proporcional de sada
Figura 46 Diagrama de blocos do controle em domnio contnuo.
 109

DO1

Lsec1 Vsec1 CO1 Vo1 RL1

C1
S1a D1

+ Vpri -
VCC C2 SC
DOn
Lpri

C3 D2 S1b L COn Von RLn

secn Vsecn

Figura 47 Circuito equivalente visto pela malha de controle.

Assim, a modelagem para obter a planta do conversor pode ser realizada da mesma
forma que para um conversor Double-Ended Flyback. Por operar em MCD a modelagem foi
realizada pelo mtodo do modelo mdio apresentado em (ERIKSON; MAKSIMOVIC, 2000),
e segundo (LUZ, 2013), a funo de transferncia que relaciona tenso de sada em funo da
razo cclica :

()

() = = (50)
() 1 2
+ + 2

Onde:
Ganho esttico do conversor mostrado em (48);
e a resistncia que substitui o interruptor na anlise do modelo mdio, dada por:

2
= (51)
2

Substituindo os valores de projeto na equao (50) obtm-se a planta do conversor:

()
1,033 106
() = = (52)
() + 6667

No entanto, o controle ser implementado em um microcontrolador, desta forma, a

planta deve ser discretizada. Assim, o diagrama de blocos apresentado na Figura 46 sofre
algumas modificaes, j que h necessidade de converter o sinal de realimentao para o
110

domnio discreto e o sinal de controle para o domnio contnuo. O diagrama de blocos

considerando o controle no domnio discreto mostrado na Figura 48.
Como no h nenhum amostrador entre a planta GV(s) e o bloco de realimentao HV(s),
estes blocos devem ser multiplicados no domnio contnuo para depois serem discretizados. O
bloco HV(s) composto de filtros anti-aliasing, que so necessrios para evitar que o efeito de
sobreposio espectral. O circuito que representa esse bloco pode ser visto na Figura 49. Esse
circuito contm dois filtros passa baixas de primeira ordem e um filtro passa baixas de segunda
ordem. A resposta em frequncia de um filtro de primeira ordem dada por:

() = (53)
+

Onde k representa o ganho do filtro dado por:

= 4 e = 6 (54)
3 5

e(k) u(k) D
C(z) 1/z A Gv(s)
+ vo
Ref.
digital -

vo *
vo
A Hv(s)
C D

Figura 48 Diagrama de blocos do controle em domnio discreto.

C1 C2 C3
R4 R6

Vo R3 +Vcc R5 +Vcc
- R7 R8 +Vcc
+ - R11 Vo
+ +
-Vcc -
-Vcc C4 -Vcc

R9 R10

Figura 49 Filtro anti-aliasing utilizado na realimentao.

 111

O filtro passa baixas de segunda ordem do tipo Sallen-Key tem como resposta em
frequncia:

2
() = (55)
2 + + 2

Onde Q representa o fator de qualidade do filtro e dado por:

7 8 3 4
= (56)
4 (7 + 8 )

e o ganho k dado por:

10
= 1+ (57)
9

O filtro anti-aliasing deve ter uma frequncia de corte em torno de dez vezes maior que
a frequncia de banda escolhida para o controle. Considerando que um tempo de acomodao
de 2ms para distrbios do tipo degrau seja satisfatrio, a banda do controlador deve estar em
torno de 500Hz. Logo, a frequncia de corte do filtro anti-aliasing deve ser 5kHz.
A tenso mxima do conversor A/D do microcontrolador 3,3, logo o bloco Hv(s)
deve ter como sada uma tenso menor que este nvel. Desta forma, os trs filtros conectados
em srie foram projetados considerando a frequncia de corte de 5kHz e um ganho total de
= 0,15, o que resulta em uma tenso de 2,25V no terminal do A/D quando a fonte estiver
com tenso de 15V na sada.
Ainda, por estarem conectados em srie a funo de transferncia de () dado pela
multiplicao das funes de transferncia dos filtros:

() = 1 ()2 () () (58)

O que resulta em:

3,32 1016
() = (59)
4 + 8.505 104 3 + 2,629 109 2 + 3,743 1013 + 2,435 1017

De posse das funes de transferncia da planta do conversor e do bloco de

realimentao possvel realizar a transformao para o domnio discreto. Para isso, utilizou-
se o mtodo retentor de ordem zero (do ingls Zero Order Hold ZOH), dado por (60).
112

Esse mtodo tem como caracterstica proporcionar uma resposta discreta idntica resposta
contnua quando o sistema submetido a um degrau.

() ()

() = (1 1 ) { } (60)

Para calcular a transformada dada em (60) fez-se uso do software MATLAB

considerando a frequncia de amostragem de 5kHz.
Por fim deve-se considerar o ganho dado pelo conversor A/D:

2
= (61)

Onde:
nmero de bits utilizado na converso;
tenso de alimentao do A/D;
O microcontrolador utilizado contm 12 bits destinados ao conversor A/D e a tenso de
alimentao 3,3V. Ento o ganho do conversor A/D :

= 1241,2 (62)

Geralmente os controles implementados em microcontroladores atuam com um ciclo de

atraso. Em outras palavras, o microcontrolador realiza a leitura do conversor A/D, calcula a
ao de controle e aplica no ciclo seguinte. Este atraso representado por 1/ e deve ser levado
em considerao para o projeto do compensador. Por este motivo o diagrama de blocos da
Figura 48, contm um bloco 1/.
Desta forma, a funo de transferncia de malha aberta no compensada utilizada para
o projeto do compensador dada por:

1
() = ( )
() (63)

e resulta no diagrama de bode da Figura 50.

Como pode ser observado na Figura 50, a margem de fase negativa o que torna o
sistema instvel. Ento o compensador deve ser projetado de forma que o sistema se torne
estvel. O projeto do compensador foi realizado com o auxlio da ferramenta sisotool do
software MATLAB.
 113

Ganho100
(dB)
80

60

40

20 Margem de Ganho:13,13dB
Frequncia:14,9kHz
0

-20
Fase 0
() Margem de Fase: -89,6
Frequncia:20kHz
-180

-360

-540

-720

-900
102 103 104 Hz
Figura 50 - Diagrama de bode para funo de transferncia de malha aberta.

Para garantir erro nulo em regime permanente para distrbios do tipo degrau, optou-se
pela utilizao de um compensador proporcional integral (PI). Ento, foi necessrio adicionar
dois zeros para obter uma margem de fase satisfatria. Assim, foi necessrio adicionar um polo
para tornar o compensador implementvel, este polo foi adicionado na frequncia de 40kHz.
Finalmente, ajustou-se o ganho para obteno de uma banda passante em torno de 500.
O controlador projetado j considerando o atraso de implementao (1/) mostrado
em Figura 48.

2 1,589 + 0,6312
() = 38,15 106 (64)
3 1,526 2 + 0,526

O diagrama de bode do sistema compensado pode ser visualizado na Figura 51 e a

resposta temporal ao distrbio do tipo degrau pode ser visualizada na Figura 52.
Aps projetado o controlador digital deve-se adequar a funo de transferncia dada em
(64) para que ela possa ser implementada no microcontrolador, para esta adequao aplicou-se
o mesmo mtodo utilizado por (FRAYTAG, 2015). Considerando que a funo de transferncia
relaciona o sinal de erro () com o sinal de controle () de (64), tem-se:
114

Ganho 50
(dB)
Margem de Ganho:7,87dB
Frequncia:1,42kHz
0

-50

-100
Fase 0
()
-180
Margem de Fase: 45,6
-360 Frequncia:680Hz

-540
-720
-900
101 102 103 104 Hz
Figura 51 - Diagrama de bode do sistema compensado.

p.u.

1,2

0,8

0,6

0,4

0,2

0 0,5 1 1,5 2 2,5 10-3ms

Figura 52 Resposta temporal ao distrbio do tipo degrau unitrio.

() 2 1 + 0
() = = 3 (65)
() 2 2 + 1

Onde:
 115

= 38,15 106
1 = 1,589
0 = 0,6312
2 = 1,526
1 = 0,526

Manipulando matematicamente (65) como mostrado em (66) encontra-se o sinal de

controle.

() ( 3 2 2 + 1 ) = () ( 2 1 + 0 )

() (1 2 1 + 1 2 ) = () ( 1 1 2 + 0 3 )
(66)
()()2 1 + ()1 2 = ( () 1 ()1 2 + ()0 3 )

() = ()2 1 ()1 2 + ( () 1 ()1 2 + ()0 3 )

Por fim, aplica-se a transformada Z inversa e se obtm a equao de diferenas discretas
a ser implementada no microcontrolador, onde representa a aquisio atual do sistema de
amostragem.

() = 2 ( 1) 1 ( 2) + [( 1) 1 ( 2) + 0 ( 3)] (67)

O cdigo de programao utilizado no microcontrolador para realizar o controle

mostrado no Apndice C.

6.2.5. Retroalimentao e fonte auxiliar para circuitos de disparo

A fonte auxiliar retroalimentada, desta forma, contm uma sada isolada destinada a
isso, Figura 53. Esta sada alimenta o circuito de controle e um conversor Half-bridge, cujo,
utilizado para obter as sadas isoladas necessrias para alimentar os seis circuitos de disparo,
apresentado na Figura 43.
O conversor Half-bridge utilizado como fonte para os circuitos de disparo apresentado
na Figura 54. Utiliza-se o circuito integrado AUIR2085 para obter os sinais de acionamento dos
interruptores. Este conversor opera com frequncia 200kHz em malha aberta, pois considera-
se que a tenso do barramento de retroalimentao sempre estar regulado. Alm disso, so
116

utilizados dois transformadores em paralelo, sendo que um fornece as sadas para os circuitos
de disparo do brao superior do Double-Ended Flyback quatro nveis, e o outro para o inferior.

Vcc

Circuito Half-
de Bridge
Controle Auxiliar

Figura 53 Estrutura retroalimentao.

VCC1

Ref1
VCC2
D1
S1 R3 Ref2
R2 C5 + C3
VCC3
C2
Np : Ns Ref3
Vrea R1 VCC4
C7 R5
AUIR S2 R4
C6 + Ref4
2085 C4
VCC5
R6
C1
Ref5
VCC6

Np : Ns Ref6

Figura 54 Conversor Half-Bridge utilizado para alimentar os circuitos de disparo.

 117

6.2.6. Inicializao

A inicializao da fonte auxiliar do lado MT realizada em concomitante com a pr-

carga do barramento do conversor principal. Para isso, utiliza-se um circuito de inicializao
conforme Figura 55. Enquanto o barramento CC carregado, h uma tenso imposta pelos
resistores 1 , 2 e 3 o que pe o IGBT em conduo. Como o emissor do IGBT est
conectado na sada utilizada para a retroalimentao, h um caminho para a corrente de
inicializao. Para limitar esta corrente, utiliza-se o resistor .
A partir do momento que o Half-Bridge auxiliar entra em operao, os circuitos de
acionamento da fonte auxiliar esto aptos a operar e a fonte auxiliar entra em regime de
operao. Neste momento, o transistor 1 colocado em operao, isso faz com que a tenso
seja zero. Logo, o IGBT sai de conduo e a tenso do barramento CC distribuda entre
os resistores 1 , 2 e 3 . Os diodos 1 e 2 so utilizados para proteo.

6.3. Resultados experimentais

Os resultados experimentais foram inicialmente realizados com a tenso de barramento

em 700V. A Figura 56 mostra o comportamento das tenses dreno-source nos interruptores de
um brao do conversor. Nota-se que a tenso sobre os interruptores grampeada em /3. A
tenso do interruptor S1a no alcana o nvel /3 porque o diodo de sada polarizado antes
que a capacitncia intrnseca do interruptor se carregue totalmente. Quando isso acontece a
corrente do lado primrio cai a zero, assim a capacitncia intrnseca do interruptor S1a no se
carrega totalmente. Os atrasos na sada de conduo que garantem o grampeamento dos
interruptores podem ser visualizados com mais detalhes na Figura 57.

RB1
RInicializao

RB2

Vcc RB3

IGBT

T1 Circuito Half-
de Bridge
Desliga
DZ1 DZ2 Controle Auxiliar
Inicializao

Figura 55 Circuito de inicializao.

118

Figura 56 Tenses nos interruptores S3a (azul claro), S2a (roxo), S1a (azul escuro) e corrente no enrolamento
primrio (verde), para operao em 600V.

Figura 57 Detalhe sada de conduo. Tenses nos interruptores S3a (azul claro), S2a (roxo), S1a (azul escuro) e
corrente no enrolamento primrio (verde), para operao em 600V.

Posteriormente foram realizadas as aquisies com a tenso de barramento em 1200V.

Neste caso, devido a limitao do nmero de ponteiras de mdia tenso, no foi possvel
monitorar as trs tenses sobre os interruptores ao mesmo tempo. A Figura 58 apresenta as
tenses entre os terminais dreno-source sobre os interruptores S3a e S2a, quando o conversor
est operando no segundo estado de conduo, ou seja, quando o capacitor C2 est sendo
descarregado. Novamente, os detalhes da sada de conduo podem ser visualizados na Figura
59.
 119

Figura 58 Tenso nos interruptores S3a (amarelo) e S2a (azul claro) e corrente no enrolamento primrio (roxo),
para operao em 1200V.

Figura 59 - Tenso nos interruptores S3a (amarelo) e S2a (azul claro) e corrente no enrolamento primrio
(roxo), para operao em 1200V
120

A tenso aplicada sobre o enrolamento primrio e sua corrente podem ser visualizadas
na Figura 60. Atravs desta figura tambm possvel observar as etapas de operao descritas
no captulo 4. Quando aplica-se /3 no enrolamento primrio, a corrente no indutor cresce
linearmente. No momento em que os interruptores saem de conduo a corrente cai a zero e a
tenso no enrolamento tem um pico negativo de . Enquanto o secundrio entrega a energia
armazenada no indutor acoplado, o valor da tenso no enrolamento primrio a tenso de sada
multiplicada pela relao de transformao. Nota-se que esta tenso refletida tem um valor bem
abaixo da tenso , o que garante que os diodos D1 e D2 no sejam polarizados. Durante esta
etapa, h uma oscilao de tenso no lado primrio. Isso acontece devido a ressonncia entre
as capacitncias parasitas dos interruptores e o indutor primrio, o que comum em topologias
do tipo Flyback.
Para o monitoramento das tenses nos capacitores de entrada, utilizou-se um osciloscpio
isolado. Neste caso, foram salvos os pontos do osciloscpio e ento traou-se o grfico com o
auxlio do software MATLAB. A
Figura 61 mostra a tenso nos capacitores de entrada. Neste caso, as tenses esto com
uma oscilao em torno de 20V, o que maior que o projetado. Esta maior oscilao deve estar
ocorrendo devido a rudos introduzidos nas medidas das tenses dos capacitores. Apesar disso,
esta oscilao no deve interferir no funcionamento do SST.
As placas confeccionadas para a fonte auxiliar do lado MT podem ser visualizadas na
Figura 62, assim como o setup de testes.

Figura 60 Tenso aplicada no enrolamento primrio (amarelo), corrente no enrolamento primrio (roxo).
 121

420

415

410

405

400
Tenso (V)

395

390

385

380

375

370
0 1 2 3 4 5 6 7 8 9
Tempo (s)

Figura 61 Tenso nos capacitores de entrada.

a) b)

c) d)

Figura 62 Fonte Lado MT implementada: a) Placa de Controle, b) Circuitos de disparo, c) Placa de Potncia, d)
Setup de testes.
122

6.4. Concluso

Este captulo apresentou como a fonte auxiliar de alimentao para o lado MT foi
implementada. Foram mostrados os circuitos de monitoramento das tenses nos capacitores de
entrada e o circuito de distribuio do sinal de acionamento. Tambm foi apresentado a fonte
utilizada para alimentar os circuitos de acionamento, a forma como alcanado o atraso na
sada de conduo dos interruptores e como realizado a inicializao da fonte
Posteriormente foi encontrada a planta do conversor para realizar o projeto do
controlador. O projeto do controlador foi realizado no domnio discreto com o auxlio do
software MATLAB. Ento, foi encontrado a equao de diferenas discretas, a qual
implementada no microcontrolador. Uma anlise para definir com que frequncia deve ser
alterado o capacitor que alimenta a fonte auxiliar tambm foi realizada, decidiu-se por uma
frequncia de 3,5kHz.
Por fim, foram apresentados os resultados prticos obtidos para operao em 700V e
1200V, a fim de comprovar o funcionamento do circuito. Esses resultados comprovam que o
conversor opera conforme apresentado na teoria. Os esforos de tenso sobre os interruptores
so limitados. Apesar de apresentar uma oscilao maior que a projetada, a tenso nos
capacitores de entrada permanecem equalizadas, o que garante que o conversor opere de forma
estvel.
 7. FONTE DO LADO BT

7.1. Introduo

A fonte do lado BT no apresenta grandes desafios tecnolgicos, uma vez que

alimentada em baixa tenso e j existem diversos trabalhos nesta rea. Esta fonte deriva do
barramento CC e possui duas sadas isoladas, conforme mostrado na Figura 63. Sendo que uma
utilizada para alimentar os dispositivos do lado BT do SST e outra para realimentao. O
desenvolvimento desta fonte segue as especificaes apresentadas na Tabela 2 e na Tabela 3.
Diferentemente do que acontece com o lado MT a tenso de barramento do lado BT
sempre estar regulada em um valor fixo. Pois, independentemente do nmero de mdulos que
esto em operao no SST, a tenso do barramento do lado BT ser regulada em 250VCC . Outra
caracterstica deste barramento que devido ao inversor de sada, haver uma ondulao de
10% da tenso nominal com frequncia de 120Hz.
Para este caso, a utilizao de um conversor Half-bridge ressonante torna-se
interessante, pois, tendo uma tenso de alimentao com baixa ondulao possvel garantir
que ele opere em ZVS em toda faixa de variao.

Sada
Conversor 1
+ 250Vcc CC-CC
- Isolado Sada
2

Figura 63 Estrutura da fonte de alimentao para o Lado BT

124

7.2. Conversor Half-bridge LLC ressonante

Dentro de vrias tcnicas de conversores ressonantes com comutao suave, a mais

simples a do conversor LC ressonante srie. Entretanto, quando operando com pequenas
cargas, esta topologia apresenta dificuldade para regular a tenso de sada devido a elevada
tenso aparece no enrolamento primrio do transformador (CHOI, 2014).
Para resolver este problema o conversor LLC ressonante, mostrado na Figura 64, tem
sido utilizado, (DE SIMONE et al., 2006). Esta topologia tem a mesma estrutura fsica de um
conversor LC, contm os dois interruptores em srie que operam em alternncia, um tanque de
ressonncia composto por e , transformador e retificador de sada. A diferena se d na
razo entre a indutncia do tanque de ressonncia e a indutncia magnetizante do
transformador . Para o conversor LC a indutncia muito maior que a , sendo assim,
este nunca participa da ressonncia do circuito. J para o conversor LLC a indutncia
magnetizante de 3 a 8 vezes maior que a indutncia , desta forma ela participa na
ressonncia do circuito. Isso permite que a tenso na carga possa ser regulada com variaes na
frequncia de operao e tambm que se consiga alcanar comutao ZVS em toda a faixa de
operao (CHOI, 2014).

S1

Lr
Vs
VCC n:1
+

S2 Vo Ro
Lm
-
Cr

Figura 64 Conversor LLC ressoante

 125

7.2.1. Princpio de operao do LLC ressonante

De uma maneira geral o conversor LLC ressonante pode ser dividido em trs estgios,
Figura 65. O primeiro estgio composto pelos interruptores que geram a forma de onda
quadrada. Esses interruptores comutam de forma alternada e com razo cclica de 50%. Um
pequeno tempo morto se faz necessrio para evitar o curto-circuito de brao. O tanque de
ressonncia composto por , e compe o segundo estgio. Este tanque filtra os
harmnicos de corrente, assim a corrente que circula pelo transformador, , tem forma de
onda senoidal. O terceiro estgio composto pela ponte retificadora e pelo capacitor de filtro,
assim obtm-se a tenso CC desejada.
Este conversor contm duas frequncias de ressonncia, sendo uma varivel e outra fixa.
A frequncia de ressonncia varivel depende de trs fatores: carga, indutncia total dada pela
soma dos indutores + , e capacitor . Desta forma, a frequncia varia de acordo com a
carga. A frequncia de ressonncia fixa dada pela indutncia e pela capacitncia e pode
ser calculada por, (DING, [S.d.]):

1
1 = (68)
2

Primeiro Estgio Segundo Estgio Terceiro Estgio

S1

ILr Ipri ID Io
Lr
n:1
VCC Vs +
ILm
Vo Ro
S2
Lm
-
Cr

Figura 65 Estgios do conversor LLC ressonante.

126

Segundo (VORPERIAN; CUK, 1982), para simplificar a anlise do circuito

interessante que todo o conversor esteja conectado a um mesmo referencial. Deste modo, deve-
se encontrar o circuito equivalente do conversor LLC ressonante, para isso a resistncia de carga
deve ser rebatida para o lado primrio conforme a Figura 66.
Para definir o valor dessa resistncia, faz-se o uso da aproximao da primeira
harmnica, (DUERBAUM, 1998). Esta aproximao torna possvel calcular, de forma simples,
a componente fundamental da forma de onda quadrada, aplicada ao tanque de ressonncia:

2
= () (69)

A tenso de sada do tanque ressonante, que aparece sobre , tem forma de onda quase
quadrada, variando de + / at /, (DING, [S.d.]), e pode ser expressa por:

4
= () (70)

Onde:

= Relao de espiras do transformador;

A potncia dissipada na resistncia do lado primrio deve ser a mesma que dissipada
no lado secundrio. Ento:

4 2
2 ( )
2 (71)
=

Cr Lr

Vs Lm Vor RCA
-

Figura 66 Circuito equivalente, para o lado CA, do conversor LLC ressoante.

 127

Rearranjando tem-se:

8
= (72)
2 2

O ganho de tenso, dado por :

8
() 4
= = = (73)
2
()

Ou ainda, a partir da anlise do circuito equivalente tem-se:

+
=| | (74)
1
+ + +

Rescrevendo

1
=| | (75)
1
1 + 2 +

Assumindo que:

21
= ,= ,= (76)
1

Sendo:
Frequncia de comutao.

O ganho de tenso pode ser representado de forma mais simples por, (DING, [S.d.]):

1
=
2 2 (77)
[1 + 1 (1 12 )] + [ ( 1)]

O conversor LLC ressonante contm trs distintos modos de operao. A Figura 67 de

(DING, [S.d.]), mostra um grfico do ganho de tenso , dado por (77), variando a frequncia
de operao, para distintos valores de , ou seja, para cargas distintas. A curva em vermelho
128

a resposta do ganho quando no h carga conectada e a curva em azul claro se refere a condio
de curto circuito.
Na regio 1 em azul, a frequncia de comutao do conversor, , maior que a
frequncia de ressonncia 1 . Neste caso a indutncia se comporta como uma carga em
srie com o tanque ressonante e no participa da ressonncia. Ento, esta regio denominada
indutiva e o conversor sempre opera em ZVS independente da condio de carga. As formas de
onda tpicas para esta regio so mostradas na Figura 68.
Na regio 2 em rosa, a frequncia de comutao est abaixo da frequncia de
ressonncia, 1 , mas maior que a frequncia mnima de operao estipulada para o conversor.
Nesta regio a frequncia de comutao varia com a carga e apresenta uma operao mais
complexa, pois tem dois intervalos de ressonncia. No primeiro intervalo e ressonam sem
a participao de . No momento que a corrente que circula por se iguala a corrente que
circula por , este passa a participar da ressonncia, assim ressona com + . A
comutao em ZVS garantida para esta regio desde que o conversor opere do lado direito da
curva de ganho de tenso . A Figura 69 apresenta as formas de onda para este estado de
operao.

~~
3 ~~ 2
Abaixo da Abaixo da 1
Ressonncia Ressonncia
Regio ZCS Regio ZVS Acima da
Ressonncia
Regio ZVS

Fr1 Frequncia
fmin fmx

Figura 67 Resposta de frequncia tpica de um conversor LLC ressonante. Fonte: (DING, [S.d.])
 129

VGS2 VGS1

ILm ILr

VS
VCr

ID

Figura 68 Formas de onda do conversor LLC ressonante em ZVS, frequncia de comutao maior que a
frequncia de ressonncia.

VGS1 VGS2

ILr
ILm

VS VCr

ID

Figura 69 Formas de onda do conversor LLC ressonante em ZVS, frequncia de comutao menor que
frequncia ressonante.

Na regio 3 o conversor est abaixo da frequncia mnima de operao e tem comutao

em ZCS (do ingls zero current switching). Esta regio denominada capacitiva e os
interruptores no comutam em ZVS o que aumenta consideravelmente as perdas nestes
dispositivos. Alm disso, a tenso aplicada sobre o capacitor aumenta consideravelmente,
ento o conversor no deve operar nesta regio. As formas de onda para essa regio podem ser
visualizadas na Figura 70.
130

7.2.2. Projeto conversor LLC ressonante

O projeto do conversor foi realizado utilizando a metodologia apresentado por (DING,

[S.d.]). Os dados relevantes para o projeto do LLC ressonante so apresentados na Tabela 20.

VGS1 VGS2

ILr
ILm

VS VCr

ID

Figura 70 Formas de onda do conversor LLC ressonante em ZCS, frequncia de comutao menor que a
frequncia de ressonncia.

Tabela 20 Dados para projeto da fonte auxiliar de alimentao para o Lado BT

Descrio Abreviatura Valor

Mxima tenso do
275V
barramento CC
Mnima tenso do
225V
barramento CC
Tenso nominal do
250V
barramento CC
Tenso de sada 15V
Potncia de sada 50W
Frequncia de ressonncia
1 100kHz
desejada
 131

Inicialmente calcula-se a taxa de converso necessria para o transformador, utilizando

os valores da Tabela 20 em (78).

2
= = 0,109 (78)

Para que o conversor permanea em ZVS ele deve sempre operar como carga indutiva,
Figura 67. Ento, deve-se calcular o mximo valor de para garantir essa condio, (DING,
[S.d.]). Entretanto, para o clculo de faz-se necessrio definir o valor da relao de
indutncias . Esta relao geralmente est entre 3 e 8, quanto menor for este valor, maior ser
o pico da curva de ganho. Para maiores valores de , menor a corrente circulante no
enrolamento primrio e consequentemente menor sero as perdas. Entretanto o conversor pode
sair de ZVS quando operar a vazio, pois a corrente circulante se torna muito pequena. Escolheu-
se um = 6, assim diminui-se o pico da curva de ganho e tambm as perdas. Assim calcula-se
.

1
1+
2 2
( ) (79)
1 [ ]
= 2 = 0,407
2
( ) 1

A mnima frequncia de operao acontece quando se opera com carga mxima e com
a menor tenso de alimentao, ou seja, quando for mximo.

1
= 1 = 53,195

1 (80)
1 + 2
2
( )
[ ]

Desta forma, para garantir ZVS o conversor deve operar acima desta frequncia.
Os componentes do conversor so projetados para operar no caso crtico, que acontece
quando a carga mxima e tenso de alimentao mnima. Ento a carga mxima dada por:

2
= = 4,5 (81)

Aplicando este valor em (72) encontra-se a resistncia equivalente para o lado CA.
132

8
= = 308,73 (82)
2 2

O capacitor dado por:

1
= = 12,66nF (83)
21

Ento, escolhe-se um valor de capacitncia comercial Cr = 12,2nF, e recalcula-se a

frequncia de ressonncia considerando este capacitor:

1
1 = = 103,774kHz (84)
2

A partir destes valores calcula-se :

= = 192,79uH (85)
2

De posse destes dados realiza-se o projeto dos elementos magnticos e calcula-se as

correntes circulantes. Esses clculos so mostrados no Apndice D e os resultados so
apresentados na Tabela 21.

7.2.3. Circuito de acionamento

O acionamento dos interruptores realizado atravs do circuito integrado (CI) IRS2795

(INTERNATIONAL RECTIFIER, 2012), Figura 71, o qual especfico para esta aplicao.
Este CI utiliza um capacitor de bootstrap ( ) para acionar o interruptor superior. Desta forma,
no necessria uma sada isolada para alimentar o circuito de disparo deste interruptor.
A regulao da tenso de sada realizada atravs da variao da frequncia de operao
do conversor. A frequncia de operao obtida atravs de um circuito e dada por:

1
= (86)
2 [ (0,85 + 40pF) + ]

Onde:
Resistncia equivalente referente ao circuito ;
 133

Tabela 21 Valores de projeto para conversor LLC ressonante

Descrio Abreviatura Valor

Ncleo Indutor NEE 20/10/6
Nmero de voltas 11
Ncleo Transformador NEE 40/17/12
Nmero de voltas
55
enrolamento primrio
Nmero de voltas
6
enrolamento secundrio
Corrente mdia lado
0,862A
primrio
Corrente pico lado primrio 1,033A
Corrente eficaz lado
0,731A
primrio
Corrente mdia secundrio 1 1 0,667A
Corrente mdia secundrio 2 2 1,333A

Corrente pico secundrio 1 1 1,047A

Corrente pico secundrio 2 2 2,094A

Corrente eficaz secundrio 1 1 0,524A

Corrente eficaz secundrio 2 2 1,047A

Figura 71 Circuito integrado IRS2795. Fonte: (INTERNATIONAL RECTIFIER, 2012).

134

Capacitor do circuito ;
Tempo morto entre comutaes.

E a razo cclica dada por:

= 0,5 (87)

O capacitor conectado ao pino 3 do CI e o resistor ao pino 2. O pino 3 contm a

forma de onda do tipo dente de serra utilizada como portadora para o comando. A carga do
capacitor realizada atravs da corrente que circula pelo pino , a descarga realizada
internamente por uma fonte de corrente de 2 . Assim, a corrente que circula por define
a frequncia de operao e a capacitncia de define o tempo morto entre as comutaes.
Desta forma, a variao da frequncia de operao alcanada variando a corrente que
circula por . Para isso, utiliza-se um transistor (1 ) conectado no pino 2, assim possvel
regular a corrente neste pino. Por segurana, utiliza-se um resistor ( ) em srie com o
transistor, para limitar a corrente caso o transistor sature. Ento, este resistor estipula a mxima
frequncia de operao. Ainda, conecta-se outro resistor ( ) entre o pino 2 e o ponto
referencial do circuito para estabelecer uma frequncia mnima de operao, caso o transistor
no esteja em operao. O circuito utilizado para o comando pode ser visualizado na Figura 72.

VCC

Rinicial
S1
+15V

IRS Cbs
Rmax RG1 VS
2795
Rb T1 RT RG2
CT S2
+
Vb
-
Figura 72 Circuito de comando do Half-Bridge LLC Ressonante
 135

Para definir o valor do capacitor deve-se calcular o tempo morto necessrio para
garantir o ZVS. Para isso, preciso estimar o tempo mnimo de descarga do capacitor
equivalente, , o qual composto pela associao das capacitncias intrnsecas referente ao
ponto e o ponto referencial, como pode ser visto na Figura 73.
Alm disso, pela Figura 73, tem-se que a capacitncia equivalente a soma das
capacitncias parasitas do circuito:

= 2 + + + (88)

Onde:
- Capacitncia de sada do MOSFET;
- Capacitncia reversa do MOSFET;
Capacitncia parasita do CI;
- Capacitncia de amortecimento do interruptor inferior.

O MOSFET utilizado o IRF70 e suas caractersticas so listadas na Tabela 22.

A capacitncia parasita do CI em torno de 5pF e no se utiliza capacitor de

amortecimento nos semicondutores. Ento:

= 454pF (89)

VB
S1
VCC Ho
Coss

IRS2795
Lr
VS Cr

Cpa Crss S2
Lo Lm
Coss CS

COM

.
Figura 73 Capacitancia equivalente ao ponto . Fonte: (DING, [S.d.]).
136

Tabela 22 Caractersticas MOSFET IRF740

Descrio Valor
220pF
27pF
400V
0,47
10A
390ns
35nC
11nC
12nC
3V
()
0,172

Quem realiza a descarga deste capacitor a corrente circulante no lado primrio, desta
forma, deve-se estimar o tempo de descarga para a menor corrente circulante que acontece
quando o conversor opera sem carga e com a mxima tenso do barramento:

= + = 0,157A (90)
4 ( + )

O tempo de descarga desta capacitncia :

= = 796ns (91)

Para o clculo do tempo morto tambm necessrio levar em considerao o tempo que
o MOSFET leva para entrar em conduo dado por:

= ln ( ) (92)

sendo:

= + + (93)

e:
 137

= (94)

Onde:
Resistncia efetiva de pull-down do CI;
Resistncia de gate;
Resistncia de gate interna do MOSFET;
();
Tenso de gate.

Considerando que = 15V e = 15 e os valores apresentados na Tabela 22, tem-se por

(92) que:

= 30,289ns (95)

O tempo morto deve ser maior que a soma de (91) e (92), a folha de dados do CI,
(INTERNATIONAL RECTIFIER, 2012), recomenda adicionar um tempo de 50ns. Ento:

= + + 50 = 876ns (96)

Com o valor de tempo morto definido pode-se calcular o capacitor , (DING, [S.d.]):

103 40 1012
= = 0,94nF
0,85 (97)

= 1nF
Segundo (DING, [S.d.]), o resistor que limita a mnima frequncia de operao pode ser
calculado por:

1
= 1k = 15,924k
2 103 (98)

= 15k
Quando o transistor estiver saturado, as resistncias e estaro em paralelo,
ento deve-se calcular qual a resistncia equivalente que limitar a mxima frequncia de
comutao.
138

1
= 1k (99)
2 103

Ento calcula-se o :

= 1k = 2,057k
+ (100)
= 2k

O tempo morto entre as comutaes dos interruptores pode ser visualizado na Figura
74.
Antes de realizar o projeto do controlador interessante avaliar a influncia que as
ondulaes da tenso de entrada de carga tm na tenso de sada. Substituindo (73) em (77),
tem-se:

1
=
2 2 2 (101)
[1 + 1 (1 12 )] + [ ( 1)]

Para visualizar a influncia destas oscilaes, traou-se um grfico com os trs nveis
de tenso de entrada (mnimo, nominal e mximo) mantendo um valor de carga fixo, Figura
75. Como pode ser visualizado, para manter a tenso de sada constante em 15V a frequncia
dever ficar oscilando entre 88kHz e 133kHz.

VGS1
VGS2

Figura 74 Tempo morto entre comutaes do conversor LLC ressoante.

 139

Vo

30 V

25 V

VccMax
20 V VccMin
VccNom
15 V

10 V

5V

20 40 60 80 88 100 103 120 133140 160 180 kHz

Figura 75 Tenso de sada em funo da frequncia de comutao para condio de meia carga e com
variao na tenso de entrada.

Tambm interessante avaliar a influncia que variao de carga exerce na tenso de

sada. Para isso, traou-se um grfico mantendo a tenso do barramento CC constante, em seu
valor nominal, e variou-se a carga, Figura 76. Para valores abaixo da frequncia de ressonncia,
a variao de carga exerce alterao significativa na tenso de sada. Entretanto em valores
prximos da frequncia de ressonncia, a alterao de carga no apresenta muita influncia na
tenso de sada. Desta forma, se o conversor operar prximo da frequncia de ressonncia,
pode-se afirmar que as variaes de carga no exercem influncia na tenso de sada. Assim, o
valor de carga no interfere no projeto do controlador.

7.2.4. Controle

A dinmica de operao do modelo de pequenos sinais de um conversor LLC ressonante

varia significativamente conforme as condies de operao. Assim, obter o modelo de
pequenos sinais atravs das tcnicas de anlise de circuitos torna-se uma tarefa difcil. Pois,
devido a forma que a energia processada no LLC ressonante, a funo de transferncia da
tenso de sada no conversor no pode ser obtida atravs do modelo mdio em espao de estados
140

e nem pelo modelo mdio do interruptor PWM, como realizado em conversores PWM
(CHENG; MUSAVI; DUNFORD, 2014).
Desta forma, um mtodo comumente utilizado para obteno da planta de um conversor
LLC ressonante a simulao do circuito no domnio da frequncia (AC Sweep), como
mostrado em (JANG et al., 2009). Neste mtodo, adiciona-se uma perturbao de pequeno sinal
na varivel de interesse e realiza-se a simulao que faz uma varredura de frequncia.
Para este caso, quem controla a frequncia de comutao a corrente no pino 2, ( ),
que por sua vez controlada pela tenso de base do transistor . Ento, para o projeto do
controlador deve-se encontrar a planta que relaciona a tenso de sada com a tenso de base no

transistor . A simulao foi realizada no software PSIM, sendo que foi adicionado uma

perturbao na tenso e monitorou-se a tenso de sada , Figura 77. O diagrama de bode

resultante apresentado na Figura 78.

Vo

160 V

155 V

~
30 V ~ ~~
~~
Vazio
25 V

Meia
20 V Carga

15 V
Carga
Nominal
10 V

5V

20 40 60 80 100 103 120 140 160 180 kHz

Figura 76 - Tenso de sada em funo da frequncia de comutao para distintas condies de carga e
tenso de alimentao fixa.
 141

VCC

Rinicial
S1
+15V

IRS Cbs
Rmax RG1
2795
Ro +
Vb Rb T1 RT RG2 V
CT S2 -
+
-

Figura 77 Circuito simulado para obteno da planta do conversor.

G (dB) 30

20

10

-10

-20

Fase 0
()

-33

Margem de Fase: 92
Frequncia: 224kHz
-66

-99
102 103 104 105 106

Figura 78 Diagrama de bode para funo de transferncia de malha aberta

142

A partir da planta pode-se realizar o projeto do controlador, com o auxlio da ferramenta

sisotool do software MATLAB. Como a planta j apresenta uma margem de fase satisfatria
utilizou-se apenas um controlador PI simples, para garantir erro zero para a operao em regime
permanente. Escolheu-se uma frequncia de corte uma dcada acima das oscilaes no
barramento CC, assim o controle rpido o suficiente para compensar estas oscilaes. O
diagrama de bode do sistema compensado pode ser visto na Figura 79 e a equao que
representa o compensador mostrado em (102).

FTMA 50
(dB)

20 Margem de Ganho:
Frequncia:

0
-10

-40

-70

-100

Fase -60
()

-67,5

Margem de Fase: 110

Frequncia:1,01kHz

-75

-80
-82,5

-90
102 103 104 105 106

Figura 79 Diagrama de bode sistema compensado

 143

( + 2,67 104 )
= 0,010857 (102)

Nesta fonte o controlador implementado de forma analgica, a Figura 80 apresenta o

circuito de instrumentao utilizado. No primeiro bloco h um somador onde realizado a
comparao entre o sinal de referncia com a realimentao e tem como resultado o sinal de
erro. Ento esse sinal passa pelo compensador PI composto pelos resistores 6 e 5 e pelo
capacitor 1 . Aps o PI h um circuito de polarizao do transistor 1 .
Deseja-se que o ponto de operao esteja prximo a frequncia de ressonncia para que
as alteraes de carga no tenham efeito significativo no controle do conversor. Ento, o
transistor 1 deve ser polarizado de forma a satisfazer esta condio. De (86) tem-se que:
1

2 (103)
=
(0,85 + 40pF)
Onde:
resistncia equivalente entre R T e o resistor emulado pelo transistor.

Levando em considerao que o pino 2 do CI, tem uma tenso fixa de 2V, pode-se
2V
afirmar que a resistncia emulada pelo transistor ser , sendo a corrente de coletor. Ento
Ic

a resistncia equivalente conectada ao pino 2 pode de ser calculada por:

Somador PI Polarizao

R4 R6 C1
R8 Pino 2
Ic
R3 +15V
R5 +15V Rmax
Real - R7 +15V
+ - Rb
Ref + -
R1 -15V +15V + T1
-15V
R2 R9 -15V Vb
DZ

Figura 80 -Instrumentao fonte auxiliar lado BT.

144

1
=
1 (104)
RT + 2
Substituindo (103) em (104) e isolando tem-se:

(0,85 + 40pF) 1
= 2 ( ) (105)
1

2

Aplicando os valores j calculados tem-se a corrente de coletor necessria para que o

conversor opere na frequncia de ressonncia:

= 319A (106)

O transistor utilizado foi o BC337-25, cujo, ganho = 217. Ento, a corrente de base
no transistor deve ser:

= = 1,47A (107)

Quando o transistor est saturado a corrente limitada pelo resistor . Assim, a

mxima corrente de coletor :

2
= = 1mA (108)

Logo, a mxima corrente de base :

= = 4,6A (109)

A mxima tenso no ponto ser 15V, alimentao do amplificador operacional, assim

pode-se definir o resistor de base:

0,7V
= = 3,11M

(110)

= 3M

De posse destes dados, calcula-se qual a tenso necessria para que o conversor opere
na frequncia de ressonncia:
 145

= + 0,7V = 5,11V (111)

O diodo zener utilizado no bloco de polarizao da Figura 80 de 5V, segundo

(CLAYTON; WINDER, 2003) a parcela de tenso de sada referente ao offset em um
amplificador operacional pode ser calculada por:

8 + 7
= (112)
7

Neste caso, deseja-se que a tenso na sada do amplificador seja o valor de polarizao,
logo, = . Definindo 7 = 330k pode-se por (112) calcular 8 :

8 = 36,3k
(113)
8 = 36k
Aps definido os componentes para polarizao do transistor pode-se calcular os
componentes do compensador. A equao (114) representa a planta do compensador PI
analgico.

1
6 + 6 1
= ( ) (114)
5

Entretanto, o ganho do estgio de polarizao tambm deve ser considerado, ento:

1
8 6 + 6 1
= ( ) (115)
7 5

Assumindo C1 = 10nF e comparando (102) com (114) tem-se que:

1
= 2,67 104
6 1

1 (116)
6 = = 3,745k
2,67 104 1

6 = 3,6k
Novamente comparando (102) com (114) tem-se que:
146

8 6
= 0,010857
7 5

8 6 (117)
5 = = 36,196k
7 0,010857

5 = 36k

Os resistores utilizados no circuito somador so todos iguais e com resistncia de

330k.

7.2.5. Resultados experimentais

Os resultados experimentais foram realizados com os mesmos parmetros descritos na

Tabela 20. A Figura 81 apresenta as formas de onda de tenso de bloqueio e tenso de comando
para o interruptor 2 e a corrente circulante no tanque de ressonncia, para condio de meia
carga. Vale relembrar que a fonte foi projetada com margem de 100%, devido aos requisitos
de projeto, assim em condies normais de operao, a fonte opera com meia carga. As formas
de onda das tenses de bloqueio e acionamento do interruptor 2 comprovam a operao em
ZVS.

VDS VGS
ILr

Figura 81 Tenso e interruptor 2 e corrente no tanque de ressonncia em meia carga.

 147

Na Figura 82 as mesmas formas de onda so apresentadas, porm sem carga conectada,

ou seja, o conversor s est fornecendo energia para a realimentao. Este o ponto crtico,
pois a corrente circulante no lado primrio menor o que pode acarretar em comutao forada,
entretanto o conversor continua operando em ZVS.
A Figura 83 apresenta as formas de onda da tenso no barramento CC ( ) com
oscilao de aproximadamente 20V em 120Hz e as tenses de sada 15V. Nesta figura a
tenso de barramento sofre variaes em seu valor mdio, entre 230V at 280V, e as tenses
de sada permanecem reguladas em 15V, com pequenas variaes, o que comprova a atuao
do controle na regulao de sada.

VDS VGS

ILr

Figura 82 - Tenso e interruptor 2 e corrente no tanque de ressonncia vazio.

-15V*(-1)
+15V

VCC

Figura 83 Regulao tenses de sada para variaes na tenso de entrada .

148

Para a anlise de rendimento utilizou-se uma carga de 20W conectada entre as sadas
+15V e 15V da fonte, ou seja, 30V, Figura 84. Foi empregado 20W, porque esta a
estimativa de carga para a fonte do lado BT, como demonstrado na Tabela 2.
A Figura 85 apresenta o resultado desta anlise, onde obtida uma eficincia de 50,5 %.
Apesar de operar em ZVS para toda a faixa de operao, como demonstrado. Este baixo
rendimento era esperado conforme os clculos de estimativa de perdas apresentados no
Apndice D. O baixo rendimento acontece por dois motivos: a utilizao de ponte retificadora
completa nos secundrios e pela utilizao de diodos que contm uma queda de tenso
considervel.
Por questes de disponibilidade, os diodos utilizados foram do modelo UF4007 e
apresentam uma queda de tenso de 0,9V para estes nveis de corrente, somado a isso sempre
h 6 diodos em conduo o que agrava consideravelmente as perdas no conversor. Uma
alternativa proposta para elevar a eficincia a utilizao de transformador com tap-central no
lado secundrio, assim reduz-se pela metade o nmero de diodos utilizados. Outra alternativa
a utilizao de diodos de melhor desempenho. O Apndice D tambm apresenta a estimativa
de perdas para sugesto apresentada. Foram considerados diodos do tipo Schottky S210 e
retificao atravs de tap-central, as perdas no secundrio diminuem em torno de 34%. A
Figura 86, mostra a fonte para o lado BT implementada.

Io

Io

S1 Ro
V

VCC V

S2

+ 15V
Realimentao

- 15V

Figura 84 Medio de potncia.

 149

VCC

IOUT VOUT

IIN

Figura 85 Anlise de rendimento.

Figura 86 Fonte de BT implementada: a) Vista superior, b) vista inferior.

150

7.3. Concluso

Este captulo tratou da fonte auxiliar de alimentao para o lado BT do SST. Decidiu-
se pela utilizao de uma topologia LLC ressonante, pelo fato dela operar em ZVS o que
diminui as perdas por comutao nos interruptores. As distintas etapas de operao foram
avaliadas e viu-se que o conversor deve ter um limite mnimo de frequncia de operao para
garantir ZVS. Viu-se tambm que em frequncias prximas da frequncia de ressonncia as
variaes de carga no tm influncia significativa na frequncia de operao. Logo, essas
variaes foram desprezadas na obteno da planta do conversor.
A modelagem de um conversor LLC ressonante no uma tarefa simples, pois os
mtodos tradicionais no podem ser utilizados. Desta forma, a planta foi obtida atravs de
simulao, onde adiciona-se um distrbio na varivel de interesse e realiza-se uma varredura
de frequncia. Aps a planta obtida foi projetado o compensador, o qual resultou em um do tipo
PI. Nesta fonte, o compensador implementado analgico, ento foi demonstrado os clculos
de projeto dos componentes.
Por fim, apresentou-se os resultados experimentais, onde possvel perceber que o
conversor atua em ZVS quando est com carga e at mesmo em operao a vazio. Apesar, de
operar em ZVS a fonte no apresentou bom rendimento. Isso porque na sada so utilizadas
pontes completas de retificao, as quais so compostas de diodos com uma queda de tenso
considervel.
Uma alternativa para melhorar o rendimento foi proposta. Essa alternativa prope
realizar a retificao do sinal com transformador de tap-central, o que reduz pela metade o
nmero de diodos utilizados. Somado a isso, tambm prope-se a utilizao de diodos de
melhor desempenho do tipo Schottky. Estas duas alteraes promovem uma reduo de 34%
nas perdas referentes ao lado secundrio.
 CONCLUSO GERAL

O crescimento da utilizao de fontes de gerao distribudas faz com que mais

conversores de potncia sejam conectados rede de distribuio de energia. Com isso torna-se
imprescindvel a utilizao de dispositivos que possam monitorar e controlar em tempo real o
fluxo de potncia no sistema eltrico. Assim sendo, muito provvel que em um longo prazo
haver a substituio dos transformadores eletromagnticos por transformadores de estado
slido.
Por ser um conversor eletrnico o SST necessita de fontes auxiliares que forneam
energia para seus perifricos. Esta fonte pode ter arquitetura central ou distribuda, neste
trabalho optou-se pela utilizao de fontes distribudas, pois assim, em uma viso generalista
aumenta-se a confiabilidade do SST. Alm disso, um desafio alcanar a isolao galvnica do
SST que de 25kV. Na reviso bibliogrfica foram estudadas algumas formas de obter este
nvel de isolao, e a que melhor se aplica a este caso a utilizao de transformadores
multincleos. No entanto, esta topologia contm um cabo que realiza o acoplamento entre a
fonte e os diversos ncleos. Por este cabo circula uma corrente em alta frequncia, o que pode
ser comparado a uma antena que envia sinais eletromagnticos. Ento, optou-se pela utilizao
de fontes locais distribudas, sendo uma fonte que opera em MT (at 2,4kV) e outra em BT (at
500 ).
Aps definir a arquitetura das fontes auxiliares realizou-se uma reviso bibliogrfica
para escolher possveis topologias que poderiam ser utilizadas para ambos os casos. Para a fonte
do lado MT as topologias que melhor se aplicam so baseadas em estruturas multinveis. Sendo
que uma adota a topologia de capacitores flutuantes e a outra, a de um conversor NPC. Estas
topologias foram avaliadas e tiveram suas eficincias estimadas. Apesar de apresentar ligeira
menor eficincia optou-se pela utilizao da topologia Double-ended Flyback quatro nveis
devido a simplicidade em seu controle e inicializao. Outra vantagem desta topologia que
possvel utilizar os mesmos capacitores do barramento do conversor principal, o que reduz o
volume da fonte auxiliar.
Com a topologia escolhida, foi apresentada a proposta de modulao que permite
alcanar o baixo ganho esttico necessrio com um reduzido valor de indutncia. Em seguida,
a estratgia de controle foi abordada, alm de regular a tenso de sada este conversor mantm
os capacitores do barramento de entrada em equilbrio, de forma extremamente simples. A
152

malha de controle v o conversor proposto como se fosse um conversor Double-ended Flyback

convencional, ento todos os interruptores so acionados com apenas um sinal PWM.
Posteriormente, foram mostrados os circuitos de monitoramento e acionamento do
conversor. Tambm foi explicado como alcanado o atraso na sada de conduo necessrios
para a proteo dos interruptores. A fonte auxiliar do lado MT foi implementada e os resultados
comprovam o funcionamento do conversor, assim como as etapas de operao apresentadas na
anlise terica.
Na fonte do lado BT foi utilizado a topologia LLC ressonante com o intuito de reduzir
as perdas de comutao. A dinmica de pequenos sinais deste tipo de topologia varia muito de
acordo com as condies de operao. Desta forma, a obteno da planta do conversor torna-
se uma tarefa difcil. Neste trabalho, utilizou-se uma simulao por varredura de frequncia
atravs do software PSIM para a obteno da planta do conversor. Ento foi projetado o
compensador, o qual foi implementado de maneira analgica. Os resultados prticos mostraram
que a fonte opera em ZVS e regula a tenso de sada para diferentes nveis da tenso de entrada.
Entretanto, um bom rendimento no foi alcanado devido aos diodos utilizados nas pontes de
retificao de sada. Ento, foi proposto uma alterao na forma de retificao e tambm a
substituio dos diodos por uns de melhor desempenho. Conforme calculado no Apndice D,
essa alterao proporcionara uma reduo de perdas em torno de 34%.
Por fim, esta dissertao mostra contribuies ao estudo e desenvolvimento de fontes
auxiliares de alimentao aplicadas a transformadores de estado slido. Sendo que a principal
contribuio est no estudo e apresentao da topologia aplicada como fonte auxiliar para
conversores de alta tenso.
 153

Trabalhos Futuros
Com o objetivo de complementar as anlises e os resultados obtidos at o presente
momento, alm de dar sequncia ao trabalho de dissertao, recomenda-se o enfoque nos
seguintes tpicos:
1. Controle analgico da fonte MT: Uma das vantagens do Double-ended
Flyback quatro nveis est na simplicidade de operao, sendo necessrio somente um
sinal PWM para acionar todos os interruptores. Desta forma, interessante implement-
lo utilizando circuito integrado. Essa alternativa reduziria custos e, provavelmente,
melhoraria a eficincia, pois o CI consome menos energia que o microcontrolador.

2. Semicondutores de potncia: Conforme foi mostrado na reviso bibliogrfica,

os semicondutores de SiC e GaN apresentam melhor eficincia e capacidade de operar
em frequncias e temperaturas elevadas. Ento torna-se interessante implementar a fonte
auxiliar com estes semicondutores, assim pode-se alcanar a reduo de volume e
elevao do rendimento da fonte auxiliar.

3. Otimizao do projeto: A anlise sobre a frequncia de operao para o

conversor Double-ended Flyback quatro nveis conveniente. Uma vez que,
conversores de topologia Flyback no comutam de maneira suave.

4. Interferncia eletromagntica: Um estudo sobre reduo de interferncias

eletromagnticas tambm interessante, devido ao fato de o conversor operar em
elevados nveis de tenso.

5. Proteo: Estudo de circuitos de proteo contra curto circuitos ou sobretenso,

tambm so convenientes para esta aplicao.

6. Integrao de elementos magnticos: A fonte de baixa tenso contm dois

elementos magnticos, a integrao destes elementos tambm interessante para reduzir
custo e volume.
 REFERNCIAS

ADRAGNA, C.; GATTAVARI, G. Flyback Converters With the L6561 PFC

Controller. STMicroelectronics Application Note AN1060 p. 111 , 2003.

AFSHARIAN, J.; ZARAGARI, N.; WU, Bin. A special high-frequency soft-switched

high-voltage isolated DC/DC power supply for multiple GCT gate drivers. In: 2010 IEEE
ENERGY CONVERSION CONGRESS AND EXPOSITION (ECCE), 2010, [S.l: s.n.], 2010.
p.24412445.

AGGELER, D. et al. Bi-directional isolated dc-dc converter for next-generation power

distribution-comparison of converters using Si and SiC devices. 2007, [S.l.]: IEEE, 2007.
p.510517. Disponvel em: <http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4239205>.
Acesso em: 23 abr. 2014.

AIZPURU, I.; CANALES, J.M.; FERNANDEZ, J. Scalable High Insulation Power

Supply for Medium Voltage Power Converters. In: 2012 7TH INTERNATIONAL
CONFERENCE ON INTEGRATED POWER ELECTRONICS SYSTEMS (CIPS), 2012, [S.l:
s.n.], 2012. p.16.

ALVES, Ricardo Luiz; OTHERS. Fontes auxiliares de alimentao para conversores de

alta potncia e elevada tenso no barramento CC. , 2003. Disponvel em:
<http://repositorio.ufsc.br/handle/123456789/85694>. Acesso em: 9 jun. 2015.

AMARAL, Accio Manuel Raposo. Tcnicas de medida para a caracterizao do

circuito equivalente de condensadores electrolticos de alumnio. , 2010. Disponvel em:
<http://estudogeral.sib.uc.pt/handle/10316/14212>. Acesso em: 25 jul. 2015.

AYYANAR, R.; GIRI, R.; MOHAN, N. Active input-voltage and load-current sharing
in input-series and output-parallel connected modular DC-DC converters using dynamic input-
voltage reference scheme. IEEE Transactions on Power Electronics v. 19, n. 6, p. 14621473
, nov. 2004.

BACKER, R. H. Switching circuit . [S.l: s.n.]. , 1980

BALIGA, B. Jayant. Advanced High Voltage Power Device Concepts. New York,
NY: Springer New York, 2012. Disponvel em: <http://link.springer.com/10.1007/978-1-4614-
0269-5>. Acesso em: 18 jun. 2015. .978-1-4614-0268-8.

BHATTACHARYA, Subhashish et al. Design and development of generation-I silicon

based solid state transformer. 2010, [S.l.]: IEEE, 2010. p.16661673. Disponvel em:
<http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5433455>. Acesso em: 23 abr. 2014.

BREHAUT, S.; COSTA, F. Gate driving of high power IGBT by wireless transmission.
In: POWER ELECTRONICS AND MOTION CONTROL CONFERENCE, 2006. IPEMC
2006. CES/IEEE 5TH INTERNATIONAL, 2006, [S.l: s.n.], 2006. p.15.

BROWN, Marty. Power supply cookbook. 2nd ed ed. Boston: Newnes, 2001. 265 p.
(EDN series for design engineers). .0-7506-7329-X.
156

CHENG, B.; MUSAVI, F.; DUNFORD, W.G. Novel small signal modeling and control
of an LLC resonant converter. In: 2014 TWENTY-NINTH ANNUAL IEEE APPLIED
POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC), mar. 2014, [S.l: s.n.],
mar. 2014. p.28282834.

CHEN, Min et al. Transformer secondary leakage inductance based ZVS dual bridge
DC/DC converter. In: EIGHTEENTH ANNUAL IEEE APPLIED POWER ELECTRONICS
CONFERENCE AND EXPOSITION, 2003. APEC 03, fev. 2003, [S.l: s.n.], fev. 2003.
p.10821087 vol.2.

CHOI, Hangseok. Half-Bridge LLC Resonant Converter Design Using FSFR-Series

Fairchild Power Switch (FPSTM) . [S.l: s.n.]. , 22 out. 2014

CLAYTON, G. B.; WINDER, Steve. Operational amplifiers. 5th ed ed. Oxford;

Boston: Newnes, 2003. 386 p. .978-0-7506-5914-7.

COELHO, Kefas Damazio. Conversores CC-CC com elevada tenso de entrada

para fontes auxiliares. 2004. Disponvel em:
<https://repositorio.ufsc.br/handle/123456789/87708>. Acesso em: 28 abr. 2014.

DE SIMONE, S. et al. Design-oriented steady-state analysis of LLC resonant converters

based on FHA. 2006, [S.l.]: IEEE, 2006. p.200207. Disponvel em:
<http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=1649771>. Acesso em: 24 jul. 2015.

DING, Helen. Application Note AN-1160. , [S.d.]. Disponvel em:

<http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.172.6681&rep=rep1&type=pdf>.
Acesso em: 24 jul. 2015.

DUERBAUM, T. First harmonic approximation including design constraints. In:

TELECOMMUNICATIONS ENERGY CONFERENCE, 1998. INEC. TWENTIETH
INTERNATIONAL, 1998, [S.l: s.n.], 1998. p.321328.

EPCOS AG. Film Capacitors.pdf . [S.l: s.n.]. , 2015

ERIKSON, Robert W; MAKSIMOVIC, Dragan. Fundamentals of Power

Electronics. Second Edition ed. University of Colorado, Boulder, Colorado: Kluwer Academic
Publishers, 2000. .

FEI, Wanmin et al. High insulation multiple output switch power supply used for
driving of IGBTs in medium-high voltage inverter. In: EIGHTEENTH ANNUAL IEEE
APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION, 2003. APEC 03,
2003, [S.l: s.n.], 2003. p.10661069 vol.2.

FILCHEV, T. et al. Design of high voltage high frequency transformer for pulsed power
applications. In: PULSED POWER CONFERENCE, 2009 IET EUROPEAN, 2009, [S.l: s.n.],
2009. p.14.

FLYNN, A.M.; SANDERS, S.R. Fundamental limits on energy transfer and circuit
considerations for piezoelectric transformers. IEEE Transactions on Power Electronics v.
17, n. 1, p. 814 , jan. 2002.
 157

FRAYTAG, Jeferson. SISTEMA ELETRNICO PARA LMPADAS

FLUORESCENTES DE INDUO BASEADO NA TOPOLOGIA SEPIC HALF-
BRIDGE BI-INTEGRADA COM CONTROLE DE INTENSIDADE LUMINOSA POR
MODULAO DE BAIXA FREQUNCIA. Dissertao de Mestrado Universidade
Federal de Santa Maria, Santa Maria - RS, 2015. 205 p.

GALAI, L.; COSTA, F.; REVOL, B. EMI disturbance in Double Galvanic Insulation
Transformer for high voltage insulation- Application on multilevel converter for 10kV SiC
Mosfet drivers. In: 2012 6TH ASIA-PACIFIC CONFERENCE ON ENVIRONMENTAL
ELECTROMAGNETICS (CEEM), 2012, [S.l: s.n.], 2012. p.210213.

GRBOVIC, P.J. High-Voltage Auxiliary Power Supply Using Series-Connected

MOSFETs and Floating Self-Driving Technique. IEEE Transactions on Industrial
Electronics v. 56, n. 5, p. 14461455 , maio 2009.

GRBOVIC , P.J. Master/Slave Control of Input-Series- and Output-Parallel-Connected

Converters: Concept for Low-Cost High-Voltage Auxiliary Power Supplies. IEEE
Transactions on Power Electronics v. 24, n. 2, p. 316328 , fev. 2009.

GU, Yilei; LU, Zhengyu; QIAN, Zhaoming. Three level LLC series resonant DC/DC
converter. In: NINETEENTH ANNUAL IEEE APPLIED POWER ELECTRONICS
CONFERENCE AND EXPOSITION, 2004. APEC 04, 2004, [S.l: s.n.], 2004. p.16471652
Vol.3.

HEINEMANN, L. et al. Power supply for very high insulation requirements in IGBT
gate-drives. In: THE 1998 IEEE INDUSTRY APPLICATIONS CONFERENCE, 1998.
THIRTY-THIRD IAS ANNUAL MEETING, 1998, [S.l: s.n.], 1998. p.15621566 vol.2.

HEINEMANN, L.; MAST, J.; SCHEIBLE, G. Power supply with high insulation
capability to feed electronics on the high potential side in power distribution networks. In:
EIGHTEENTH ANNUAL IEEE APPLIED POWER ELECTRONICS CONFERENCE AND
EXPOSITION, 2003. APEC 03, 2003, [S.l: s.n.], 2003. p.767772 vol.2.

INTERNATIONAL RECTIFIER. RESONANT HALF-BRIDGE CONVERTER

CONTROL IC . [S.l: s.n.]. , 8 nov. 2012

ISE, K. et al. Development of a high repetition rate and high voltage switching power
supply with a SiC-JFET for an induction synchrotron. In: 2011 IEEE PULSED POWER
CONFERENCE (PPC), jun. 2011, [S.l: s.n.], jun. 2011. p.487492.

JANG, Jinhaeng et al. Dynamic analysis and control design of optocoupler-isolated

LLC series resonant converters with wide input and load variations. In: IEEE ENERGY
CONVERSION CONGRESS AND EXPOSITION, 2009. ECCE 2009, set. 2009, [S.l: s.n.],
set. 2009. p.758765.

KAMINSKI, N.; HILT, O. SiC and GaN Devices - Competition or Coexistence? In:
2012 7TH INTERNATIONAL CONFERENCE ON INTEGRATED POWER
ELECTRONICS SYSTEMS (CIPS), mar. 2012, [S.l: s.n.], mar. 2012. p.111.

KIM, Jung-Won; YON, Jung-Sik; CHO, B. -H. Modeling, control, and design of input-
series-output-parallel-connected converter for high-speed-train power system. IEEE
Transactions on Industrial Electronics v. 48, n. 3, p. 536544 , jun. 2001.
158

KIRSTEN, Andr Luis. METODOLOGIA DE PROJETO DO CONVERSOR DAB

APLICADO A TRANSFORMADORES DE ESTADO SLIDO. Tese de Doutorado
Universidade Federal de Santa Maria, Santa Maria - RS, 2014. 236 p.

LEE, Il-Oun; MOON, Gun-Woo. Three-level LLC SRC for high and wide input voltage
applications. In: 2011 IEEE 8TH INTERNATIONAL CONFERENCE ON POWER
ELECTRONICS AND ECCE ASIA (ICPE ECCE), maio 2011, [S.l: s.n.], maio 2011. p.5259.

LIDOW, Alex; STRYDOM, Johan. Gallium Nitride (GaN) Technology Overview.

EPC EFFICIENT POWER CONVERSION CORPORATION | v. 3, n. 2, p. 1 , 2012.

LIN, Ray-Lee et al. A Family of Piezoelectric-Transformer-Based Bridgeless

Continuous-Conduction-Mode Charge-Pump Power-Factor-Correction Electronic Ballasts.
IEEE Transactions on Industry Applications v. 47, n. 3, p. 11491158 , maio 2011.

LIU, Jimmy; WONG, Kin Lap; MOOKKEN, John. 60W Auxiliary Power Supply
Demonstration board. 2014, [S.l.]: IEEE, 2014. p.25062510. Disponvel em:
<http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6803656>. Acesso em: 29 ago. 2014.

LI, Wuhua et al. Series Asymmetrical Half-Bridge Converters With Voltage

Autobalance for High Input-Voltage Applications. IEEE Transactions on Power Electronics
v. 28, n. 8, p. 36653674 , ago. 2013.

LUZ, Paulo Cesar. SISTEMA ELETRNICO ISOLADO COM ELEVADO

FATOR DE POTNCIA E REDUZIDAS CAPACITNCIAS PARA ALIMENTAO
DE LEDS APLICADO ILUMINAO PBLICA. Dissertao de Mestrado
Universidade Federal de Santa Maria, Santa Maria - RS, 2013. 151 p.

MCLYMAN, Colonel William T. Transformer and inductor design handbook. New

York: Marcel Dekker, 2004. .0-8247-5393-3.

MEYNARD, T. A.; FOCH, H. Multi-level conversion: high voltage choppers and

voltage-source inverters. In: , 23RD ANNUAL IEEE POWER ELECTRONICS
SPECIALISTS CONFERENCE, 1992. PESC 92 RECORD, jun. 1992, [S.l: s.n.], jun. 1992.
p.397403 vol.1.

NABAE, A.; TAKAHASHI, I.; AKAGI, H. A New Neutral-Point-Clamped PWM

Inverter. IEEE Transactions on Industry Applications v. IA-17, n. 5, p. 518523 , set. 1981.

NORLING, K.; LINDHOLM, C.; DRAXELMAYR, D. An Optimized Driver for SiC

JFET-Based Switches Enabling Converter Operation With More Than 99% Efficiency. IEEE
Journal of Solid-State Circuits v. 47, n. 12, p. 30953104 , dez. 2012.

PARK, Ki-Bum; PETTERSSON, S.; CANALES, F. Auxiliary power supply for LV

inverter with 1700 V SiC switch. In: IECON 2013 - 39TH ANNUAL CONFERENCE OF THE
IEEE INDUSTRIAL ELECTRONICS SOCIETY, nov. 2013, [S.l: s.n.], nov. 2013. p.483488.

PIMENTEL, Paulo Roberto de Souza. Smart Trafo inovao brasileira para acelerar
a implantao do conceito smart grid. Distribuio de Energia. [S.l: s.n.], 2003.

PITTINI, R.; ZHANG, Zhe; ANDERSEN, M.A.E. Switching performance evaluation

of commercial SiC power devices (SiC JFET and SiC MOSFET) in relation to the gate driver
 159

complexity. In: 2013 IEEE ECCE ASIA DOWNUNDER (ECCE ASIA), jun. 2013, [S.l: s.n.],
jun. 2013. p.233239.

Power Film Capacitor Application Guide. . [S.l: s.n.]. Disponvel em:

<http://www.cde.com/resources/catalogs/filmAPPguide.pdf>. Acesso em: 26 jul. 2015. , [S.d.]

PRESSMAN, Abraham I. Switching power supply design. 2nd ed ed. New York:
McGraw-Hill, 1998. 682 p. .0-07-052236-7.

QIAN, Ting; LEHMAN, Brad. Coupled Input-Series and Output-Parallel Dual

Interleaved Flyback Converter for High Input Voltage Application. IEEE Transactions on
Power Electronics v. 23, n. 1, p. 8895 , jan. 2008.

QUEVEDO, Josemar. Comutador eletrnico de taps aplicado a um transformador

de distribuio monofsico. Dissertao de Mestrado Universidade Federal de Santa Maria,
Santa Maria - RS, 2014. 192 p.

RASHID, Muhammad H. Power electronics handbook. [S.l.]: Academic Pr, 2001. .

REIS, Mauro Sandro. IMPLEMENTAO DE UM REGULADOR DE TENSO

COM COMUTADOR ELETRNICO DE TAP. Tese de Doutorado 2013.

RONAN, Edward R. et al. A power electronic-based distribution transformer. Power

Delivery, IEEE Transactions on v. 17, n. 2, p. 537543 , 2002.

SANCHES, Durval. Tpicos Especiais Em Eletrnica Iii. [S.l.]: Clube de Autores,

2010. 71 p. .

SANKEN ELECTRONIC CO, LTDA. Next Generation Power Semiconductors:

Sankens Commitment to GaN/SiC Development. Disponvel em:
<http://www.semicon.sanken-ele.co.jp/en/guide/GaNSiC.html/>. Acesso em: 28 maio 2015.

SCHMITT, G.; KUSSEROW, W.; KENNEL, R. Power supply for a IGBT-driver with
high insulation voltage based on a printed planar transformers. In: POWER ELECTRONICS
AND MOTION CONTROL CONFERENCE, 2008. EPE-PEMC 2008. 13TH, 2008, [S.l: s.n.],
2008. p.12391242.

SIEMIENIEC, Ralf; KIRCHNER, Uwe. The 1200V Direct-Driven SiC JFET power
switch. In: EPE 2011 2011 14TH EUROPEAN CONFERENCE ON POWER ELECTRONICS
AND APPLICATIONS, 2011, Birmingham. Anais... Birmingham: [s.n.], 2011. Disponvel em:
<http://ieeexplore.ieee.org/servlet/opac?punumber=6014782>. Acesso em: 28 ago. 2014.

STMICROELECTRONICS. STB20N95K5 . [S.l: s.n.]. , 2012

TORRESAN, H. D.; HOLMES, D. G. A high voltage converter for auxiliary supply

applications using a reduced flying capacitor topology. 2005, [S.l.]: IEEE, 2005. p.12201226.
Disponvel em: <http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=1581785>. Acesso em:
24 abr. 2014.

TORRESAN, H.D.; HOLMES, D.G.; SHRAGA, I. Auxiliary power supplies for high
voltage converter systems. In: POWER ELECTRONICS SPECIALISTS CONFERENCE,
2004. PESC 04. 2004 IEEE 35TH ANNUAL, jun. 2004, [S.l: s.n.], jun. 2004. p.645651 Vol.1.
160

TSUBOI, T. et al. Experiment on multiple-times voltage application to evaluate

insulation reliability of oil-immersed transformer. IEEE Transactions on Dielectrics and
Electrical Insulation v. 17, n. 5, p. 16571664 , 2010.

VORPERIAN, V.; CUK, S. A complete DC analysis of the series resonant converter.

In: 1982 IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE, jun. 1982, [S.l: s.n.],
jun. 1982. p.85100.

WANG, Huai; BLAABJERG, F. Reliability of Capacitors for DC-Link Applications in

Power Electronic Converters #x2014;An Overview. IEEE Transactions on Industry
Applications v. 50, n. 5, p. 35693578 , set. 2014.

WEN, Huiqing; XIAO, Weidong; LU, Zhengyu. Current-Fed High-Frequency AC

Distributed Power System for Medium #x2013;High-Voltage Gate Driving Applications. IEEE
Transactions on Industrial Electronics v. 60, n. 9, p. 37363751 , 2013.

WERNER BRESCH. Power Eletronics for Medium Voltage Applications . [S.l.]: Bodos
Power Systems. Disponvel em: <http://www.powerguru.org/power-electronics-for-medium-
voltage-applications>. , 25 fev. 2013

WOLF, Marko. Design and implementation of a modular converter with

application to a solid state transformer. Stellenbosch: University of Stellenbosch, 2009.
Disponvel em: <http://scholar.sun.ac.za/handle/10019.1/2773>. Acesso em: 23 abr. 2014.

ZAMBRANO, Sixifo Daniel Falcones. A DC-DC Multiport Converter Based Solid

State Transformer Integrating Distributed Generation and Storage. ARIZONA STATE
UNIVERSITY, 2011. Disponvel em:
<http://repository.asu.edu/attachments/56881/content/falcones_asu_0010e_10852.pdf>.
Acesso em: 6 jun. 2015.

ZHAO, Bin et al. Evaluation of isolated gate driver for SiC MOSFETs. In: 2013 8TH
IEEE CONFERENCE ON INDUSTRIAL ELECTRONICS AND APPLICATIONS (ICIEA),
jun. 2013, [S.l: s.n.], jun. 2013. p.12081212.

ZHAO, Tiefu. Design and Control of a Cascaded H-Bridge Converter based Solid
State Transformer (SST). Tese de Doutorado North Carolina State University, 2010. 174 p.
 APNDICE A PROJETO MAGNTICO INDUTOR ACOPLADO PARA
DOUBLE-ENDED FLYBACK

Parmetros de Entrada
Vpri 400V Po 20W Dmax 0.45
1
Vo 30V Po 20W D 0.37
2
fs 100kHz Po 10W Dmin 0.3
3
0.85
Pot Po Po Po 50W
1 2 3

Definies
2 2 2
1 Vo Vo Vo Vo
Ts Ro Ro Ro
fs 1 Po 2 Po 3 Po Vpri
1 2 3

A Indutncia crrtica :

2 2
Vpri Dmax
Lcri 3.24 mH
2 fs Pot

A indutncia escolhida :

Lm 2 mH

Clculo das Correntes

Correntes no Primrio

Vpri Dmax Ts Dmax Ip p

Ipp 0.9 A Ipav 0.203 A
Lm 2

Dmax
Iprms Ip p 0.349 A
3

Tempos de Descarga
1
Rpar 18
1 1 1

Ro Ro Ro
1 2 3
162

2 Lm
td1 0.354
Rpar Ts

Ts td1 3.536 s

2 Lm
td2 0.158
Ro Ts
3

td td1 td2

1 Dmax 0.55 td 0.512

Correntes no Secundrio

0

Io av
Po
0.667
A
Ro 0.667
0.333

2 Io av
1
Is p 2.606 A
1 td

2 Io av
3
Is p 1.303 A
2 td

0
1.259 A
1 Dmin
Is rms Is p
3
0.629

Resumo

Ipp 0.9 A Ipav 0.203A Iprms 0.349 A

Primrio

Secundrio 1 Is p 2.606 A Ioav 0.667 A Is rms 1.259 A

1 1 1

Secundrio 2 Is p 1.303 A Ioav 0.667 A Is rms 0.629 A

2 2 2
 163

Definies
Bmax 0.25T

Kw 0.35 "Fator de ocupao do cobre dentro do carretel"

A
Jmax 250
2
cm

Clculo AeAw:

Pot
Dmax Ip rms
4
AeAw 0.208 cm
Bmax fs Jmax Kw Ip av

Caractersticas do ncleo calculado

Thornton - NEE-40/17/12

2
Ae 148mm
ext 27.5mm Distancia ponta-ponta janelas
int 12.05mm Largura perna interna do ncleo
h1 10mm altura da janela de um nclo E
esp 12.05mm espessura do ncleo
le 77mm comprimento magntico

3
ve 11300mm volume ncleo

Wfe 29gm
Peso em gramas
r 2000

h h1 2 altura total da janela

( ext int)
Aw h
2
lt ( ext int) esp 51.6 mm comprimento mdio da espira

2
Aw 154.5 mm

4
AeAwc Ae Aw 2.287 cm

Definio do nmero de espiras necessrias

164

2
Bmax v e
e 346.923 Permeabilidade especfica
2
0 Lm Ip p

0 e Ae 7
A l 8.379 10 H Indutncia especfica
le

Lm
Npri 48.855
Al

g le
1 1
0.183 mm Entreferro
e r

ln
g 2 h
Ff 1 1.081 Efeito do espraiamento
Ae g

Npri
Npricorr 46.985 Npri 47
Ff

Projeto dos Condutores

Clculo do Efeito Skin

6.62cm
0.021 cm
fs
Hz

Dimetro mximo do fio

Dia_max 2 0.042 cm

rea mnima do fio de cobre n necessria

2
Dia_max 2
A cu 0.138 mm
4
 165

Caractersticas do Condutor Primrio

AWG 25

Diamp 0.4547mm Dimetro do fio n

Desmp 0.48mm Dimetro do fio Esmaltado

2
Acup 0.159mm

res p 0.11
m

Verificao se a rea de cobre projetada suficiente

Ip rms 2
AcuVp 0.139 mm
Jmax

Nmero de fios paralelos necessrios

Acu Vp
Snp 0.877 Snp 1
Acu p

Fluxo mximo

7 H
4 Npri Ff Ipp 10
m
Bpk 0.259 T
le
g
r

Clculo nmero de espiras secundrio

Npri ( Vo 1V) ( 1 Dmax)

Ns 4.452 Nsec 5
Vpri Dmax

Nsec
_real 0.106
Npri
166

Clculo dimetro fio secundrio

Is rms 0
0.504 mm
2
A cuS
Jmax
0.252

Caractersticas dos condutores do Secundrio

Secundrio com maior potncia:

AWG 22
Diams1 0.6438mm

Desms1 0.69mm

2
Acus1 0.3222mm

res s1 0.053
m

Secundrio com menor potncia:

AWG 27
Diams2 0.3606mm

Desms2 0.39mm

2
Acus2 0.102mm

res s2 0.17
m

Verificao se a rea de cobre projetada suficiente

Is rms
Acus
Jmax

Nmero de fios paralelos necessrios

Acus
1 Acus
Sns1 1.563 Sns1 2 2
Acu s1 Sns2 2.468 Sns2 3
Acu s2
 167

Clculo do fator de utilizao da janela Ku:

Prim Npri Snp 47

Sec1 Nsec Sns1 10

Sec2 Nsec Sns2 15

Prim Acu p 2
A w1 21.351 mm
Kw

2Sec1 Acu s1 2
A w2 18.411 mm
Kw

1 Sec2 Acu s2 2
A w3 4.371 mm
Kw

2
Awmin Aw1 Aw2 Aw3 44.134 mm

Possibilidade de execuo

Awmin Awmin
0.286 11
Aw Aw

Clculo de Perdas do elemento Magntico Duble ended Flyback

Perdas nos Cobre

res p res s1 res s2

Res p Res s1 Res s2
Snp Sns1 Sns2

Rp lt Npri Res p 0.267

3
Rs1 lt Nsec Res s1 6.837 10

Rs2 lt Nsec Res s2 0.015

168

2
Pp Iprms Rp 0.032W

2
Ps1 Is rms Rs1 0.011 W
1

2 3
Ps2 Is rms Rs2 5.791 10 W
2

Pcutotal Pp 2Ps1 1 Ps2 Pcutotal 0.06 W

Perdas no Ferro

7 H Ipp
4 10 Npri Ff
m 2
Bac 0.129 T
le
g
r

2.62
6 1.63 Bac W W
WK 48.55 10 ( fs s ) 32.365
T kg kg

Wfe 0.029 kg

Pfe 2 WK Wfe
Pfe 1.877 W

Ptransf Pcutotal Pfe

Ptransf 1.937 W
 169

Clculo de Perdas do elemento Magntico Indutor de Acoplamento

Perdas nos Cobre

res Lac
Res Lac
Sn

RLac ltLac N Res Lac 0.012

2 3 3
PcuLac Iprms RLac 1.425 10 W PcuLac 1.425 10 W

Perdas no Ferro

7 H I
4 10 N FfLac
m 2
BacLac 0.178 T
leLac
g Lac
r

2.62
1.63
Bac 2
WKLac 4.855 10
T
5 W 15 m
1.622 10
s T kg
s
3

PfeLac WK WfeLac PfeLac 0.113 W

PLac PcuLac PfeLac

PLac 0.115 W
170

Apndice B Estimativa de perdas nos

semicondutores de potncia

Clculo de Perdas
Interruptores

Parmetros do semicondutor STF20N95K5 - MOSFET Cap 75pF

rds 0.33
9
tr 12 10 s
9
tf 20 10 s

2 1 2 6
Pcond rds Iprms 0.04 W Pdesc Cap Vpri 6 10 sW
2
t
r Vpri
t Vpri
Vpri
Pch on
tr
t dt
Lm


0

t
f Ip
p Ip p
Pch off t Ip p t dt
Cap
tf

0

Pcom Pchon Pchoff Pdesc fs 0.672W

Total perdas interruptores

Pch_df 2 Pcond Pcom 1.425W Pch_df 1.425 W

Diodos
Primrio MURS480ET3G

9
Vfdp 0.7V trrdp 75 10 s Irrdp 25A

Vfdp
rcp 2.008
Ip rms

2
Pconddp Vfdp Ipav rcp Iprms 0.386W
 171

1 13
Qrrdp trrdp Irrdp 9.375 10 C
2

Pcomdp Qrrdp Vpri fs 37.5 W

Pdp 2 Pconddp Pcomdp 0.772W Pdp 0.772W

Secundrio Tenso mnima de bloqueio ( Vpri Vo) 2 124V

EGP50C ES3A/AB - ES3D/DB - BAS20

Vfds1 0.45V Vfds2 0.5V Ct 45pF

Vfds1 Vfds2
rcs1 0.381 rcs2 0.847
Is rms Is rms
1 2

2
Pds1 Vfds1 Ioav rcs1 Is rms 0.831W
1 1

2
Pds2 Vfds2 Ioav rcs2 Is rms 0.628W
2 2

2
Pcom ( Vpri Vo) Ct fs 0.017 W

Pds 4 Pds1 Pcom 2 Pds2 Pcom Pds 4.685 W

Pdt_df Pdp Pds Pdt_df 5.456 W

Flying Capacitor

Interruptores
Utiliza o mesmo MOSFET do Double ended- Flyback
Para este clculo foi definido que a corrente que circuila pelo conversor a mesma corrente que
circuila pelo lado primrio do Double ended Flyback. Logo, as perdas por conduo de cada
MOSFET so iguais. As perdas de comutao sero calculada para uma frequncia de 100kHz.

fFly 100kHz

Pcondch_Fly Pcond Pcondch_Fly 0.04W

172

t r
Vinfly
Pch_Flyon Iprms Vinfly t d t

tr

0

t f
Ip rms
Pch_Flyoff Vinfly Iprms t d t

tf

0

Pcomch_Fly Pch_Flyon Pch_Flyoff Pdesc fFly Pcomch_Fly 0.823W

Pch_Fly Pcondch_Fly Pcomch_Fly

Pch_Fly 0.863 W

Diodos MURS480ET3G

9 9
Vfdp 0.7V trrdp 100 10 s Irrdp 25A tfrdp 75 10 s

Vfdp
rcp 2.008
Ip rms

2
Pd1 Vfdp Ipav rcp Iprms 0.386 W

1 12
Qrrdp trrdp Irrdp 1.25 10 C
2

Pcomoffdp Qrrdp Vpri fFly 50 W

1
4
Pcomondp Vfdp Ipav tfrdp fFly 5.316 10 W
2
4
Pcomdp Pcomoffdp Pcomondp 5.816 10 W

Pd_Fly 2 Pd1 2 Pcomdp 0.773W Pd_Fly 0.773 W

Perdas no Interruptor de acoplamento

PMacop Pcond
PMacop 0.04W
 173

Apndice C Programa controle fonte lado MT

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// BIBLIOTECAS ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

#include <stdbool.h>
#include "inc/hw_gpio.h"
#include "inc/hw_memmap.h"
#include "inc/hw_sysctl.h"
#include "inc/hw_types.h"
#include "driverlib/gpio.h"
#include "driverlib/sysctl.h"
#include "inc/hw_timer.h"
#include "all.h"
#include "driverlib/fpu.h"
#include "driverlib/adc.h"
#include "stdio.h"
#include "an.h"

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// DEFINIES DO CONVERSOR E DO CONTROLE ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

#define CPU_HZ 80000000

#define PWM_FREQUENCY 100000
#define SAMPLE_FREQ 1000000
#define SWITCH_FREQ 3500
#define BITLEVEL 4095
#define DUTY_MAX 0.60
#define DUTY_MIN 0.10

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// CONSTANTES DO COMPENSADOR ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

#define Hvr 1875

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// DECLARAO DAS VARIVEIS GLOBAIS ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

float Href = 0;
float e[3] = {0,0,0};
float u[2] = {0,0};

unsigned long adc_value[3];

unsigned long realim[1];
unsigned long DSH;
174

unsigned int intFlag = 0;

uint32_t in1, in2, in3;

#define S5X (1<<6)

#define S5Y GPIO_PORTD_BASE

#define S6X (1<<4)

#define S6Y GPIO_PORTF_BASE

#define S2X (1<<6)

#define S2Y GPIO_PORTC_BASE

#define S1X (1<<7)

#define S1Y GPIO_PORTC_BASE

#define SON(x, y) GPIOPinWrite(y, x, x);

#define SOFF(x, y) GPIOPinWrite(y, x, 0);

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// INTERRUPO DE LEITURA AD E ATUALIZAO DO DUTY ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

void control(void){

ADCSequenceDataGet(ADC_BASE, 3, realim);
ADCProcessorTrigger(ADC_BASE, 3);

e[1]=e[0];
e[0] = (float) Href - realim[0];

u[0] =0.0367*(e[0]+393*e[1]);

if (u[0] > (4095*DUTY_MAX)) // Duty mximo

{
u[0] = (4095*DUTY_MAX);
}
if(u[0] < 0 )
{
u[0] = (4095*DUTY_MIN);
}

DSH = (u[0]*CPU_HZ)/(PWM_FREQUENCY*4095);

TimerMatchSet(TIMER3_BASE, TIMER_A, DSH); //aplicacao da razao

ciclica

TimerIntClear(TIMER2_BASE,TIMER_TIMA_TIMEOUT);

void swtich(void)
{
 175

ADCSequenceDataGet(ADC_BASE, 2, adc_value);
ADCProcessorTrigger(ADC_BASE, 2);

if(adc_value[1] > adc_value[0] && adc_value[1] > adc_value[2])

//(in1 == 0 && in3 != 0)
{
SON(S1X, S1Y);
SON(S2X, S2Y);
SOFF(S5X, S5Y);
SOFF(S6X, S6Y);
}

if(adc_value[0] > adc_value[1] && adc_value[0] > adc_value[2])

//(in2 != 0 && in3 == 0)
{
SOFF(S1X, S1Y);
SON(S2X, S2Y);
SON(S5X, S5Y);
SOFF(S6X, S6Y);
}
if(adc_value[2] > adc_value[0] && adc_value[2] > adc_value[1])
//(in1 != 0 && in2 == 0)
{
SOFF(S1X, S1Y);
SOFF(S2X, S2Y);
SON(S5X, S5Y);
SON(S6X, S6Y);
}
TimerIntClear(TIMER2_BASE,TIMER_TIMB_TIMEOUT); // Limpa Flag

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// CONFIGURAO DA CPU E INCIO DA FUNO PRINCIPAL ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

void main(void) {

MAP_SysCtlClockSet(SYSCTL_SYSDIV_2_5| SYSCTL_USE_PLL| \
SYSCTL_XTAL_16MHZ| \
SYSCTL_OSC_MAIN);

MAP_FPUEnable();
FPUStackingEnable();

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// INICIALIZAO E CONFIGURAO DAS PORTAS ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

PortFunctionInit();
MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_TIMER2);
MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_TIMER1);
176

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// PROGRAMAO ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

SysCtlADCSpeedSet(SYSCTL_ADCSPEED_1MSPS);

// Configurao do ADC
ADCSequenceDisable(ADC_BASE, 3);
ADCSequenceDisable(ADC_BASE, 2);
ADCSequenceConfigure(ADC_BASE, 2, ADC_TRIGGER_TIMER, 1);
ADCSequenceStepConfigure(ADC_BASE, 2, 0, ADC_CTL_CH6); //PD1 - c2
ADCSequenceStepConfigure(ADC_BASE, 2, 1, ADC_CTL_CH4); //PD3 - c1
ADCSequenceStepConfigure(ADC_BASE, 2, 2, ADC_CTL_CH5|ADC_CTL_END); //PD2
- c3

ADCSequenceConfigure(ADC_BASE, 3, ADC_TRIGGER_PROCESSOR, 1);

ADCSequenceStepConfigure(ADC_BASE, 3, 0, ADC_CTL_CH7|ADC_CTL_END); //PD0
REALIMENTAAO
ADCSequenceEnable(ADC_BASE, 3);
ADCSequenceEnable(ADC_BASE, 2);

TimerControlTrigger(TIMER2_BASE, TIMER_B, true);

Href = Hvr*29/30;

// Configurao do Timer T3CCP0 (Canal PWM - DSH)

TimerConfigure(TIMER3_BASE, TIMER_CFG_SPLIT_PAIR|TIMER_CFG_A_PWM);
TimerLoadSet(TIMER3_BASE, TIMER_A, (CPU_HZ/PWM_FREQUENCY)-1);

//razao ciclica inicial

TimerMatchSet(TIMER3_BASE, TIMER_A, (CPU_HZ/PWM_FREQUENCY)*0.30);

TimerControlLevel(TIMER3_BASE, TIMER_A, true);

// Inicializao do canal PWM

TimerEnable(TIMER3_BASE, TIMER_A);

// Configurao do Timer T2CCP0 (Referncia para Amostragem -

Controle)
TimerConfigure(TIMER1_BASE,
TIMER_CFG_SPLIT_PAIR|TIMER_CFG_A_PERIODIC|TIMER_CFG_A_PERIODIC);
TimerLoadSet(TIMER1_BASE, TIMER_A, ((CPU_HZ/SAMPLE_FREQ)-1));
TimerIntEnable(TIMER1_BASE,TIMER_TIMA_TIMEOUT);
TimerIntRegister(TIMER1_BASE, TIMER_A, control);

// Configurao do Timer T2CCP0 (Referncia para Amostragem)

TimerConfigure(TIMER2_BASE,
TIMER_CFG_SPLIT_PAIR|TIMER_CFG_A_PERIODIC|TIMER_CFG_B_PERIODIC);
TimerLoadSet(TIMER2_BASE, TIMER_B, ((CPU_HZ/SWITCH_FREQ)-1));
TimerIntEnable(TIMER2_BASE,TIMER_TIMB_TIMEOUT);
TimerIntRegister(TIMER2_BASE, TIMER_B, swtich);
 177

TimerEnable(TIMER1_BASE, TIMER_A);
TimerEnable(TIMER2_BASE, TIMER_B);

while(1){

///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////
//// FINAL DO PROGRAMA ////
///////////////////////////////////////////////////////////////////
///////////////////////////////////////////////////////////////////

}
 179

Apndice D Projeto fonte lado BT

Parmetros
Vinmax 275V Po 10W Fr1 100kHz
0
Vinmin 225V Po 20W Dmax 0.45
1
Vinnom 250V Pout Po 2Po 0.9
0 1
Vout 15V Pout 50W

Definies

Vinmax
n 9.167 n 9.2
2 Vout

2 n Vout
M 1.227 Taxa de converso
Vin min

2 2 75
Vout

22.5 Vout 37.5
Ro Rout 4.5 2
Po 11.25 Pout

2
8 n Rout
Rac 308.73 Resistncia rebatida para o primrio
2

Escolha da relao entre a indutncia do transformador e a indutncia ressonante

k 6

Definio Q mximo para garantir ZVS

1 k 1
1
2
1
Qmax
( M) 0.407
k 2
( M) 1

Clculo da frequencia de chaveamento mnima

1
xmin
1 xmin 0.332
k 1
1
2

2 n Vout
Vin
min

Fmin xmin Fr1 Fmin 33.195 kHz

180

Clculo Lr, Cr e Lm

Qmax Rac
Lr Lr 200.074 H
2 Fr1

1
Cr Cr 12.66 nF
2 Fr1 Qmax Rac

Cr 12.2nF

Reclculos para valor capacitor comercial

1
Fr1 Fr1 103.774 kHz
2 Cr Qmax Rac

Fmax 200kHz Deve ser menor que 2*Fr1 2 Fr1 207.548 kHz

Qmax Rac
Lr Lr 192.798 H
2 Fr1

OBS: Para manter ZVS o valor de L.r deve ser menor que o calculado.

Lm Lr k Lm 1.157 mH

Lp Lm Lr Lp 1.35 mH
 181

Elemento Magntico - Transformador

Definies

Bmax 0.2T

Kw 0.35 "Fator de ocupao do cobre dentro do carretel"

A
Jmax 250
2
cm

Kt 0.5

Clculo AeAw:

Pout
Dmax Kt
4
AeAw 0.069 cm
Bmax Fr1 Jmax Kw

20
esc( AeAw) 0.312 Vetor referente AeAw, Ae, Aw

0.26

Caractersticas do ncleo calculado

Thornton - NEE-40/17/12

2
Ae 148mm
ext 27.5mm Distancia ponta-ponta janelas
int 12.05mm Largura perna interna do ncleo
h1 10.0mm altura da janela de um nclo E
esp 12.05mm espessura do ncleo
le 77mm comprimento magntico

3
ve 11300mm volume ncleo

Wfe 29gm
Peso em gramas
r 2000

Aw ( ext int) h1
lt ( ext int) 2esp comprimento mdio da espira
h h1 2 altura total da janela
4
2 AeAwc Ae Aw 2.287 cm
Aw 1.545 cm
182

Clculo nmero de voltas do transformador

B Bmax

Vinmin Dmax
Npri 51.523 Npri 52
2 B Ae Fmin

Npri
Nsec 5.652
n Nsec 6

Recalculo do Npri

Npri ( n) Nsec Npri 55.2

Clculo do entreferro

2
Npri 0 Ae
Lreal 14.719 mH
le

2 le
Npri 0 Ae Lm
r
lg 451.388 m
Lm

Clculo corrente primria e secundria

n Vout
Ipriav 3 0.862 A
2 Lm 2 Fr1

Po

0.667 A
Iout
Pout
3.333 A
Io
Vout
Vout 1.333

2
Ipripk Iout Ipri 2 1.033 A
2 n av

Io 1.047 A

Is pk
Ipripk
2 2.094
IpriRMS 0.731 A
2
Io

0.524 A
Is rms
4 1.047
 183

Projeto dos Condutores

Clculo do Efeito Skin

6.62cm
0.015 cm
Fmax
Hz

Dimetro mximo do fio

Dia_max 2 0.296 mm

Bitola Mxima que pode ser utilizada

2
Dia_max 2
A cu 0.069 mm
4

A cu
bitola 28
cm2

Caractersticas do Condutor Primrio

AWG 34

Diamp 0.1601mm Dimetro do fio n

Desmp 0.1601mm Dimetro do fio Esmaltado

2
Acup 0.0201mm

res p 212.5
km

Verificao se a rea de cobre projetada suficiente

IpriRMS 2
Acu Vp 0.292 mm
Jmax

Nmero de fios paralelos necessrios

Acu Vp
Snp 14.537 Snp 20
Acu p
184

Clculo dimetro fio secundrio

Is rms 0.209 2
A cuS mm
Jmax 0.419

A cuS0
bitola
23
2
( 10m)

A cuS1
bitola
20
2
( 10 m)

Caractersticas dos condutores do Secundrio

Secundrio 1 Secundrio 2
AWG 34 AWG 34
Diams1 0.1601mm Diams2 0.1601mm

Desms1 0.1601mm Desms2 0.1601mm

2 2
Acus1 0.0201mm Acus2 0.0201mm

res s1 845.8 res s2 845.8
km km

Verificao se a rea de cobre projetada suficiente

Is rms
Acus
Jmax

Nmero de fios paralelos necessrios

Acus
0
Sns1 10.42 Sns1 12
Acu s1

Acus
1
Sns2 20.84 Sns2 20
Acu s2
 185

Clculo do fator de utilizao da janela Ku:

3
Prim Npri Snp 1.104 10

Sec1 Nsec Sns1 72

Sec2 Nsec Sns2 120

Prim Acu p 2
A w1 63.401 mm
Kw

2Sec1 Acu s1 2
A w2 8.27 mm
Kw

2 Sec2 Acu s2 2
A w3 13.783 mm
Kw

2
Awmin Aw1 Aw2 Aw3 85.454 mm

Possibilidade de execuo

Awmin Awmin
0.553 11
Aw Aw

Clculo da tenso do capacitor ressonante

Lr
Vcrmax n Vout Ipripk 267.869 V
Cr

Lr
Vcrmin Vinmin n Vout Ipripk 42.869 V
Cr

Vcrpk_pk Vcrmax Vcrmin 310.739V

Clculo do tempo-morto mnimo

Pomin 4W

Pomin
Io min 0.267 A
Vout

n Vout Iomin
Ipripk Ipripk 0.157 A

4 Fmax Lr Lm n
186

Elemento Magntico - Indutor Lr

Thornton - NEE-20/10/6

2
Ae 39.29mm

ext 19.2mm Distancia ponta-ponta janelas

int 6.25mm Largura perna interna do ncleo
h1 6.6mm altura da janela de um nclo E
esp 6.250mm espessura do ncleo
le 49.26mm comprimento magntico

3
ve 1935.4mm volume ncleo

Wfe 4.9gm
Peso em gramas
r 2000

Aw ( ext int) h1
lt ( ext int) 2esp comprimento mdio da espira
h h1 2 altura total da janela
2
Aw 0.855 cm
4
AeAwc Ae Aw 0.336 cm

Clculo nmero de voltas do indutor

Sero utilizados o mesmo condutor que o calculado para o enrolamento primrio do
transformador

KwLr 0.5 "Fator de ocupao do cobre dentro do carretel"

Lr le
N 9.807 N 10
Ae r 0

Clculo do fator de utilizao da janela Ku:

Fio N Snp 200

Fio Acup 2
A wc 8.04 mm
KwLr

Possibilidade de execuo

A wc A wc
0.094 11
Aw Aw
 187

Caractersticas do Mosfet Utilizado IRF740

Ciss 1400pF Coss 220pF Crss 27pF Rds on 0.43

1
Rgfet Qg 35nC Qgd 12nC Qgs 11nC
5.8

Vgs 20V Vgs th 3V Vm 6.5V

Rg 15

Caractersticas do IRS2795

Cwell 5pF Rdown 6 Vcc 15V Iqcc 2.5mA

Qcmos 8nC Rup 40 Qp 2nC

Calculo capacitor equivalente

Crss
CHB 2 Coss Cwell CHB 0.454 nF
3

CHB Vin max 1

9.636 s
Tch 796.223 ns Fr1
Ipripk

Qg Qgd Qgs
Cgeq 888.889 pF
Vgs Vm

Rt Rdown Rg Rgfet 21.172

Vgs th
t1 Rt Cgeq ln 30.289 ns
Vcc

1 3
TDT Tch t1 50ns 876.513 ns 1.141 10 kHz
TDT

Clculo CT 3 12
TDT 10 40 10 s
Ct 0.984 nF
0.85

Para garantir o ZVS o capacitor Ct deve ser maior que o valor calculado

Ct 1nF
188

Reclculo do tempo morto

tDT 0.85Ct 40pF
2V
2mA

890 ns

1
Rt 1 k 15.924 k Rt 15k
3
2 Fmin tDT 10

R.t deve ser menor que o calculado para manter a operao ZVS

Clculo da resistncia para a mxima frequncia de Chaveamento

1 Rt Req
Req 1 k
3 Rmax
2 Fmax tDT 10 Rt Req

Clculo resistncia de soft-start

Fss 300kHz Tss 10ms

Rt Rsseq
Rsseq 1k
3 Rss
2Fss tDT 10 Rt Rsseq

Tss
Css
3 Rss

Rmax 2.057 k Rmax 2.9k

Rss 0.927 k
Css 3.598 F
 189

Estimativa de Perdas

Perdas no IRS2795
Perdas causadas pela corrente quiescente
Pd1 Vcc Iqcc Pd1 0.038W

Perdas gate driver

2
Pdr 2 Cgeq Vcc Fmax

Pdr Rup Rdown
Pd2
2 Rup Rg Rgfet Rdown Rg Rgfet

Perdas chaveamento CMOS

Pd3 Vcc Fmax Qcmos Pd3 0.024W

Perdas no chaveamento de alta tenso

Pd4 Vcc Vinnom Fmax Qp Pd4 0.106W

Total de perdas no IRS2795

Pd_total Pd1 Pd2 Pd3 Pd4 Pd_total 0.208W

Perdas no MOSFET

2
Pcon IpriRMS Rds on Pcon 0.229W

2
CHB Vin nom Fmax
Poff Poff 0.236W
24

Ptot_mos 2 ( Pcon Poff ) Ptot_mos 0.932W

190

Perdas nos Diodos para operao em meia carga

UF4007
9
Vfdp 0.9V trrdp 75 10 s Irrdp 50A

Vfdp 1.719
rcp
Is rms 0.859

2 1.714
Pconddp Vfdp Io rcp Is rms W
2.014

1 12
Qrrdp trrdp Irrdp 1.875 10 C
2

Pcomdp Qrrdp Vout Fmax 5.625 W

10.282 W

Pdp 6 Pconddp Pcomdp
12.082

Perdas Lado Primrio

Ppri Pd_total Ptot_mos Ppri 1.14W

Perdas Lado Secundrio

Psec Pdp Pdp Psec 22.365W

1 0

Perdas Totais

Ptot Ppri Psec Ptot 23.504W

Substituir diodos e utilizar sada com TAP Central

 191

Estimativa de perdas utilizando diodo com caractersticas melhores e sada com TAP central

Perdas nos Diodos

S210
9
Vfdp 0.62V trrdp 50 10 s Irrdp 50A

Vfdp 1.184
rcp
Is rms 0.592

2 1.181
Pconddp Vfdp Io rcp Is rms W
1.387

1 12
Qrrdp trrdp Irrdp 1.25 10 C
2

Pcomdp Qrrdp Vout Fmax 3.75 W

3.542 W

Pdp 3 Pcond dp Pcomdp
4.162

Perdas Lado Primrio

Ppri Pd_total Ptot_mos Ppri 1.14W

Perdas Lado Secundrio

Psec2 Pdp Pdp Psec2 7.703W

1 0

Perdas Totais

Ptot2 Ppri Psec2 Ptot 23.504W

Reduo das perdas no secundrio com alterao proposta

Psec2
100% 34.444 %
Psec