ndice

1. INTRODUO A SISTEMAS DIGITAIS......................................................................................1

1.1 Sistemas analgicos x digitais ........................................................................................................1
1.2 Sistemas de numerao ...................................................................................................................2
1.3 Relao entre bases ..........................................................................................................................3
1.4 Converso entre bases .....................................................................................................................4
1.5 Cdigos binrios...............................................................................................................................6
1.6 Aritmtica binria ............................................................................................................................8
2. LGEBRA DE BOOLE......................................................................................................................14
2.1 Tabela verdade ...............................................................................................................................14
2.2 Portas lgicas ..................................................................................................................................15
2.3 Postulados da lgebra de Boole ..................................................................................................21
2.4 Equivalncia de portas lgicas .....................................................................................................21
3. CIRCUITOS COMBINACIONAIS ................................................................................................24
3.1 Anlise, sntese e tcnicas de minimizao de circuitos lgicos..............................................24
3.2 Circuitos geradores e verificadores de paridade.......................................................................29
3.3 Multiplexadores e Demultiplexadores........................................................................................30
3.4 Codificadores e Decodificadores .................................................................................................32
4. CIRCUITOS SEQUENCIAIS...........................................................................................................35
4.1 Flip-Flop ..........................................................................................................................................35
4.2 Registradores de transferncia paralela......................................................................................43
4.3 Registradores de deslocamento....................................................................................................43
4.4 Contadores ......................................................................................................................................44
4.5 Contadores Sncronos....................................................................................................................47
4.6 Circuitos aritmticos......................................................................................................................52
5. MEMRIAS ELETRNICAS..........................................................................................................56
5.1 ROMs E PROMs .............................................................................................................................56
5.2 EPROMs e E2PROMs ....................................................................................................................56
5.3 RAMs, NVRAMs, SRAMs e DRAMs ..........................................................................................56
6. CONVERSO DIGITAL-ANALGICA.......................................................................................57
7. CONVERSO ANALGICO-DIGITAL ......................................................................................58
8. REFERENCIAS BILBIOGRFICAS ..............................................................................................59

2009 Silvano Fonseca Paganoto I

ndice de Figuras
Figura 1: Exemplo de uma tabela verdade para duas entradas e uma sada........................................14
Figura 2: (a) Tabela verdade que define a operao OR; (b) Smbolo de uma porta OR de duas
entradas. ..................................................................................................................................................15
Figura 3: (a) Tabela verdade que define a operao AND; (b) Smbolo de uma porta AND de duas
entradas. ..................................................................................................................................................16
Figura 4: (a)Tabela verdade que define a operao NOT; (b) Smbolo de uma porta NOT. ..............16
Figura 5: (a) Smbolo de uma porta NOR; (b) Circuito equivalente; (c) Tabela verdade ....................17
Figura 6: (a) Smbolo de uma porta NAND; (b) Circuito equivalente; (c)Tabela verdade ................17
Figura 7: (a) Circuito combinacional equivalente; (b) Smbolo de uma porta XOR; (c) Tabela verdade
...................................................................................................................................................................18
Figura 8: (a) Circuito combinacional equivalente; (b) Smbolo de uma porta XNOR; (c) Tabela verdade
...................................................................................................................................................................19
Figura 9: Simbologia alternativa para portas lgicas ...............................................................................19
Figura 10: (a) Simbologia padro; (b) Simbologia IEEE/ANSI...............................................................20
Figura 11: Uso de portas NAND para implementar qualquer operao booleana..............................22
Figura 12: Uso de portas NOR para implementar qualquer operao booleana .................................23
Figura 13: Representao do fluxo em um circuito combinacional........................................................24
Figura 14: (a) Gerador de paridade par; (b) Verificador de paridade par.............................................29
Figura 15: Multiplexador de quatro entradas (S0 e S1 - Entradas de seleo) .......................................30
Figura 16: Circuito e tabela verdades de um demultiplexador de oito sadas .....................................31
Figura 17: Circuito equivalente de um codificador 8x3 ...........................................................................32
Figura 18: Circuito de um decodificador 3 linhas para 8 linhas .............................................................33
Figura 19: Display de 7 seguimentos ..........................................................................................................34
Figura 20: Decodificador comercial para display de 7 seguimentos......................................................34
Figura 21: Representao do fluxo em um circuito seqencial...............................................................35
Figura 22: (a) Smbolo de um flip-flop; (b) Descrio de seus estados ..................................................35
Figura 23: Flip-Flop RS assncrono..............................................................................................................36
Figura 24: Flip-Flop RS assncrono (a) simbologia alternativa; (b) simbologia simplificada...........36
Figura 25: Flip-Flop RS assncrono (NOR) (a) Circuito; (b) tabela verdade; (c) Simbologia
simplificada.............................................................................................................................................36
Figura 26: Modos de disparos em um flip-flop.........................................................................................37
Figura 27: (a) Flip-flop RS sncrono disparado por transio positiva; (b) Tabela verdade; (c) Formas
de onda tpicas. .......................................................................................................................................37
Figura 28: Circuito equivalente do Flip-flop RS sncrono........................................................................38
Figura 29: (a) Detector de transio positiva; (b) Detector de transio negativa................................38
Figura 30: (a) Flip-flop JK e sua tabela verdade; (b) Forma de onda tpica...........................................39
Figura 31: Circuito interno de um flip-flop JK ..........................................................................................40
Figura 32: Circuito interno de um flip-flop tipo D....................................................................................40
Figura 33: (a) Flip-flop tipo D e sua tabela verdade; (b) Forma de onda tpica ....................................41
Figura 34: Circuito interno de um flip-flop tipo T ....................................................................................41
Figura 35: (a) Flip-flop tipo T e sua tabela verdade; (b) Forma de onda tpica.....................................42
Figura 36: Representao de entradas assncronas em um flip-flop JK e tabela verdade...................42
Figura 37: Registrador de transferncia paralela ......................................................................................43
Figura 38: (a) Circuito de um registrador de deslocamento; (b) Representao da transio. ...........44
Figura 39: Contador assncrono de quatro bits .........................................................................................45
Figura 40: Diagrama de transio de estados de um contador ...............................................................45
Figura 41: Contador assncrono de mdulo 6............................................................................................46
Figura 42: Diagrama de transio de estados de um Contador assncrono de mdulo 6 ...................46
2009 Silvano Fonseca Paganoto II
Figura 43: Contador assncrono decrescente de mdulo 8 ......................................................................47
Figura 44: Contador sncrono de modulo 16 .............................................................................................48
Figura 45: Diagrama de transio de estados do contador sncrono de modulo 5 ..............................49
Figura 46: Circuito de um contador sncrono de modulo 5.....................................................................50
Figura 47: (a) Contador sncrono crescente/decrescente de mdulo 8; (b) Formas de ondas tpicas.51
Figura 48: Contador sncrono com recarga paralela assncrona .............................................................52
Figura 49: Tabela verdade de um somador completo e seu smbolo .....................................................53
Figura 50: Circuito de um somador completo...........................................................................................53
Figura 51: Representao de um somador paralelo de 5 bits.................................................................54
Figura 52: Somador paralelo com registradores .......................................................................................55

2009 Silvano Fonseca Paganoto III

ndice de Tabelas
Tabela 1: Relao entre bases .........................................................................................................................3
Tabela 2: Tabela ASCII....................................................................................................................................8
Tabela 3: Termos sinnimos.........................................................................................................................14
Tabela 4: Tabela verdades de um codificador 8 x 3 ..................................................................................32
Tabela 5: Tabela verdade de um decodificador 3 linhas para 8 linhas ..................................................33
Tabela 6: Excitao do flip-flop JK ..............................................................................................................49
Tabela 7: Tabela de transio de estados do contador sncrono de modulo 5 ......................................49
Tabela 8: Excitao dos flip-flops JK de um contador sncrono de modulo 5.......................................50

2009 Silvano Fonseca Paganoto IV

1. INTRODUO A SISTEMAS DIGITAIS

1.1 Sistemas analgicos x digitais

Representao analgica:
Uma quantidade (grandeza) e representada por um indicador proporcional continuamente
varivel.

Representao digital:
As quantidades no so representadas por quantidades proporcionais, mas por smbolos
denominados dgitos.

Principais diferenas:
Analgica contnua
Digital discreta (passo a passo)

Sistema analgico:
Dispositivos que manipulam quantidades (grandezas) fsicas que so representadas na
forma analgica.

Sistema digital:
Combinao de dispositivos projetados para manipular informaes lgicas ou
quantidades fsicas que so representados no formato digital.

Vantagens das tcnicas digitais:

So geralmente mais fceis de serem projetados;
Armazenamento de informao mais fcil;
mais fcil manter a preciso e exatido de todo sistema;
As operaes podem ser programadas;
So menos afetados por rudos;
Apresenta alto grau de compactao na fabricao de CI (Circuitos Integrados).

Desvantagens das tcnicas digitais:

O mundo real quase todo analgico;
Processar sinais digitalizados leva tempo;

2009 Silvano Fonseca Paganoto 1

1.2 Sistemas de numerao

Sistemas de numerao classificam-se em dois grupos bsicos:

Sistemas de Numerao Posicional: o valor do dgito depende da posio que o mesmo
ocupa no nmero (Ex.: Decimal, binrio);
Sistemas de Numerao no Posicional: o valor dos smbolos no guarda nenhuma
relao com a posio em um nmero (Ex.: Numerao romano).

Numerao Decimal (Natural)

Base = 10
Smbolos = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}

Observao: Base representa a quantidade de smbolos presentes no sistema de numerao.

Exemplos:

Numerao Binria
Base = 2
Smbolos = {0, 1}
Exemplo:

2009 Silvano Fonseca Paganoto 2

 Numerao Hexadecimal
Base = 16
Smbolos = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}
Exemplo:

1.3 Relao entre bases

Binria Octal Decimal Hexadecimal

0 0 0 0
1 1 1 1
10 2 2 2
11 3 3 3
100 4 4 4
101 5 5 5
110 6 6 6
111 7 7 7
1000 10 8 8
1001 11 9 9
1010 12 10 0A
1011 13 11 0B
1100 14 12 0C
1101 15 13 0D
1110 16 14 0E
1111 17 15 0F
10000 20 16 10
10001 21 17 11
10010 22 18 12
10011 23 19 13
10100 24 20 14
Tabela 1: Relao entre bases

2009 Silvano Fonseca Paganoto 3

1.4 Converso entre bases

Converso de qualquer base para Decimal

A formao de um nmero consiste no somatrio de cada dgito multiplicado por uma
potncia da base relacionada posio daquele dgito, descrito como:
N10 = an.bn + ...+ a2.b2 + a1b1 + a0.b0 + a-1.b-1 + a-2.b-2 + ...+ a-m.b-m

sendo, n: posio do dgito, an: valor do digito na posio n, b: base, m: nmero de casas decimais.

Exemplo: Converter 11012 para a base 10.

11012 = 1x23 + 1x22+0x21+1x20 = 8 + 4 + 1 = 13
11012 = 1310

Exemplo: Converter 10B516 para a base 10.

10B516 = 1x163 + 0x162 + 11x161 + 5x160 = 4277
10B516 = 427710

Converso de Decimal para qualquer base

Faz-se a diviso sucessiva do nmero decimal pela base desejada at que o cociente
encontrado ser menor que a base. O nmero da nova base formado pelo resto de cada
diviso, sendo que o algarismo mais significante o resto da ultima diviso.
Exemplo: Converter 42310 para a base 16 (hexadecimal).

2009 Silvano Fonseca Paganoto 4

 Exemplo: Converter 2510 para a base 2 (binrio).

Converso Binrio- Hexadecimal e Hexadecimal-Binrio

A regra bsica da converso consiste em agrupamentos de 04 (quatro) dgitos em binrio
para formao de um digito hexadecimal.

Exemplo: Converter 9F216 para a base 2 (binrio).

Exemplo: Converter 11101001102 para a base 16 (hexadecimal).

2009 Silvano Fonseca Paganoto 5

1.5 Cdigos binrios

Cdigo BCD
BCD (Decimal codificado em binrio) trata-se de um cdigo para representar cada dgito
de um nmero decimal em seu equivalente binrio. (Quando um nmero decimal e
representado pelo seu equivalente binrio, dizemos que uma codificao binrio puro).
Exemplo: Converter 84710 para BCD.

Exemplo: Converter 0110100000111001(BCD) para decimal.

Observao: Cada dgito decimal sempre representado pelo seu equivalente binrio puro de quatro
bits.

Comparao entre BCD e binrio

Cdigo Alfanumrico
Cdigo ASCII (acrnimo para American Standard Code for Information Interchange, que
em portugus significa "Cdigo Padro Americano para o Intercmbio de Informao")
uma codificao de caracteres de sete bits.

Caractere Decimal Hexa Binrio Comentrio Caractere Decimal Hexa Binrio

NUL 0 0 000 0000 Caractere Nulo @ 64 40 100 0000
Comeo de cabealho de
SOH 1 1 000 0001 A 65 41 100 0001
transmisso
STX 2 2 000 0010 Comeo de texto B 66 42 100 0010
ETX 3 3 000 0011 Fim de texto C 67 43 100 0011
EOT 4 4 000 0100 Fim de transmisso D 68 44 100 0100
ENQ 5 5 000 0101 Interroga E 69 45 100 0101
ACK 6 6 000 0110 Confirmao F 70 46 100 0110
BEL 7 7 000 0111 Sinal sonoro G 71 47 100 0111
BS 8 8 000 0100 Volta um caracter H 72 48 100 1000

2009 Silvano Fonseca Paganoto 6

Caractere Decimal Hexa Binrio Comentrio Caractere Decimal Hexa Binrio
HT 9 9 000 1001 Tabulao Horizontal I 73 49 100 1001
LF 10 0A 000 1010 Prxima linha J 74 4A 100 1010
VT 11 0B 000 1011 Tabulao Vertical K 75 4B 100 1011
FF 12 0C 000 1100 Prxima Pgina L 76 4C 100 1100
CR 13 0D 000 1101 Incio da Linha M 77 4D 100 1101
SO 14 0E 000 1110 Shift-out N 78 4E 100 1110
SI 15 0F 000 1111 Shift-in O 79 4F 100 1111
DLE 16 10 001 0000 Data link escape P 80 50 101 0000
D1 17 11 001 0001 Controle de dispositivo Q 81 51 101 0001
D2 18 12 001 0010 Controle de dispositivo R 82 52 101 0010
D3 19 13 001 0011 Controle de dispositivo S 83 53 101 0011
D4 20 14 001 0100 Controle de dispositivo T 84 54 101 0100
NAK 21 15 001 0101 Negativa de Confirmao U 85 55 101 0101
SYN 22 16 001 0110 Synchronous idle V 86 56 101 0110
Fim de transmisso de
ETB 23 17 001 0111 W 87 57 101 0111
bloco
CAN 24 18 001 1000 Cancela X 88 58 101 1000
Fim de meio de
EM 25 19 001 1001 Y 89 59 101 1001
transmisso
SUB 26 1A 001 1010 Substitui Z 90 5A 101 1010
ESC 27 1B 001 1011 Escape [ 91 5B 101 1011
FS 28 1C 001 1100 Separador de Arquivo \ 92 5C 101 1100
GS 29 1D 001 1101 Separador de Grupo ] 93 5D 101 1101
RS 30 1E 001 1110 Separador de registro ^ 94 5E 101 1110
US 31 1F 001 1111 Separador de Unidade _ 95 5F 101 1111
Espao 32 20 010 0000 ` 96 60 110 0000
! 33 21 010 0001 a 97 61 110 0001
" 34 22 010 0010 b 98 62 110 0010
# 35 23 010 0011 c 99 63 110 0011
$ 36 24 010 0100 d 100 64 110 0100
% 37 25 010 0101 e 101 65 110 0101
& 38 26 010 0110 f 102 66 110 0110
' 39 27 010 0111 g 103 67 110 0111
( 40 28 010 1000 h 104 68 110 1000
) 41 29 010 1001 i 105 69 110 1001
* 42 2A 010 1010 j 106 6A 110 1010
+ 43 2B 010 1011 k 107 6B 110 1011

2009 Silvano Fonseca Paganoto 7

Caractere Decimal Hexa Binrio Comentrio Caractere Decimal Hexa Binrio
, 44 2C 010 1100 l 108 6C 110 1100
- 45 2D 010 1101 m 109 6D 110 1101
. 46 2E 010 1110 n 110 6E 110 1110
/ 47 2F 010 FFFF o 111 6F 110 1111
0 48 30 011 0000 p 112 70 111 0000
1 49 31 011 0001 q 113 71 111 0001
2 50 32 011 0010 r 114 72 111 0010
3 51 33 011 0011 s 115 73 111 0011
4 52 34 011 0100 t 116 74 111 0100
5 53 35 011 0101 u 117 75 111 0101
6 54 36 011 0110 v 118 76 111 0110
7 55 37 011 0111 w 119 77 111 0111
8 56 38 011 1000 x 120 78 111 1000
9 57 39 011 1001 y 121 79 111 1001
: 58 3A 011 1010 z 122 7A 111 1010
; 59 3B 011 1011 { 123 7B 111 1011
< 60 3C 011 1100 | 124 7C 111 1100
= 61 3D 011 1101 } 125 7D 111 1101
> 62 3E 011 1110 ~ 126 7E 111 1110
? 63 3F 011 1111 DELETE 127 7F 111 1111
Tabela 2: Tabela ASCII

1.6 Aritmtica binria

1.6.1 Adio

A operao de adio efetuada usando dois nmeros de cada vez, comeando pelos dgitos de
mais baixa ordem (LSB). Ao adicionar dois dgitos binrios, existem quatro possibilidades:

2009 Silvano Fonseca Paganoto 8

 Exemplos:

1.6.2 Subtrao

A subtrao binria realizada exatamente como subtrao decimal, seguindo a regra:

Exemplos:

1.6.3 Representao de nmero com sinal

Representao na forma sinal-magnitude

Na representao numrica na forma sinal-magnitude, acrescido um bit a frente do MSB do
nmero binrio para determinar o sinal, sendo este bit igual a 1 para sinal negativo e 0 para sinal
positivo.
Exemplo:

2009 Silvano Fonseca Paganoto 9

 Na aritmtica em Sinal-Magnitude, o sinal da operao no pode, pelo menos nesta forma
de representao, ser considerado na operao. Ele somente ser necessrio para identificar
o tipo de operao e o sinal do resultado.
O problema: em Unidades Lgicas e Aritmticas (ULA) as operaes aritmticas com
valores representados em Sinal-Magnitude impactam principalmente nos fatores de custo e
velocidade. No caso do custo, devido necessidade de construo de dois elementos
diferentes para efetuar a soma e a subtrao e quanto a velocidade, devido ao tempo de
manipulao de sinais de modo a determinar o tipo da operao e o sinal do resultado.

O Complemento de 1
O complemento de 1 de um nmero binrio obtido substituindo cada 0 por 1 e cada 1 por um
0. Em outras palavras, substitui-se cada bit do nmero binrio pelo seu complemento. Esse processo
mostrado abaixo:
101101 Nmero binrio original
010010 Complementa-se cada bit para obter o complemento de 1

O Complemento de 2
O complemento de 2 de um nmero binrio obtido tomando-se o complemento de 1 do
nmero e somando-se 1 na posio do bit menos significativo. Esse processo est ilustrado abaixo:
101101 Nmero binrio de origem (4510)
010010 Complementa-se cada bit para obter o complemento de 1
+1 Adiciona-se para obter o complemento 2
010011 Complemento de 2 do nmero binrio original

Representao na forma Complemento de 2

A representao numrica na forma Complemento de 2 seque o seguinte critrio:
Se um nmero positivo, a magnitude representada na forma direta, e acrescido o bit 0
a frente do MSB da magnitude;
Se um nmero negativo, a magnitude representada em sua forma de complemento de 2,
e acrescido o bit 1 a frente do MSB da magnitude;

Exemplo:

2009 Silvano Fonseca Paganoto 10

 Vantagens:
Permite realizar uma operao de subtrao por meio da adio;
Implementao em hardware simplificada;
Uma nica representao para zero, porem com um nmero negativo a mais que os
positivos.

Observao: sempre que um nmero tiver 1 no bit de sinal e todos os bits de magnitude forem 0,
seu equivalente decimal ser 2N, em que N o nmero de bits da magnitude.

Exemplos:
1000 = -23 = -8
10000 = -24 = -16
10000 = -25 = -32

1.6.4 Adio e subtrao com nmero em representao de complemento de 2

Soma
A operao de soma na representao em Complemento de 2 utiliza o seguinte algoritmo:
Somar os 2 nmeros, bit a bit, inclusive o bit de sinal;
Desprezar o ltimo "vai-um" (carry) (para fora do nmero), se houver;
Se, simultaneamente, ocorrer "vai-um" para o bit de sinal e para fora do nmero, ou se
ambos no ocorrerem, o resultado est correto;
Se ocorrer apenas um dos dois "vai-um" (carry) (ou para o bit de sinal ou para fora do
nmero), o resultado est incorreto, ocorreu um Overflow.
Exemplos:

2009 Silvano Fonseca Paganoto 11

 Subtrao
A operao de subtrao na representao em Complemento de 2 utiliza o seguinte algoritmo:
Fazer a negao (complemento de 2) o subtraendo, independentemente se o nmero seja
positivo ou negativo;
Somar os dois nmeros como na operao de soma.

Overflow aritmtico
O Overflow (estouro) ocorre quando ambos os nmeros tiverem o mesmo sinal (seja positivo ou
negativo) e o sinal do resultado for oposto ao dos nmeros.

2009 Silvano Fonseca Paganoto 12

 Exemplo:

2009 Silvano Fonseca Paganoto 13

2. LGEBRA DE BOOLE

A lgebra de Boole ou lgebra booleana um modo de expressar as relaes entre as entradas e

sadas de um circuito lgico. Recebe esta denominao em homenagem a George Simon Boole (1815 -
1864) que estabeleceu suas bases por volta de 1854.
A lgebra booleana trabalha tambm com variveis e funes. A diferena em relao lgebra
comum est no fato de que tanto uma varivel como uma funo booleana s pode assumir dois
nicos valores, zero (0) ou um (1). Assim, pode-se ter como termos sinnimos os itens apresentados
na Tabela 1.
Lgico 0 Lgico 1
Falso Verdadeiro
Desligado Ligado
Baixo Alto
No Sim
Aberto Fechado
Tabela 3: Termos sinnimos

2.1 Tabela verdade

A tabela verdade caracteriza-se como sendo uma tcnica para descrever como a sada de um
circuito lgico depende dos nveis lgicos presentes nas entradas do circuito, podendo ser visto na
Figura 1.

Figura 1: Exemplo de uma tabela verdade para duas entradas e uma sada

2009 Silvano Fonseca Paganoto 14

2.2 Portas lgicas

As portas lgicas, tambm chamada de Operaes Fundamentais com Variveis Booleanas, se

dividem em trs, a saber: operao OR (OU), operao AND (E) e operao NOT (inversor), em
decorrncia da combinaes destas surgem as operaes NOR (NO-OU), NAND (NO-E), XOR
(OU Exclusivo) e XNOR (NO-OU Exclusivo).

2.2.1 Operao OR (OU) / Porta OR (OU)

uma operao lgica intimamente ligado ao conceito de unio de conjuntos numricos, tendo
como expresso booleana:

X=A+B
sendo A e B as entradas, X a sada e + o operador lgico OR. Na Figura 2 apresentada
sua tabela verdade e simbologia.

Figura 2: (a) Tabela verdade que define a operao OR; (b) Smbolo de uma porta OR de duas entradas.

2.2.2 Operao AND (E) / Porta AND (E)

uma operao lgica intimamente ligado ao conceito de intercesso de conjuntos numricos,

tendo como expresso booleana:

X=A.B
sendo A e B as entradas, X a sada e . o operador lgico AND. Na Figura 3 apresentada
sua tabela verdade e simbologia.

2009 Silvano Fonseca Paganoto 15

 Figura 3: (a) Tabela verdade que define a operao AND; (b) Smbolo de uma porta AND de duas entradas.

2.2.3 Operao NOT (Inversor) / Porta NOT (Inversor)

uma operao que define a inverso da entrada, tendo como expresso booleana:

X=
sendo A a entrada, X a sada e (barra sobre o A) a inverso da entrada A. Na Figura 4
apresentada sua tabela verdade e simbologia.

Figura 4: (a)Tabela verdade que define a operao NOT; (b) Smbolo de uma porta NOT.

2.2.4 Operao NOR (NO-OU) / Porta NOR (NO-OU)

uma operao lgica oriunda da negao da lgica OR, tendo como expresso booleana:

sendo A e B as entradas, X a sada e (barra sobre o A+B) a inverso da lgica OR entre as

entradas. Na Figura 5 apresentada sua tabela verdade e simbologia.

2009 Silvano Fonseca Paganoto 16

 Figura 5: (a) Smbolo de uma porta NOR; (b) Circuito equivalente; (c) Tabela verdade

2.2.5 Operao NAND (NO-E) / Porta NAND (NO-E)

uma operao lgica oriunda da negao da lgica AND, tendo como expresso booleana:

sendo A e B as entradas, X a sada e (barra sobre o A.B) a inverso da lgica AND entre as
entradas. Na Figura 6 apresentada sua tabela verdade e simbologia.

Figura 6: (a) Smbolo de uma porta NAND; (b) Circuito equivalente; (c)Tabela verdade

2.2.6 Operao XOR (OU Exclusivo) / Porta XOR (OU Exclusivo)

uma operao lgica oriunda da combinao entre porta lgicas bsicas cuja finalidade e
obter nvel lgico 1 na sada quando as entradas possurem nveis lgicos diferentes entre si, tendo
como expresso booleana:

2009 Silvano Fonseca Paganoto 17

sendo A e B as entradas, X a sada e o operador XOR. Na Figura 7 apresentada sua
tabela verdade e simbologia.

Figura 7: (a) Circuito combinacional equivalente; (b) Smbolo de uma porta XOR; (c) Tabela verdade

2.2.7 Operao XNOR (NO-OU Exclusivo) / Porta XNOR (NO-OU Exclusivo)

uma operao lgica oriunda da combinao entre porta lgicas bsicas cuja finalidade e
obter nvel lgico 1 na sada quando as entradas possurem nveis lgicos iguais entre si, tendo como
expresso booleana:

sendo A e B as entradas, X a sada e (barra sobre o ) a inverso da lgica XOR. Na

Figura 7 apresentada sua tabela verdade e simbologia.

2009 Silvano Fonseca Paganoto 18

 Figura 8: (a) Circuito combinacional equivalente; (b) Smbolo de uma porta XNOR; (c) Tabela verdade

2.2.8 Simbologia alternativa para portas lgicas

Figura 9: Simbologia alternativa para portas lgicas

2009 Silvano Fonseca Paganoto 19

2.2.9 Simbologia IEEE/ANSI

Figura 10: (a) Simbologia padro; (b) Simbologia IEEE/ANSI

2009 Silvano Fonseca Paganoto 20

2.3 Postulados da lgebra de Boole

Ao se considerar as relaes entre as variveis booleanas pode-se estabelecer para a lgebra de

Boole os oito teoremas para uma nica varivel, sendo:

Para duas ou mais variveis possvel identificar sete teoremas, sendo:

2.4 Equivalncia de portas lgicas

2.4.1 Teorema de DE MORGAN

Tambm conhecido como teorema de Complementao de Expresses, o teorema de De
Morgan apresentam grande utilizao em simplificao de expresses nas quais um produto ou soma
de variveis aparecem negados (barrados). Os dois teoremas so:

2009 Silvano Fonseca Paganoto 21

 Embora os teoremas sejam expressos em variveis nicas (x ou y), o teorema tambm pode ser
aplicado em casso onde x e/ou y so expresses, como por exemplo:

2.4.2 Universidade das portas NAND e NOR

As portas NAND e NOR podem ser usadas para implementar qualquer operao booleana,
sendo possvel identifica-las na Figura 12 e Figura 12.

Figura 11: Uso de portas NAND para implementar qualquer operao booleana

2009 Silvano Fonseca Paganoto 22

 Figura 12: Uso de portas NOR para implementar qualquer operao booleana

2009 Silvano Fonseca Paganoto 23

3. CIRCUITOS COMBINACIONAIS

Circuitos Combinacionais so aqueles nos quais o estado de uma sada depende nica e
exclusivamente do estado lgico das entradas naquele instante.

Figura 13: Representao do fluxo em um circuito combinacional

A seqncia bsica para o desenvolvimento de um projeto usando lgica combinacional segue

os seguintes passos:
Obteno de uma tabela verdade que sintetize a lgica de operao do circuito;
Obteno da funo booleana a partir da tabela verdade;
Simplificao da funo booleana;
Montagem do circuito lgico a partir da funo booleana simplificada do circuito.

3.1 Anlise, sntese e tcnicas de minimizao de circuitos lgicos

3.1.1 Obteno de uma tabela verdade que sintetize a lgica de operao do circuito
Consiste da anlise de todas as condies possveis de um dado circuito/problema e
representao destas condies em uma tabela verdade.
Exemplo: Projete um circuito lgico com trs entradas (A,B e C), cuja sada ser nvel ALTO
apenas quando duas ou mais entradas estiverem em nvel ALTO.
Tabela verdade obtida:

2009 Silvano Fonseca Paganoto 24

 Durante a execuo de um projeto usando lgica combinacional, na anlise das condies
existentes, comum identificar condies que nunca ocorrero ou so irrelevante (dont care), nestes
casos a sada pode assumir tanto nvel lgico 1 ou 0. Quando tal situao ocorrer, o projetista tem a
liberdade de impor o nvel lgico desejado que leve obteno de uma funo booleana mais simples.
Assim em uma tabela verdade a uma condio irrelevante representada com o valor x na
coluna da sada.
Exemplo:

3.1.2 Obteno da funo booleana a partir da tabela verdade

A Frmula de Interpolao de Lagrange utilizada para obteno de uma funo lgica a partir de
uma tabela verdade.
Esta frmula apresenta duas verses:
Funo obtida seja uma soma de produtos

Funo obtida seja um produto de somas

2009 Silvano Fonseca Paganoto 25

 Exemplo para Funo obtida seja uma soma de produtos:

Exemplo para Funo obtida seja um produto de somas:

3.1.3 Simplificao da funo booleana

Mtodo algbrico: Teoremas de boole

Consiste basicamente na aplicao dos teoremas da lgebra de boole visando reduzir o numero
de portas lgicas.

2009 Silvano Fonseca Paganoto 26

 Exemplo:

Mtodo grfico: Mapa de karnaugh

Partindo-se da Interpolao de Lagrange para obteno de uma equao booleana formada pela
soma das multiplicaes, cada termo desta equao posicionado no mapa k (karnaugh), sendo
representado por 1 na coordenada correspondente. A simplificao pleo Mtodo Mapa de karnaugh,
consiste em agrupar os 1s adjacentes no mapa k eliminando a varivel que aparece tanto na forma
complementada e no complementada.
Exemplos de agrupamento de pares de 1s adjacentes

2009 Silvano Fonseca Paganoto 27

 Exemplos de agrupamento de quatro 1s adjacentes (quartetos)

Exemplos de agrupamento de oito 1s adjacentes (octetos)

2009 Silvano Fonseca Paganoto 28

3.1.4 Implementao de circuitos a partir de expresses booleanas
Uma vez tendo a expresso booleana, o circuito descrito tomando cada termo da equao
obedecendo a ordem de prioridade.

Exemplo:

3.2 Circuitos geradores e verificadores de paridade

A Figura 14 apresenta os circuitos para gerao e verificao de paridade par.

Figura 14: (a) Gerador de paridade par; (b) Verificador de paridade par

2009 Silvano Fonseca Paganoto 29

3.3 Multiplexadores e Demultiplexadores

3.3.1 Multiplexadores
Um multiplexador ou seletor de dados tem por finalidade selecionar dentre suas entradas
apenas uma e aplicar o seu nvel lgico na sada. importante notar que uma entrada pode ser
composta de um ou mais canais (bits) sendo que a sada deve ter o mesmo nmero de bits de uma
entrada. Essa seleo realizada atravs das entradas de endereos ou seleo. A Figura 15
apresenta um Multiplexador de quatro entradas.

Figura 15: Multiplexador de quatro entradas (S0 e S1 - Entradas de seleo)

3.3.2 Demultiplexadores
Demultiplexadores ou distribuidores de dados tem por finalidade receber o sinal em uma
entrada e aplica-lo em uma sada selecionada dentre varias disponveis. Sendo assim pode-se dizer
que a operao do demultiplexador e o inverso do multiplexador. A Figura 16 apresenta um circuito e
tabela verdades de um demultiplexador de oito sadas.

2009 Silvano Fonseca Paganoto 30

 Figura 16: Circuito e tabela verdades de um demultiplexador de oito sadas

2009 Silvano Fonseca Paganoto 31

3.4 Codificadores e Decodificadores

3.4.1 Codificadores
O codificador um circuito lgico que, como o prprio nome o diz, codifica um sinal que se
encontra em uma forma para outra forma, usando um tipo de cdigo. Um codificador clssico possui
vrias linhas de entrada, sendo que apenas uma linha de entrada ativada em determinado instante,
e produz um cdigo de sada de N-bits, que corresponde linha de entrada ativada. A Tabela 4
apresenta um codificador 8 x 3 e na Figura 17 seu circuito equivalente.

ENTRADAS SADAS
A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0
0 0 0 0 0 0 0 X 0 0 0
0 0 0 0 0 0 1 X 0 0 1
0 0 0 0 0 1 0 X 0 1 0
0 0 0 0 1 0 0 X 0 1 1
0 0 0 1 0 0 0 X 1 0 0
0 0 1 0 0 0 0 X 1 0 1
0 1 0 0 0 0 0 X 1 1 0
1 0 0 0 0 0 0 X 1 1 1
Tabela 4: Tabela verdades de um codificador 8 x 3

Figura 17: Circuito equivalente de um codificador 8x3

3.4.2 Decodificadores
Decodificador um circuito lgico que aceita um conjunto de entradas que representa um
nmero binrio e ativa somente uma sada que corresponde ao nmero de entrada. Em outras
palavras, um circuito decodificador analisa suas entradas, determina qual nmero binrio est
presente e ativa a sada correspondente a esse nmero, todas as outras sadas permanecem
desativadas. A Figura 18 a representa o circuito de um decodificador e Tabela 5 a sua tabela verdade.

2009 Silvano Fonseca Paganoto 32

 Figura 18: Circuito de um decodificador 3 linhas para 8 linhas

Tabela 5: Tabela verdade de um decodificador 3 linhas para 8 linhas

Existe um tipo especial de decodificador chamado decodificador/driver BCD para 7

seguimentos. Este tem por finalidade mostrar informao que esto codificadas em um display de 7
seguimentos, para representao de nmeros no formato decimal. Geralmente estes seguimentos so
formados por LEDs posicionados conforme a Figura 19(a), de acordo com a combinao de
energizao dos seguimentos so formados os dgitos, Figura 19(b). A Figura 20 apresenta um circuito
comercial para acionamento de um display de 7 seguimentos.

2009 Silvano Fonseca Paganoto 33

 Figura 19: Display de 7 seguimentos

Figura 20: Decodificador comercial para display de 7 seguimentos

2009 Silvano Fonseca Paganoto 34

4. CIRCUITOS SEQUENCIAIS

Os Circuitos Seqenciais so aqueles nos quais o estado lgico de uma sada funo no
somente do estado lgico das entradas naquele instante mas tambm dos estados lgicos anteriores.
Isto quer dizer que os circuitos seqenciais apresentam a capacidade de memria j que armazenam
eventos anteriores que influiro nas respostas presentes. Pode-se se dizer que o elemento bsico de
um circuito seqencial o flip-flop, do qual origina registradores, contadores, memria, etc.

Figura 21: Representao do fluxo em um circuito seqencial

4.1 Flip-Flop

Sendo composto de portas lgicas, o flip-flop considerado como o elemento de memria mais
bsico na eletrnica digital. A Figura 22 apresenta seu smbolo e descreve os estados da sada.

Figura 22: (a) Smbolo de um flip-flop; (b) Descrio de seus estados

4.1.1 Flip-Flop RS Assncrono

Tambm chamado de latch, o flip-flop RS assncrono tem o arranjo exposto na Figura 23, duas
portas NO E (NAND) so interligadas por uma realimentao recproca. Fica evidente que a
realimentao far o valor da sada depender dos valores das entradas e do valor que tinha antes da
aplicao dos valores das entradas. Na Figura 25 apresentado um flip-flop formado por porta NOR.

2009 Silvano Fonseca Paganoto 35

 Figura 23: Flip-Flop RS assncrono

Figura 24: Flip-Flop RS assncrono (a) simbologia alternativa; (b) simbologia simplificada.

Figura 25: Flip-Flop RS assncrono (NOR) (a) Circuito; (b) tabela verdade; (c) Simbologia simplificada.

4.1.2 Flip-Flop RS Sncrono

Constitui de flip-flop RS com uma entrada de Clock (CLK) para determinar o momento exato
(sncrono) onde em que ocorrer a transio da sada do flip-flop diferentemente de um flip-flop
assncrono, que muda o estado da sada no momento em que uma das entradas (R ou S) muda de
estado.

2009 Silvano Fonseca Paganoto 36

 A entrada de Clock atua de duas formas distintas em um flip-flop, sendo no disparo por
transio positiva Figura 26(a) ou por transio negativa Figura 26(b) bem como suas simbologias
especficas.

Figura 26: Modos de disparos em um flip-flop

Na Figura 27 apresentado um Flip-flop sncrono, sua tabela verdade e formas de ondas

tpicas.

Figura 27: (a) Flip-flop RS sncrono disparado por transio positiva; (b) Tabela verdade; (c) Formas de onda
tpicas.

2009 Silvano Fonseca Paganoto 37

 O circuito equivalente do Flip-flop RS sncrono pode ser visto na Figura 28, nela se destaca o
bloco Detector de transio sendo este detalhado na Figura 29.

Figura 28: Circuito equivalente do Flip-flop RS sncrono

Figura 29: (a) Detector de transio positiva; (b) Detector de transio negativa.

2009 Silvano Fonseca Paganoto 38

4.1.3 Flip-Flop JK
O flip-flop JK uma melhoria do Flip-flop RS cuja finalidade garantir que no momento em
que a entrada J=1 e K=1 no resulte em uma sada ambgua. Sendo assim, as entradas J e K
controlam, em sua essncia, um flip-flop RS. Desta forma quando J=1 e K=1 o resultado a
comutao das sadas, ou seja, troca os dos valores das sadas.
No flip-flop JK imprescindvel o sinal de clock o que dele um flip-flop sncrono, podendo ser
operado na transio positiva ou negativa. A Figura 30 apresenta um flip-flop JK tpico operado na
transio positiva bem como tabela verdade e formas de ondas e, na Figura 31 o seu circuito interno
equivalente.

Figura 30: (a) Flip-flop JK e sua tabela verdade; (b) Forma de onda tpica

2009 Silvano Fonseca Paganoto 39

 Figura 31: Circuito interno de um flip-flop JK

4.1.4 Flip-Flop tipo D

O flip-flop tipo D obtido a partir de um flip-flop JK sendo que em suas entradas conectado
um inversor, sendo assim, a entrada K ter sempre o valor inverso da entrada J, Figura 32. A Figura
33 apresenta um flip-flop tipo D bem como sua tabela verdade e suas formas de onda.

Figura 32: Circuito interno de um flip-flop tipo D

2009 Silvano Fonseca Paganoto 40

 Figura 33: (a) Flip-flop tipo D e sua tabela verdade; (b) Forma de onda tpica

4.1.5 Flip-Flop tipo T

O flip-flop tipo T, tambm conhecido como Toggle, obtido a partir de um flip-flop JK sendo
que suas entradas esto conectadas em um nico ponto, sendo assim, a entrada K ter sempre o
mesmo valor J, garantindo que no momento em que as entradas estiverem com nvel lgico 0 suas
sadas sero mantidas caso contrario comutadas, Figura 35. A Figura 36 apresenta um flip-flop tipo T
bem como sua tabela verdade e suas formas de onda.

Figura 34: Circuito interno de um flip-flop tipo T

2009 Silvano Fonseca Paganoto 41

 Figura 35: (a) Flip-flop tipo T e sua tabela verdade; (b) Forma de onda tpica

4.1.6 Entradas assncronas em Flip-Flops sincronos

As entradas assncronas em flip-flops sncronos tem por finalidade forar um determinado
estado na sada independentemente do estado das entradas. Estas por sua vez recebem comumente o
nome de PRESET e CLEAR. A Figura 36 apresenta um exemplo de um flip-flop JK com estas
entradas.

Figura 36: Representao de entradas assncronas em um flip-flop JK e tabela verdade

2009 Silvano Fonseca Paganoto 42

4.2 Registradores de transferncia paralela

So formados basicamente pela juno paralela de flip-flop tipo D, cuja funo transferir os
dados que esto presentes nas entradas para as sadas no momento da ocorrncia de um pulso de
clock. Na Figura 37 apresentado um tpico registrador de transferncia paralela.

Figura 37: Registrador de transferncia paralela

4.3 Registradores de deslocamento

Os registradores de deslocamento, ou registrador de transferncia serial, normalmente so

constitudos de flip-flop tipo D ligados em srie de forma que a cada pulso de clock o dado presente
no flip-flop tipo D seja transferido para o seguinte. Na Figura 38 apresentado um registrador de
deslocamento.

2009 Silvano Fonseca Paganoto 43

 Figura 38: (a) Circuito de um registrador de deslocamento; (b) Representao da transio.

4.4 Contadores

Contadores so circuitos digitais que variam os seus estados, sob o comando de um clock, de
acordo com uma sequncia pr-determinada. So utilizados principalmente para contagens, gerao
de palavras, diviso de frequncias, medio de frequncia e tempo. So basicamente divididos em
duas categorias: contadores assncronos e sncronos.
A quantidade de estados possveis em contador define o seu Mdulo, sendo assim, um
contador com capacidade de contagem de 0 a 15, possui mdulo 16.

4.4.1 Contadores Assncronos

Contadores assncronos so caracterizados pela juno de flip-flops JK cujo sinal de clock da
magnitude seguinte proveniente da sada do anterior, sendo que o sinal de clock principal
aplicado somente no de menor magnitude, Figura 39. O termo assncrono deve-se ao fato de que os
flip-flops no respondem no mesmo tempo em que ocorre uma transio do clock da entrada. Na
Figura 40 apresentado o diagrama de transio de estados de um contador de modulo 8, nota-se que
neste contador quando ocorre o estouro de contagem o prximo valor zero, ou seja o contador
reiniciado.

2009 Silvano Fonseca Paganoto 44

 Figura 39: Contador assncrono de quatro bits

Figura 40: Diagrama de transio de estados de um contador

No projeto de contadores assncronos com mdulo diferente de 2N, sendo N o nmero de bits
do contador, pode-se usar flip-flop JK com entradas assncronas e combinao de portas lgicas para
acionamento do PRESET e CLEAR para forar um determina estado.

2009 Silvano Fonseca Paganoto 45

 Na Figura 41 apresentado um contador assncrono de mdulo 6 sendo que o diagrama de
transio de estados apresentado na Figura 42. Observe que para esta situao foi utilizado uma
porta NAND que tem a funo de aplicar um nvel lgico 0 na entrada CLEAR dos flip-flops JK no
memento em que o valor da contagem igual a seis, ou seja, forando o valor da contagem para zero.

Figura 41: Contador assncrono de mdulo 6

Figura 42: Diagrama de transio de estados de um Contador assncrono de mdulo 6

2009 Silvano Fonseca Paganoto 46

 Caso deseja-se criar um contador decrescente a partir de flip-flop JK, usa-se as sadas invertidas
dos JKs como fonte de clock dos que esto a montante. A Figura 43 mostra um contador assncrono
decrescente de mdulo 8 bem como seu diagrama de transio de estados.

Figura 43: Contador assncrono decrescente de mdulo 8

4.5 Contadores Sncronos

Nota-se que nos contadores assncronos apresentam deficincias, tas como: o estado
temporrio, Figura 42, bem como o acumulo de atraso tempo proveniente das entradas de clock dos
flip-flop JK estarem conectadas nas sadas dos que esto jusante, Figura 39.

2009 Silvano Fonseca Paganoto 47

 Objetivando eliminar tais deficincias, os contadores sncronos apresentam em sua estrutura
uma entrada de clock comum a todos os flip-flops JK e utilizam as prprias entradas J e K para forar
um determinado estado na ocorrncia do pulso de clock, Figura 44.

Figura 44: Contador sncrono de modulo 16

Na elaborao de contadores sncronos com mdulo diferente de 2N necessrio conhecer a

tabela de excitao do flip-flop JK cuja finalidade determinar os valores das entradas J e K para que
a transio na sada de cada flip-flop tenha o valor desejado para a prxima contagem. A Tabela 6
mostra essa excitao para o flip-flop JK.

2009 Silvano Fonseca Paganoto 48

 Tabela 6: Excitao do flip-flop JK

Como exemplo, no projeto de um contador de mdulo 5 (0 a 4), cujo diagrama de transio de

estados exposto na Figura 45, elabora-se a tabela de transio de estados do contador, contendo o
estado atual e o prximo estado desejado, Tabela 7, sendo C, B e A as sadas dos flip-flops JK.

Figura 45: Diagrama de transio de estados do contador sncrono de modulo 5

Tabela 7: Tabela de transio de estados do contador sncrono de modulo 5

2009 Silvano Fonseca Paganoto 49

 A partir da tabela de transio de estados, cria-se a tabela contendo de excitao de cada flip-
flop JK do contador, Tabela 8. As colunas (entradas) JC, KC, JB, KB, JA e KA da Tabela 8 so peenchidas
em funo da transio de cada estado visto na Tabela 6. De posse destas informaes, extraia a
equao booleana para cada entrada dos flip-flop (JC, KC, JB, KB, JA e KA), tendo como referncia de
entrada o estado atual. A Figura 46 exibe o circuito de um contador sncrono de modulo 5 obtido por
meio desse procedimento.

Tabela 8: Excitao dos flip-flops JK de um contador sncrono de modulo 5

Figura 46: Circuito de um contador sncrono de modulo 5

Caso deseja-se criar um contador sncrono crescente/decrescente utilizado uma linha de

controle (UP/DOWN) que permita selecionar a funcionalidade de contagem incremental quando
UP/DOWN est em nvel lgico 1 ou contagem decremental quando a linha UP/DOWN est em
nvel lgico 0. Na Figura 47 apresento um circuito de um contador crescente/decrescente de
mdulo 8 bem como suas formas de ondas tpicas.

2009 Silvano Fonseca Paganoto 50

 Figura 47: (a) Contador sncrono crescente/decrescente de mdulo 8; (b) Formas de ondas tpicas.

Repare que a contagem decrescente quando habilitada, o circuito usa apenas a sada invertida
dos flip-flop com linha de controle das entradas dos flip-flops que esto a montante. Portanto, caso
seja necessrio criar somente a funcionalidade de contador decrescente de modulo 2N, sendo N o
nmero de bits, basta utilizar a sada invertidas dos flip-flops no circuito da Figura 44.
Muitos circuitos contadores sncronos so projetados para que se possa iniciar a contagem com
um valor preestabelecido, neste caso usa-se a recarga paralela assncrona, assim o usurio determina
o valor inicial da contagem nas entradas de dados paralelos (P0, P1, ..., PN) e aplica-se um pulso de
transio negativa na linha /PL ( Parallel Load Carga paralela). Na Figura 48 apresentada um
circuito tpico de um contador sncrono com recarga paralela assncrona.

2009 Silvano Fonseca Paganoto 51

 Figura 48: Contador sncrono com recarga paralela assncrona

4.6 Circuitos aritmticos

Um Circuito aritmtico um tipo de circuito combinacional que executa operaes de

subtrao, adio, multiplicao, diviso, and lgico, or lgico ou qualquer outra funo que possa
ser implementada num circuito combinacional. So chamadas de ULA (unidade lgica aritmtica) ou
ALU do ingls.
O elemento bsico dos circuitos aritmticos o Somador Completo, pois a partir deste
possvel alm de realizar a soma possvel tambm realizar a subtrao, sendo apenas estes focados
neste documento. Apesar de se tratar de um circuito combinacional, os circuitos aritmticos sero
discutidos neste capitulo devido sua iterao com registradores de transferncia paralela.
Sendo A e B os bits a serem somados, CIN o bit de carry (vai um) proveniente da soma
da parcela anterior, S o resultado da soma e COUT o bit de carry desta parcela a ser enviado a
prxima, a pode-se montar a tabela verdade e representar o somador completo exposto na Figura 49.

2009 Silvano Fonseca Paganoto 52

 Figura 49: Tabela verdade de um somador completo e seu smbolo

De posse dessa tabela verdade obtido o circuito para as sadas S e COUT, Figura 50. Assim
quando se faz necessrio uma adio entre variveis contendo mais de um bit, interliga-se os
somadores completo de forma que COUT de um bit menos significativo seja conectado da entrada
CIN do prximo bit mais significativo formando assim um somador paralelo. O circuito apresentado
na Figura 51 exemplifica est interligao para um somador paralelo de 5 bits.

Figura 50: Circuito de um somador completo

2009 Silvano Fonseca Paganoto 53

 Figura 51: Representao de um somador paralelo de 5 bits

Observe que no somador #0 a entrada C0 deve permanecer sempre em 0 na operao de

soma, pois este somador opera sobre o bit menos significativo do registrador A e do registrador
B, ou seja, no h carry na entrada.
No entanto o mesmo circuito pode ser usado para realizar subtrao entre nmeros que esto
em complemento de 2, bastando para isso que o C0 permanea em 1 e que um dos registradores
(A ou B) receba o nmero com seus bits j invertidos. Lembre-se que neste caso sempre o bit mais
significativo do registrador representa o sinal e que o ultimo carry gerado pelo somador paralelo
desprezado.
Em situaes onde o somador deve ser ligado a um nico barramento de dados, comum o uso
de registradores de transferncia paralela, como forma de direcionar os dados provenientes do
barramento s entradas do somador paralelo, Figura 52(a). Assim, para realizar uma soma, os passos
devem ser seguidos:
1. Aplicar um pulso de /CLEAR (limpar o contedo do registrador A);
2. Apresentar no barramento os dados do operando a ser armazenado no registrador
A;
3. Aplicar um pulso de LOAD (carregar os dados do barramento para o registrador
B, neste ponto a sada do somador paralelo o mesmo do registrador B, pois o
valor do registrador A zero);
4. Aplicar um pulso de TRANSFER (transfere o valor da soma do somador paralelo
para o registrador A);
5. Apresentar no barramento os dados do operando a ser armazenado no registrador
B;
6. Aplicar um pulso de LOAD (neste momento a sada do somador paralelo ir
apresentar a soma entre os operandos)

A Figura 52(b) representa a seqncia dos pulsos desta operao.

2009 Silvano Fonseca Paganoto 54

 Figura 52: Somador paralelo com registradores

2009 Silvano Fonseca Paganoto 55

5. MEMRIAS ELETRNICAS

5.1 ROMs E PROMs

5.2 EPROMs e E2PROMs

5.3 RAMs, NVRAMs, SRAMs e DRAMs

2009 Silvano Fonseca Paganoto 56

6. CONVERSO DIGITAL-ANALGICA

2009 Silvano Fonseca Paganoto 57

7. CONVERSO ANALGICO-DIGITAL

2009 Silvano Fonseca Paganoto 58

8. REFERENCIAS BILBIOGRFICAS

TOCCI, Ronald J. e Widner, Neal S. Sistemas Digitais. Princpios e aplicaes. Rio de Janeiro: LTC
Editora, 2000.
CAMILO, Daniel. Circuitos Lgicos. Teoria e Laboratrio Engenharia Eletrnica. So Paulo:
Livraria Cincia e Tecnologia, 1984.
ZUFFO, Joo Antnio. Subsistemas Digitais e circuitos de pulso. 2 ed. So Paulo: Edgard
Blucher/Edusp, 1977.

2009 Silvano Fonseca Paganoto 59