Projeto (sem magicas) de Amplificador Fonte Comum

CEFET/RJ - Bases para Eletronica III

weber@globo.com 04.08.2017

1 Objetivo
Em aula, ja mostramos o passo-a-passo do projeto de um amplificador para pequenos sinais uti-
lizando MOSFET, mas sem resolve-lo numericamente para um caso real. Nestas notas de aula,
vamos desenvolver o passo-a-passo de dois projetos numericos e testar os amplificadores num
simulador de circuitos, comparando os resultados teoricos com os simulados. O entendimento
do projeto do amplificador com um estagio e pre-requisito para o projeto de dois estagios com
realimentacao. Peco que voce me ajude a revisar essa primeira versao o texto.

2 Introducao Teorica Introduo ao MOSFET

Figure 1: Esquema de funcionamento do MOSFET canal n.

No projeto utilizaremos um nMOSFET modo enriquecido (VT > 0), mas o metodo pode ser
utilizado para JFET ou MOSFET no modo deplecao (VT < 0), bastando uma adaptacao. Essa
introducao teorica aborda (i) o estudo das caractersticas do MOSFET e (ii) o estudo do circuito
amplificador fonte-comum com o nMOSFET.

1
2.1 Caractersticas do MOSFET

Figure 2: Grafico do MOSFET desenhado para um valor fixo de VGS . Curva (I): regiao linear com
vGS (uma parabola com vDS ). Reta (II): regiao de saturacao com vDS , i.e., vDS pode aumentar mas a
corrente nao mais responde a este aumento, permanece constante.

O FET tem tres terminais: G gate (porta), D drain (dreno) e S source (fonte). A corrente
dreno-fonte iDS depende (1) da tensao entre gate e fonte, vGS , e (2) da tensao entre dreno e
fonte, vDS . Ha duas regioes de trabalho do MOSFET:

- Regiao linear com vGS e

- Regiao de saturacao com vDS .

Nas equacoes do MOSFET, a seguir, aparecerao quatro parametros:

VT = VGS tensao vGS limite (threshold ) entre o corte e a conducao da corrente iDS , (1)
VP = VDS = VGS VT tensao vDS de pinch-off ou de estrangulamento do canal, (2)
k = parametro que depende da fabricacao do MOSFET. (3)

2.1.1 Regiao linear com vGS (vDS Vp )

Na regiao linear a equacao da corrente dreno-fonte iDS e uma parabola com vDS e uma reta com
vGS , assim:
2
iDS = k[2(vGS VT )vDS vDS ] para vDS VP (4)

Para acharmos o ponto de maximo da parabola, estrangulamento do canal (pinch-off ), onde

termina a regiao linear (com vGS ), derivamos a corrente iDS em relacao a vDS e igualamos a
derivada a zero:
diDS
= k[2(vGS VT ) 2vDS ] = 0 pinch-off vDS = vGS VT = VP (5)
dvDS
Substituindo este valor de vDS = VP em (4), obtemos o maximo da parabola:

iDSmax = k[2(vGS VT )(vGS VT ) (vGS VT )2 ] iDSmax = k(vGS VT )2 (6)

que sera a equacao do FET na regiao de saturacao. O maximo da parabola muda conforme muda
o valor de vGS .

Expandindo a equacao (4), obtemos:

iDS = 2kvDS vGS kvDS (2VT + vDS ) (7)

|{z} | {z } |{z} | {z }
y a x b

a qual representa uma reta no plano iDS vGS . Esta reta, desenhada em funcao de vGS , tem
tanto o seu coeficiente angular, a, quanto o coeficiente linear, b, variando com vDS , conforme
mostra a figura (3).

2
 Figure 3: Graficos de iDS versus vGS

2.1.2 Regiao de saturacao com vDS (vDS Vp )

Na regiao de saturacao a equacao da corrente dreno-fonte e uma parabola com vGS e nao varia
(em princpio) com vDS :

iDS = k(vGS VT )2 para vDS VP (8)

No grafico de iDS vGS a parabola (8) concorda com a reta (7) no ponto de pinch-off (estran-
gulamento do canal). Para comprovar, basta derivar iDS e substituir na derivada vGS pelo seu
valor no pinch-off, isto e, por vGS = VT + vDS :
diDS
= 2k(vGS VT ) = 2k( VT + vDS VT ) = 2kvDS (9)
dvDS | {z }
vGS no pinch-off

que e igual a inclinacao da reta (7) no estrangulamento (pinch-off ).

A tensao limiar tambem pode ser escrita assim: VT = VGS(th) = VGS(on) , uma vez que a partir

3
Figure 4: Graficos que mostram numericamente as variacoes lineares e quadraticas da corrente iDS com
as tensoes, e faz as correlacoes dos respectivos pontos nos dois graficos.

dela o FET comeca a conduzir (on). A expressao (8) tambem pode ser escrita assim:
  2  2
2 2 vGS 2 vGS
iDS = k(vGS VT ) = k(VT vGS ) = k VT 1 = kVT 1 (10)
VT |{z} VT
IDSS
 2
vGS
iDS = IDSS 1 para vDS VP (11)
VGS(on)

Onde IDSS = kVT2 . Conhecendo-se o valor da corrente IDSQ do ponto de operacao, podemos,
pela equacao (8), obter o valor de VGSQ . Esta solucao e a intersecao de uma reta horizontal
iDS = IDSQ com a parabola (8). Ha duas solucoes. Considerar aquela na qual vGS > VT , assim:
r r
iDS IDSQ
vGS VT = para vGS > VT VGSQ = VT + (12)
k k
A equacao (8) pressupoe que na regiao de saturacao a corrente iDS nao varia com vDS , varia
apenas com VGS , assim, as retas horizontais no grafico iDS vDS sao paralelas ao eixo iDS . Na
pratica, as retas nao sao horizontais, tem uma pequena inclinacao, e isso e representado pela
equacao:
iDS = k(vGS VT )2 (1 + vDS ) (13)
Onde e um parametro que depende da fabricacao do MOSFET.

2.2 Caractersticas do circuito

De um modo geral o estudo do amplificador e realizado considerando 3 casos: (1) analise apenas
DC, onde os capacitores sao considerados circuitos abertos; (2) analise apenas AC, onde os capac-
itores e a fonte DC sao curto-circuitados; e (3) superposicao AC+DC, conforme e no circuito real.

A analise AC inclui o calculo dos ganhos de tensao e corrente e das impedancias de entrada

4
e sada. Para tal, devemos usar o modelo AC do FET para pequenos sinais.

O ponto de intersecao das caractersticas do transistor com o circuito sera o ponto de operacao
(PO) ou ponto quiescente (Q). Quiescente significa repouso, i.e., nao existem oscilacoes, exis-
tem apenas tensoes e correntes constantes, as quais nao variam no tempo.

DC+AC
R2 RD
iL
D +" +" +"
G vDS _"VDD
AC +" S iDS _"
RL vL(t)
DC
vGS _"
+"
vi(t) R1 _"
_" RS

Figure 5: Circuito amplificador Fonte Comum (Common Source) utilizando um nMOSFET modo en-
riquecido. Os capacitores serao considerados abertos para DC e curto-circuitados para AC.

s DC VDD
+" +"
VDD-VGQ R2 RD VRD
I2=I1 _"
_" +"
D +"
G VDSQ VDD
_"
+" V _"
+" GSQ _"
S

+"
VGQ R1
RS VSQ=VRS
_" IDS _"

Figure 6: Circuito amplificador Fonte Comum com os capacitores abertos para analise DC. Os subscritos
Q foram inseridos na figura apenas para reforcar a ideia de que as tensoes e correntes sao do ponto de
operacao. O subscrito Q pode ser omitido quando tanto a letra quanto o seu subscrito forem maiusculos,
denotando, assim, uma tensao ou corrente DC.

2.2.1 Analise DC: reta de carga DC sobre o par de eixos vGS iDS
De acordo com o circuito da figura (6), podemos escrever:

VS = RS IDS (14)

R1
VG = VDD (15)
R1 + R2
VGS = VG VS VGS = VG RS IDS (16)
1 VG
IDS = VGS + (17)
RS RS
VG
Esta e uma equacao de reta do tipo y = ax + b onde a = R1S e b = R S
. Para desenhar essa
reta de carga DC no par de eixos vGS iDS , conforme mostra o grafico a direita na Figura (7),
devemos escreve-la assim:

1 VG
iDS = vGS + DC load line (18)
RS RS

5
 VG
Fazendo vGS = 0 obtemos a intersecao com o eixo iDS IDS = RS

R1 VDD
Fazendo iDS = 0 obtemos a intersecao com o eixo vGS VGS = VG = R1 +R2

VG
O ponto de operacao Q e a intersecao da reta DC [iDS = R1S vGS + R S
] obtida a partir do
2
circuito, com a parabola [iDS = k(vGS VT ) ] caracterstica do FET. A intersecao e o ponto de
encontro do FET com o circuito. Igualando-se, assim, a reta DC com a parabola encontra-se

iDS iDS Curva na regio de saturao

iDS = k(vGS VT ) 2

Regio Regio de DC load line

linear saturao 1 V
iDS = v + G
VGS= RS GS RS
AC load line
1
iDS IDSQ = (v VDSQ )
RAC DS

Q(VDSQ , IDSQ)
IDSQ IDSQ Q(VGSQ ,IDSQ)

vDS corte vGS

VDSQ RACIDSQ VGSQ
VT VG
0 vDS 0 vGS

v DS = VDSQ + v!
! ds
DC AC Vgsm!

folga Vdsm=VLm se no houvesse

vGS = VGSQ + Vgsm sen t
distoro ! "$#$ %
t vds= -Vdsmsen t t DC AC =v gs
vgs= vi senide perfeita, sem distoro

Figure 7: Exemplo de curvas do MOSFET e as retas de cargas. A tensao de entrada vgs e senoidal pois

a impedancia de entrada do MOSFET e infinita.

o ponto de operacao Q(VGSQ , IDSQ ):

1 VG
k(vGS VT )2 = vGS + (19)
RS RS

Desenvolvendo essa igualdade, recamos numa equacao do 20 grau do tipo ax2 + bx + c = 0:

2
kRS vGS + (1 2kRS VT )vGS + (kRS VT2 VG ) = 0 (20)

onde a = kRS , b = 1 2kRS VT e c = kRS VT2 VG . Resolvendo a equacao do 20 grau obtemos

dois valores de vGS , os quais sao as duas intersecoes da reta DC com a parabola. Naturalmente,
escolhemos o maior valor de vGS = VGSQ , aquele fica acima de VT , pois o outro valor de vGS
ficaria na regiao de corte, vGS VT , onde a parabola que descreve o FET nem existe.

2.2.2 Analise AC: reta de carga AC sobre o par de eixos vDS iDS
Na analise AC, conforme mostram as figuras (8) e (9), os capacitores e fonte VDD (DC), sao
considerados curtos-circuitos. Da figura (9) podemos escrever:

vds = vL vds = RAC (ids ) (21)

6
 s AC
R2 RD
iL
D +" +"
G vds
RL
+" v S ids _" vL(t)
gs _"
+"
vi(t) R1 _"
_" RS

Figure 8: Analise AC do amplificador Fonte Comum (Common Source). A fonte DC (VDD ) e as ca-
pacitancias (0 s) sao curto-circuitados na analise AC.

-ids
s AC
D
+" +"
G

+" S
vds =vL RAC=RD//RL
+"
vi RG=R1//R2 vgs=vi
_" _" _"
_" ids

Figure 9: Circuito amplificador Fonte Comum (Common Source). As capacitancias sao consideras, neste
exemplo, infinitas, de modo que os capacitores possam ser considerados curto-circuitados para AC na
frequencia de operacao.

De onde podemos escrever a expressao da reta de carga AC sobre o par de eixos vds ids :
1
ids = vds (22)
RAC

2.2.3 Superposicao DC+AC: reta de carga AC sobre o par de eixos

vDS iDS
No circuito real temos a superposicao de correntes e tensoes DC + AC, assim:

iDS = IDSQ + ids ids = iDS IDSQ (23)

|{z} |{z}
DC AC

vDS = VDSQ + vds vds = vDS VDSQ (24)

|{z} |{z}
DC AC

Substituindo (23) e (24) em (22) obtemos a reta de carga AC que sera desenhada sobre o par de
eixos vDS iDS

1
iDS IDSQ = (vDS VDSQ ) AC load line (25)
RAC

VDSQ
Fazendo vDS = 0 obtemos a intersecao com o eixo iDS IDS = IDSQ + RAC

Fazendo iDS = 0 obtemos a intersecao com o eixo vDS VDS = VDSQ + RAC IDSQ

Dessa ultima expressao, podemos dizer que o ponto de operacao ficara no meio da reta de
carga AC quando:
RAC IDSQ = VDSQ Q no meio (26)

7
e, neste caso, com o ponto Q no meio da reta, a corrente IDSQ e:

VDSQ
IDSQ = Q no meio (27)
RAC

2.2.4 Analise AC: modelo do FET para pequenos sinais

A deducao do modelo AC do FET tem tres passos: (1o ) observacao fsica; (2o ) formulacao
matematica e (3o ) desenho do circuito eletrico.

2.2.4.1 Observacao Fsica

a) A entrada gate source do FET e um circuito aberto.
b) A corrente iDS e funcao tanto de vGS quanto de vDS , assim: iDS = iDS (vGS , vDS )

2.2.4.2 Formulacao Matematica

A partir da observacao fsica podemos escrever a diferencial total da funcao iDS :
   
iDS iDS
iDS = iDS (vGS , vDS ) diDS vGS + vDS (28)
|{z} vGS vDS =cte. |{z} vDS vGS =cte. | {z }
ids | {z } vgs | {z } vds
gm 1/rds

Onde:

iDS = IDSQ + ids ids = iDS IDSQ = iDS variacao de iDS em torno de IDSQ (29)
vGS = VGSQ + vgs vgs = vGS VGSQ = vGS variacao de vGS em torno de VGSQ (30)
vDS = VDSQ + vds vds = vDS VDSQ = vDS variacao de vDS em torno de VDSQ (31)
   
iDS 1 1 iDS
gm = ( ) e = (1 ) (32)
vGS Q rds vDS Q

Substituindo as expressoes (29) a (32) na expressao (28) obtemos a expressao do modelo AC do

FET para pequenos sinais:

1
ids = gm vgs + vds (33)
rds

2.2.4.3 Circuito Eletrico

O circuito eletrico que satisfaz a expressao (33) e a observacao fsica (a) e mostrado na figura
(10).

ids
+ +

vgs gmvgs rds vds

_ vds/rds _

Figure 10: Modelo AC do FET para pequenos sinais.

h i
iDS
2.2.4.4 Transcondutancia gm = vGS
no ponto Q

Da expressao (8) escrevemos:

r
2 iDS
iDS = k(vGS VT ) (vGS VT ) = (34)
k

8
Derivando a expressao (8) e substituindo por (34), vem:
r
diDS iDS p
gm = = 2k(vGS VT ) = 2k = 2 kiDS (35)
dvGS k
A transcondutancia gm e calculada no ponto de operacao no qual iDS = IDSQ . Assim, obtemos:
p
gm = 2 kIDSQ (36)

h i
vGS
2.2.4.5 Resistencia de sada rds = iDS
no ponto Q

Para o calculo de rds temos que derivar a equacao (13) pois a derivada da equacao (8) da zero,
e, portanto, uma resistencia rds infinita na regiao de saturacao.

De (13) temos:
iDS
k(vGS VT )2 = (37)
1 + vDS
Derivando (13), vem:

diDS d
= [k(vGS VT )2 (1 + vDS )] = k(vGS VT )2 (38)
dvDS dvDS
Substituindo (37) em (38), obtemos:
 
1 diDS iDS
= = (39)
rds dvDS Q 1 + vDS

O valor de rds e calculado no ponto de operacao, onde iDS = IDSQ e vDS = VDSQ . Assim,
obtemos:
1 + VDSQ
rds = (40)
IDSQ

2.2.4.6 Ganho de tensao

Para calcularmos o ganho de tensao Av = vL /vi , basta substituir o FET da figura (9) pelo seu
modelo AC da figura (10), conforme o fizemos em aula. O resultado e:

vL
Av = = gm R onde R = rds //RD //RL (41)
vi

3 Passo-a-passo para o projeto

Dados:
1. Carga RL ;
2. Mnima amplitude de tensao na carga VLm , de modo que nao haja corte ou saturacao;
3. Os parametros k, VT e rds devem ser obtidos a partir da curva caractersticas do FET dada
pelo fabricante.

Solucao:

1. Escolhe-se uma folga para vDS de, por exemplo, 2V. Soma-se a ela o valor de VLm = Vdsm
e obtem-se o ponto de operacao VDSQ ;
2. Arbitra-se um valor para RD , podendo ser RD = RL , e obtem-se RAC = RD //RL ;
3. Para que o sinal de sada vL = vds tenha a maxima oscilacao, e conveniente localizar o ponto
de operacao Q no meio da reta de carga AC e, assim, calcular, por (27), IDSQ = VDSQ /RAC ;
q
IDSQ
4. Calcula-se, por (12), VGSQ = VT + k ;

9
 5. Calcula-se VRD = RD IDSQ ;
6. Arbitra-se um valor para VSQ = VRS de modo que a fonte VDD seja um valor inteiro.
Calcula-se, entao, RS = VSQ /IDSQ . Se VDD for um dado do projeto, VSQ = VDD
VDSQ VRD ;
7. Calcula-se o valor da fonte DC: VDD = VRD + VDSQ + VRS ;
8. Calcula-se a tensao do gate VGQ = VSQ + VGSQ ;
R1 R2 VDD
9. Obtida a tensao do gate, calcula-se, a partir de VG = R1 +R2 VDD , a relacao R1 = VG 1;
10. Arbitra-se qualquer valor para R1 , preferencialmente 100k, e obtem-se R2

4 Exemplo 1 de projeto usando FET no modo enriquecido

Projete um circuito amplificador fonte comum com as seguintes caractersticas:

a) Utilizar o nMOSFET modo enriquecido 5LN01SS, cujas curvas sao dadas.

b) Carga RL = 0.12k e RD = RL .
c) Amplitude da tensao na carga deve ser no mnimo VLm = 1.8V [vL (t) = 1.8sen t(V )].
d) Considere uma folga para alem da oscilacao de vDS igual a 2.2V e ponto de operacao no meio
da reta de carga AC.

Os dados do transistor 5LN01SS estao armazenados no Multissim, e portanto podemos simular

o circuito.

SOLUCAO

4.1 Obtencao dos parametros do MOSFET

Das curvas do FET mostradas na figura (11) obtemos VT = VGS(on) 0.9V e, por exemplo, para
vGS = 1.5V , temos iDS 68mA. Substituindo esses valores na expressao (8) obtemos o valor
de k, valido, pelo menos, proximo ao ponto (1.5V, 68mA):

Figure 11: Dos graficos a direita, iDS vGS , do nMOSFET modo enriquecido 5LN01SS, vemos que
VT = VGS(on) 0.9V e, por exemplo, para vGS = 1.5V obtem-se iDS 68mA. Dos graficos a
esquerda, iDS vDS , observamos que na curva para VGS = 1.5V, vDS = 0.2V , correspondendo a um
iDS = 0.002A e, assim, o valor de rds = v DS
iDS
v DS
iDS
0.2V
= 0.002A = 100 = 0.1k.

IDS 68mA
iDS = k(vGS VT )2 k = = = 188.9 k = 190mA/V 2 (42)
(VGS VT )2 (1.5V 0.9V )2

A equacao do FET na regiao de saturacao fica, entao:

iDS = 190(vGS 0.9)2 (mA) (43)

10
4.2 Projeto do circuito
4.2.1 Calculo dos resistores

RL = 0.12k RD = 0.12k (44)

RAC = RD //RL = 0.12//0.12 = 0.06k. (45)
VDSQ = f olga + VLm = 2.2V + 1.8V VDSQ = 4V (46)
IDSQ = VDSQ /RAC IDSQ = 4V /0.06k IDSQ = 66.67mA (47)
VRD = RD IDSQ VRD = 1.2k 66.67mA VRD = 8V (48)

Escolhendo VRS = VSQ = 2V , obtemos um numero inteiro para VDD :

VDD = VRD + VDSQ + VRS VDD = 8V + 4V + 2V VDD = 14V (49)

RS = VS /IDSQ RS = 2V /66.7ma RS = 0.03k (50)

Para o calculo de VGSQ utilizamos (12) que foi obtida da expressao (8) do FET :
r s
IDSQ 4mA
VGSQ = VT + VGSQ = 0.9V + VGSQ = 1.49V (51)
k 190mA/V 2
VGQ = VSQ + VGSQ VGQ = 2V + 1.49V VGQ = 3.49V. (52)

Do passo no (9) da solucao, calculamos a relacao R2/R1:

R2 VDD R2 14V
= 1 = 1=3 R2 = 3R1 (53)
R1 VGQ R1 3.49V

Escolhendo R1 = 100k , obtemos R2 = 300k .

4.2.2 Calculo do ganho de tensao

As curvas do FET dadas na figura (11) nao permitem calcular o valor de rds = dv diDS no ponto
DS

de operacao VDS = 4V . No entanto, em outro ponto, calculamos no grafico rds = 0.1k. Vamos
utilizar este valor para o calculo do ganho.
p
gm = 2 kIDSQ gm = 2 190mA/V 2 66.7mA gm = 225.5(k)1
p
(54)
R = rds //RD //RL R = 0.1//0.12//0.12 R = 0.0375k (55)
vL
Ganho => Av = = gm R Av = 225.5 0.0375 Av = 8.5 . (56)
vi
Observar que se rds fosse um outro valor, muito maior que o paralelo RD //RL = 0.06k, o
ganho, no maximo, seria 225.5 0.06 = 13.5, pois o paralelo rds //RD //RL estaria limitado por
RD //RL . A simulacao do circuito mostrara que o valor utilizado rds = 0.1k e consentaneo.

5 Re-calculo das tensoes e correntes

5.1 Tensoes e correntes reais

Durante o desenvolvimento de qualquer projeto sempre se fazem aproximacoes, incluindo aprox-
imacoes de valores de fontes e resistores com valores comerciais e, a, as tensoes e correntes
projetadas sofrem modificacoes no circuito pronto. Assim, de posse dos valores de resistores e
da fonte DC, devemos recalcular o circuito para obtermos as tensoes e correntes teoricamente
reais. No nosso exemplo as diferencas sao bem pequenas, mas o procedimento correto e sempre
recalcular o circuito, conforme o faremos agora.
R1 VDD 100k 14V
VG = = VG = 3.5V (57)
R1 + R2 100k + 300k
A equacao (8) nos da a curva caracterstica do transistor:

iDS = k(vGS VT )2 iDS = 190(vGS 0.9)2 (58)

11
A equacao (18) nos da a equacao da reta DC caracterstica do circuito:

1 VG 1 3.5 100
iDS = vGS + iDS = vGS + iDS = (vGS + 3.5) (59)
RS RS 0.03 0.03 3

Igualando as expressoes (84) e (59) temos o ponto de encontro do transistor com o circuito.

iDS iDS

1
iDS 66.89 = (v 3.97) mA iDS = 190(vGS 0.9) 2 mA
0.06 DS

1 3.5
iDS = v + mA
0.03 GS 0.03
IDSQ=66.9mA" ."
." ." ."

=VT"

vDS vGS
VDSQ=3.97V" VT=0.9V" VGSQ=1.49V"

Figure 12: Graficos do MOSFET e das retas de cargas do circuito projetado. O respectivo script Matlab
segue em anexo.

100
190(vGS 0.9)2 = (vGS + 3.5) (60)
3
A solucao pode ser obtida diretamente ou usando (20). O valor encontrado e

vGS = VGSQ = 1.49V (61)

Substituindo o valor de VGSQ em (84) ou (59), obtemos:

iDS = 190(vGS 0.9)2 = 190(1.49 0.9)2 IDSQ = 66.89mA (62)

As quedas de tensao nos resistores RD e RS sao:

VRD = RD IDSQ = 0.12k 66.89mA VRD = 8.03V (63)

VRS = VSQ = RS IDSQ = 0.03k 66.89mA VRS = 2.01V (64)

Aplicando LKV (Lei de Kirchoff das Voltagens) na malha de sada, temos:

VDD = VRD + VDSQ + VRS VDSQ = VDD VRD VRS (65)

VDSQ = 14V 8.03V 2.01V VDSQ = 3.97V (66)

A tensao do gate pode tambem ser calculada por:

VGQ = VRS + VGSQ = 2.01V + 1.49V VGQ = 3.5V (67)

que confirma o valor dado em (57). Observar que VGQ so depende de R1 , R2 e VDD .

A queda de tensao em R2 e VDD VGQ = 14V 3.5V = 10.5V . Como a corrente de gate

12
e nula (IG = 0), entao, naturalmente, a corrente em R1 e igual a corrente em R2 .

VGQ 3.5V
IR1 = = IR1 = 0.035mA = 35A (68)
R1 100k
VR2 10.5V
IR2 = = IR2 = 0.035mA = 35A (69)
R1 300k
Ganho
p
gm = 225.47(k)1
p
gm = 2 kIDSQ gm = 2 190mA/V 2 66.89mA (70)
R = rds //RD //RL R = 0.1//0.12//0.12 R = 0.0375k (71)
vL
Ganho => Av = = gm R Av = 225.46 0.0375 Av = 8.46 . (72)
vi

5.2 Calculo das potencias

Interessante observar que a soma das potencias dissipadas (nos resistores e no transistor) real-
mente e igual a potencia fornecida pela fonte VDD .

5.2.1 Potencia dissipada

2
PR1 = R1 IR 1
= 100k (0.035mA)2 PR1 = 0.1225mW (73)
2
PR2 = R1 IR 2
= 300k (0.035mA)2 PR1 = 0.3675mW (74)
2
PRD = RD IDSQ = 0.12k (66.89mA)2 PRD = 533.89mW (75)
2
PRS = RS IDSQ = 0.03k (66.89mA)2 PRD = 134.22mW (76)

PF ET = VDSQ IDSQ = 4V 66.89mA PF ET = 265.33mW (77)

PT OT AL = PR1 + PR2 + PRD + PRS + PF ET PT OT AL = 936.93mW (78)

5.2.2 Potencia fornecida

A corrente fornecida pela fonte VDD e IVDD = IDSQ + IR2 = 66.89 + 0.035 = 66.92mA. Assim,
a potencia fornecida pela fonte e exatamente igual a potencia dissipada:

PVDD = VDD IVDD = 14V 66.92mA PVDD = 936.93mW (79)

6 Simulacao no Multisim
O circuito projetado foi simulado no Multisim. Os valores medidos foram particamente iguais
aos valores projetados o que demonstra a correcao do projeto eletronico desenvolvido sobre bases
teoricas consentaneas (sem magicas).

VGSQ : calculado = 1.49V, medido = 1.511V (80)

VDSQ : calculado = 3.97V, medido = 4.056V (81)
VSQ : calculado = 2.01V, medido = 1.989V (82)
VRD : calculado = 8.03V, medido = 7.955V (83)

Modulo do ganho: Av medido = 1.8V /0.2V = 9 versus Av calculado = 8.46. Isso significa que
o valor de rds deve ser ligeiramente maior que 0.1k utilizado. Se utilizarmos rds = 0.12k, o
ganho sera igual a 9, coincidindo com o valor medido.

7 Script MatLab com nMosfet modo enriquecido

% CEFET-RJ ELETRONICA III (weber@globo.com)
% Source_Commom_Projeto1.m
% Usando o nMOSFET enriquecido 5LN01SS

13
 Teorico'VGSQ=1.49V* TeoricoVRD=8.03V*

VGSQ* VRD* VDSQ*

Teorico'VDSQ=3.97V* Teorico'VSQ=2.01V*

vi(t)

VLm=1.8V
Vim=200mV
VSQ*
canal 2
vL(t)
canal 1 vi(t)
vi
vL

Figure 13: Simulacao do amplificador com nMOSFET 5LN01SS, modo enriquecido. Os valores medidos
praticamente coincidem com os valores teoricos projetados.

close all ; clear all ; clc ; format short

% ENTRADA DOS DADOS DO FET

% Para que os 2 graficos fiquem alinhados com o eixos corrente iDS, e bom que
% VT e VGSmax sejam inteiros e o step de VGS apropriado.
k= 190 % Entre com valor de k em miliAmpere por Volt ao quadrado
VT=0.9 % Entre com o limiar (Threshold) de vGS em Volt. Quando vGS=VT, iDS=0
rds =0.1 % Entre com valor em kilo-ohm, so serve para o calculo do ganho

% ENTRADA DOS DADOS EM VOLTS PARA SE TRACAR OS GRAFICOS DO FET

VGSmax = 1.9; % Entre com maior valor que voce deseja para VGS (VGSmax > VT)
VGSstep = 0.2; % Entre com os passos de VGS (VT<VGSstep<VGSmax)
VDSmax =10; % Entre com maior valor que voce deseja para o eixo vDS

% ENTRADA DOS DADOS DO AMPLIFICADOR

% Se na entrada nao houver o divisor de tensao R1, R2 e tiver apenas o resistor RG,
% do Gate pra Terra, entao faca R1=0 pois isto equivale a fazer VG=VDD*R1/(R!+R2)=0

VDD=14 % Entre com valor em Volt

RL=0.12 % Entre com valor em kilo-ohm
RD=0.12 % Entre com valor em kilo-ohm
RS=0.03 % Entre com valor em kilo-ohm
R1=100 % Entre com valor em kilo-ohm
R2=300 % Entre com valor em kilo-ohm

% PRIMEIRO GRAFICO

% iDS x vDS tendo VGS como parametro

for VGS = VT : VGSstep : VGSmax ; % Varia o VGS desde VT ate VGSmax com passos VGSstep
Vp = VGS - VT; % Calcula a tensao onde ocorre o estrangulamento do canal (pinch-off)

% 1.1) Regiao LINEAR (com vGS), 0<vDS<Vp (pinch-off)

vDS = linspace(0, Vp, 200); % o default do linspace eh 100 pontos
iDS = k .*(2.*(VGS - VT).*vDS - vDS.^2); % iDS x vDS = parabola com vDS = reta com vGS
IDSmax=max(iDS); % calcula o maximo de iDS para cada vGS

14
subplot(1,2,1) % papel dos graficos: 1 linha, 2 colunas, grafico 1
plot(vDS,iDS, b, LineWidth,1.1) % Plota o grafico, o default de LineWidth eh 1
hold on % Segura, nao apaga, o grafico tracado
grid on % Traca as linhas da grade do grafico
% axis([0,VDSmax,0, 27]) % axis estabelece limites para os eixos

% 1.2) Regiao de SATURACAO (com vDS) vDS>Vp, iDS=constante, nao varia com vDS
vDS = linspace(Vp, VDSmax, 200); % coloquei 200 pontos
iDS =0*vDS + k.*(VGS - VT).^2; % multiplica por 0 para formar uma matriz similar a de vDS
plot(vDS, iDS,r,LineWidth,1.1)

% OPCIONAL: Embelezamento do primeiro grafico

plot (Vp, IDSmax, .b, MarkerSize, 20) % faz uma marca nos pontos p=pinch-off
% traca as linhas coordenadas dos pontos p=pinch-off (estrangulamento)
% talvez ate o MatLab tenho um unico comando para isso. Qual eh?
ppv= k.*(VGSmax - VT).^2./200; % ppv=passo do pontinhos verticais, ordenada
pph=VDSmax/150; % pph=passo dos pontinhos horizontais, abscissa
x= 0 : pph : Vp; % varia X de 0 a Vp
y=0*x+IDSmax; % abscissa, reta Y=IDSmax=cte, reta horizontal
plot(x,y, : , color, [0 0 0])
Y= 0 : ppv : IDSmax; % varia y de 0 a IDSmax
X= 0*Y+Vp; % ordenada, reta x=Vp=cte, reta vertical
plot(X,Y, : , color, [0 0 0])
text( 8 , IDSmax , [ V_G_S = , num2str(VGS), V] , VerticalAlignment,...
bottom,HorizontalAlignment,left, FontSize,14 )

if Vp>1 % escrever perto da origem da confusao

text( Vp , IDSmax , [p(, num2str(Vp), ,, num2str(IDSmax), ) ] ,...
VerticalAlignment,bottom,HorizontalAlignment,center, FontSize,14 )
end
title(Regioes LINEAR e de SATURACAO (reta AC),FontSize,14)
xlabel(v_D_S = tensao Drain-Source (Volt) ,FontSize,14)
ylabel(i_D_S = corrente Drain-Source (mA),FontSize,14)
end % fim do comando "for"

% Plota o limite entre as regioes linear e de saturacao

VDSmax=VGSmax-VT;
VDS=linspace(0,VDSmax);
IDS = k.*VDS.^2;
plot(VDS,IDS,b--,LineWidth, 1)

% SEGUNDO GRAFICO

% iDS x vGS na regiao de SATURACAO, iDS varia quadraticamente

% com vGS mas nao varia com vDS
vGS = linspace(VT, VGSmax,200);
iDS = k.*(vGS - VT).^2; % parabola
subplot(1,2,2) % papel dos graficos: 1 linha, 2 colunas, grafico 2
plot(vGS,iDS,r, LineWidth,1.1), hold on
% traca uma reta no eixo horizontal, util quando VT > 0
vGS = linspace(0, VT,200);
plot(vGS,0,k)

% OPCIONAL: Embelezamento do segundo grafico

iDSmax=max(iDS); % calcula o maximo da matriz (vetor) iDS
text( 0.5*VT , 0.9*iDSmax , i_D_S NAO varia com v_D_S,...
Rotation, 0, FontSize, 14,...
VerticalAlignment,top, HorizontalAlignment,left )
% axis([-Inf , Inf , 0 , 27]) % estabelece limites para os eixos
grid on % Traca as linhas da grade do grafico
title(Somente Regiao de SATURACAO (reta DC),...
FontSize,14,FontWeight,bold,Color,k)

15
xlabel(v_G_S = tensao Gate-Source (Volt) ,FontSize,14)
ylabel(i_D_S = corrente Drain-Source (mA),FontSize,14)

for VGS = VT : VGSstep : VGSmax;

IDS = k.*(VGS - VT).^2;
plot (VGS, IDS, b., MarkerSize, 20) % faz uma marca nos VGS inteiros
% traca as linhas coordenadas dos VGS inteiros
% talvez ate o MatLab tenha um unico comando para isso. Qual eh?
if VT>=0, xinicial=0;
else xinicial=VT;
end
x = xinicial : pph : VGS;
y = 0*x+IDS; % abscissa
plot(x,y, : , color, [0 0 0])
Y = 0: ppv : IDS;
X= 0*Y+VGS; % ordenada
plot(X,Y,: , color, [0 0 0])
end

% CALCULOS DO AMPLIFICADOR

% Ponto de Operacao, PO
VGQ=VDD*R1/(R1+R2) % tens~
ao no Gate
% Intersecao da reta de carga DC com a parabola do FET
a=k*RS; b=1-2*k*RS*VT; c=k*RS*VT^2-VGQ;
VGSQ=(-b+sqrt(b^2-4*a*c))/(2*a)
IDSQ=(1/RS)*(-VGSQ+VGQ)

VRD=RD*IDSQ % tensao DC em RD
VSQ=RS*IDSQ % tensao DC em RS = VRS
VDSQ=VDD-VRD-VSQ % tensao Drain-Source
VDQ=VSQ+VDSQ % tensao DC no Dreno

VGQ=VSQ+VGSQ % conferindo a tensao DC no Gate

IR1=VGQ/R1 % corrente em R1
IR2=(VDD-VGQ)/R2 % corrente em R2
RAC=RD*RL/(RD+RL)

% Tracado da reta DC no grafico iDS x vGS

IntersecaoEixo_vGS = VGQ;
IntersecaoEixo_iDS = VGQ/RS;
vGS=linspace(0.5*VT,IntersecaoEixo_vGS,200);
iDS=-vGS/RS+VGQ/RS;
plot(vGS,iDS,k,LineWidth,1.1)
stem(VGSQ, IDSQ, fill, --k) % stem = caule, traca a ordenada do PO
text( VGSQ , IDSQ , [ Q (, num2str(VGSQ,3), V, ,, num2str(IDSQ,3), mA)],...
VerticalAlignment,middle, HorizontalAlignment,left, FontSize,15)

% Tracado da reta AC no grafico iDS x vDS

InterseccaoEixo_vDS=VDSQ+RAC*IDSQ;
InterseccaoEixo_iDS=IDSQ+VDSQ/RAC;
subplot(1,2,1)
vDS=linspace(0,InterseccaoEixo_vDS-1e-10);
iDS=IDSQ-(vDS-VDSQ)/RAC; % equacao da "AC load line"
plot(vDS,iDS,k, LineWidth,1.1)
stem(VDSQ, IDSQ, fill, --k) % stem = caule, traca a ordenada do PO
text( VDSQ , IDSQ , [ Q (, num2str(VDSQ,3), V, ,, num2str(IDSQ,3), mA)],...
VerticalAlignment,middle, HorizontalAlignment,left, FontSize,15)
text(0.5*VDSQ, 1.004*IDSmax , [ k = , num2str(k), mA/ V^2, , V_T = , ...
num2str(VT), V] , VerticalAlignment,bottom,...
HorizontalAlignment,left, FontSize,14 )

16
% Calculo das potencias DC
PR1=R1*IR1^2, PR2=R2*IR2^2,
PRD=RD*IDSQ^2, PRS=RS*IDSQ^2
PFET=VDSQ*IDSQ, IVDD=(IDSQ+IR2), PVDD=VDD*IVDD
Ptotal=PR1+PR2+PRD+PRS+PFET

% Calculo do ganho
gm = 2*sqrt(k*IDSQ)
% rds=0.12
R=1/((1/rds)+(1/RD)+(1/RL))
Ganho=-gm*R
%

8 Exemplo 2 de projeto usando FET no modo deplecao

Projete um circuito amplificador fonte comum, figura (14), com as seguintes caractersticas:

a) Utilizar o nMOSFET modo deplecao BSS135, cujas curvas sao dadas.

b) Carga RL = 0.2k e RD = RL .
c) VDSQ = 1.5 RAC IDSQ

Os dados do transistor modo deplecao BSS135 estao armazenados no Multissim, e portanto

podemos simular o circuito.

DC+AC
RD
iL
VGQ=0V D +" +" +"
G vDS _"VDD
AC +" +" S iDS _" RL vL(t)
DC
vGS _"
+" vG +"
vi(t) RG=1M _"
_" RS vS
_" IGQ=0 _"

DC+AC => vG=VGQ+vg=0+vg =vg=vgs=vi(t)

Figure 14: Amplificador fonte comum, com apenas uma resistencia no gate. Essa e a configuracao quando
se usa nMOSFET modo deplecao, ou JFET, nos quais VGSQ < 0. A ddp DC sobre RG e zero, pois a
corrente de gate DC tambem e nula; logo o potencial DC do gate e igual ao potencial da terra, 0V. Como
os capacitores sao considerados curto-circuitados para AC, o potencial AC do gate, vg (t) = vgs (t) = vi (t).

SOLUCAO

8.1 Obtencao dos parametros do MOSFET

Das curvas caractersticas do FET, vemos que:

1) VT = 1.5V ;

2) Para VGS = 0.78V temos IDS = 30mA. Vamos escolher este o ponto de operacao.

De forma imediata:

1) podemos calcular o valor de k, substituindo em (8) VT = 1.5V , VGS = 0.78V e IDS =

30mA.

iDS = k(vGS VT )2 30mA = k[0.78V (1.5V )]2 k = 58mA/V 2 (84)

17
Figure 15: Curvas do MOSFET fornecidas pelo fabricante. Os graficos estao em tamanhos diferentes para
que a escalas das correntes iDS coincidam. O fabricante desenhou os graficos com as escalas diferentes
(da mesma corrente).

A equacao teorica do FET fica, entao: iDS = 58(vGS + 1.5)2 mA.

2) podemos calcular o valor de RS pois a tensao do gate e 0V e, conforme demonstrado a seguir,

a tensao VGQ = VRS = VGSQ

VGSQ = VGQ VSQ VGSQ = 0 VSQ VSQ = VGSQ = (0.78) = 0.78V (85)
VSQ 0.78V
RS = = RS = 0.026k comercial
RS = 0.027k (86)
IDSQ 30mA

3) RAC = RD //RL = 0.2k//0.2k RAC = 0.1k

O exerccio propoe que o ponto de operacao nao fique no meio da reta de carga AC, mas sim
seguindo a condicao VDSQ = 1.5 RAC IDSQ . Desta condicao, obtemos o valor de VDSQ .

VDSQ = 1.5 RAC IDSQ = 1.5 0.1k 30mA VDSQ = 4.5V (87)

A queda de tensao em RD e:

VRD = 0.2k 30mA VRD = 6V (88)

A fonte VDD sera:

VDD = VRD + VDSQ + VRS = 6V + 4.5V + 0.78V = 11.28V valor

inteiro
VDD = 12V (89)

O circuito projetado e: VDD = 12V , RD = RL = 0.2k, e RS = 0.027k = 27 .

18
8.2 Recalculando o circuito
Devemos agora recalcular o circuito para obtermos as tensoes e correntes teoricamente reais. Em
primeiro lugar, vamos calcular a intersecao da parabola [iDS = 58(vGS + 1.5)2 ], que representa o
FET, com a reta de carga DC, que passa pela origem, [iDS = R1S vGS iDS = 0.027 1
vGS ],
que representa o circuito. Essa reta e a mesma equacao (18) com VG = 0. Caso nao queira usar

VDD

s DC +"
RD VRD
_"
+"
D +"
0V G VDSQ VDD
_"
+" V _"
+" GSQ _"
S

VGQ=0V RG +"
RS VSQ=VRS
_" IDS _"

Figure 16: Circuito DC obtido apos a abertura dos capacitores.

.

equacao (18) voce pode obter a equacao da reta diretamente do circuito DC, conforme mostra a
figura (16).
1
VGS = VG VS = 0 RS IDS VGS = RS IDS iDS = vGS (90)
RS

Figure 17: Graficos do nMOSFET modo deplecao e das retas de cargas do circuito projetado. O
respectivo script Matlab segue em anexo.

19
 1
58(vGS + 1.5)2 = vGS
maior valor de v V = 0.79V (91)
0.027 GS GSQ
1 1
iDS = vGS IDSQ = (0.79V ) IDSQ = 29.25mA (92)
0.027 0.027k
VRD = 0.2k 29.25mA VRD = 5.85V (93)
VRS = VGSQ VRS = 0.79V (94)
VDSQ = VDD VRD VRS = 12V 5.85V 0.79V VDSQ = 5.36V (95)

Calculo do ganho:
p
gm = 82.38(k)1
p
gm = 2 kIDSQ gm = 2 58mA/V 2 29.25mA (96)
R = rds //RD //RL R = 10k//0.2k//0.2k R = 0.099k (97)
vL
Ganho => Av = = gm R Av = 82.38 0.099 Av = 8.16 . (98)
vi

8.3 Simulacao no Multisim

O Multissim trabalha com um modelo mais completo do FET. O estudo teorico e uma sim-
plificacao do comportamento real. Assim, em alguns casos, os resultados podem nao coincidir
perfeitamente conforme o exemplo anterior. Nesses casos, e melhor montar o circuito na bancada
e comparar os valores.

Os valores simulados da polarizacao deram alguma diferenca em relacao aos valores teoricos. Ja
o ganho Av simulado no Multissim deu 8, versus o ganho calculado igual a 8.16, para o qual
usamos rds = 10k, um valor arbitrado relativamente alto porque as curvas do FET na regiao de
saturacao sao quase horizontais. Caso usassemos rds = 4k o ganho teorico fica igual ao ganho
simulado, Av = 8.

Teorico'VGSQ=&789.8mV, TeoricoVRD=5.85V,

VGSQ, VRD, VDSQ,

Teorico'VDSQ=5.36V, Teorico'VSQ=789.8mV,

vi(t)

vL
VLm=0.8V
VSQ, vi
canal 2
Vim=0.1V
canal 1 vi(t) vL(t)

Figure 18: Simulacao no Multisim comparando os valores teoricos com os valores simulados.

9 Script MatLab com nMosfet modo deplecao

% CEFET-RJ ELETRONICA III (weber@globo.com)
% Source_Commom_Projeto_Deplecao.m

20
% Usando o nMOSFET deplecao BSS135

close all ; clear all ; clc ; format short

% ENTRADA DOS DADOS DO FET

% Para que os 2 graficos fiquem alinhados com o eixos corrente iDS, e bom que
% VT e VGSmax sejam inteiros e o step de VGS apropriado.
k= 58 % BSS135 Entre com valor de k em miliAmpere por Volt ao quadrado
VT=-1.5 % Entre com o limiar (Threshold) de vGS em Volt. Quando vGS=VT, iDS=0
rds =10 % Entre com valor em kilo-ohm, so serve para o calculo do ganho

% ENTRADA DOS DADOS EM VOLTS PARA SE TRACAR OS GRAFICOS DO FET

VGSmax = 0; % Entre com maior valor que voce deseja para VGS (VGSmax > VT)
VGSstep = 0.2; % Entre com os passos de VGS (VT<VGSstep<VGSmax)
VDSmax =12; % Entre com maior valor que voce deseja para o eixo vDS

% ENTRADA DOS DADOS DO AMPLIFICADOR

% Se na entrada nao houver o divisor de tensao R1, R2 e tiver apenas o resistor RG,
% do Gate pra Terra, entao faca R1=0 pois isto equivale a fazer VG=VDD*R1/(R!+R2)=0

VDD=12 % Entre com valor em Volt

RL=.2 % Entre com valor em kilo-ohm
RD=.2 % Entre com valor em kilo-ohm
RS=0.027 % Entre com valor em kilo-ohm
R1=0 % Entre com valor em kilo-ohm = SO COM FET DEPLECAO
R2=300 % Entre com valor em kilo-ohm = QQ VALOR, SO COM FET DEPLECAO

% PRIMEIRO GRAFICO

% iDS x vDS tendo VGS como parametro

for VGS = VT : VGSstep : VGSmax ; % Varia o VGS desde VT ate VGSmax com passos VGSstep
Vp = VGS - VT; % Calcula a tensao onde ocorre o estrangulamento do canal (pinch-off)

% 1.1) Regiao LINEAR (com vGS), 0<vDS<Vp (pinch-off)

vDS = linspace(0, Vp, 200); % o default do linspace eh 100 pontos
iDS = k .*(2.*(VGS - VT).*vDS - vDS.^2); % iDS x vDS = parabola com vDS = reta com vGS
IDSmax=max(iDS); % calcula o maximo de iDS para cada vGS
subplot(1,2,1) % papel dos graficos: 1 linha, 2 colunas, grafico 1
plot(vDS,iDS, b, LineWidth,1.1) % Plota o grafico, o default de LineWidth eh 1
hold on % Segura, nao apaga, o grafico tracado
grid on % Traca as linhas da grade do grafico
% axis([0,VDSmax,0, 27]) % axis estabelece limites para os eixos

% 1.2) Regiao de SATURACAO (com vDS) vDS>Vp, iDS=constante, nao varia com vDS
vDS = linspace(Vp, VDSmax, 200); % coloquei 200 pontos
iDS =0*vDS + k.*(VGS - VT).^2; % multiplica por 0 para formar uma matriz similar a de vDS
plot(vDS, iDS,r,LineWidth,1.1)

% OPCIONAL: Embelezamento do primeiro grafico

plot (Vp, IDSmax, .b, MarkerSize, 20) % faz uma marca nos pontos p=pinch-off
% traca as linhas coordenadas dos pontos p=pinch-off (estrangulamento)
% talvez ate o MatLab tenho um unico comando para isso. Qual eh?
ppv= k.*(VGSmax - VT).^2./200; % ppv=passo do pontinhos verticais, ordenada
pph=VDSmax/150; % pph=passo dos pontinhos horizontais, abscissa
x= 0 : pph : Vp; % varia X de 0 a Vp
y=0*x+IDSmax; % abscissa, reta Y=IDSmax=cte, reta horizontal
plot(x,y, : , color, [0 0 0])
Y= 0 : ppv : IDSmax; % varia y de 0 a IDSmax
X= 0*Y+Vp; % ordenada, reta x=Vp=cte, reta vertical
plot(X,Y, : , color, [0 0 0])
text( 8 , IDSmax , [ V_G_S = , num2str(VGS), V] , VerticalAlignment,...
bottom,HorizontalAlignment,left, FontSize,14 )

21
if Vp>1 % escrever perto da origem da confusao
text( Vp , IDSmax , [p(, num2str(Vp), ,, num2str(IDSmax), ) ] ,...
VerticalAlignment,bottom,HorizontalAlignment,center, FontSize,14 )
end
title(Regioes LINEAR e de SATURACAO (reta AC),FontSize,14)
xlabel(v_D_S = tensao Drain-Source (Volt) ,FontSize,14)
ylabel(i_D_S = corrente Drain-Source (mA),FontSize,14)
end % fim do comando "for"

% Plota o limite entre as regioes linear e de saturacao

VDSmax=VGSmax-VT;
VDS=linspace(0,VDSmax);
IDS = k.*VDS.^2;
plot(VDS,IDS,b--,LineWidth, 1)

% SEGUNDO GRAFICO

% iDS x vGS na regiao de SATURACAO, iDS varia quadraticamente

% com vGS mas nao varia com vDS
vGS = linspace(VT, VGSmax,200);
iDS = k.*(vGS - VT).^2; % parabola
subplot(1,2,2) % papel dos graficos: 1 linha, 2 colunas, grafico 2
plot(vGS,iDS,r, LineWidth,1.1), hold on
% traca uma reta no eixo horizontal, util quando VT > 0
vGS = linspace(0, VT,200);
plot(vGS,0,k)

% OPCIONAL: Embelezamento do segundo grafico

iDSmax=max(iDS); % calcula o maximo da matriz (vetor) iDS
text( 0.5*VT , 0.9*iDSmax , i_D_S NAO varia com v_D_S,...
Rotation, 0, FontSize, 14,...
VerticalAlignment,top, HorizontalAlignment,left )
% axis([-Inf , Inf , 0 , 27]) % estabelece limites para os eixos
grid on % Traca as linhas da grade do grafico
title(Somente Regiao de SATURACAO (reta DC),...
FontSize,14,FontWeight,bold,Color,k)
xlabel(v_G_S = tensao Gate-Source (Volt) ,FontSize,14)
ylabel(i_D_S = corrente Drain-Source (mA),FontSize,14)

for VGS = VT : VGSstep : VGSmax;

IDS = k.*(VGS - VT).^2;
plot (VGS, IDS, b., MarkerSize, 20) % faz uma marca nos VGS inteiros
% traca as linhas coordenadas dos VGS inteiros
% talvez ate o MatLab tenha um unico comando para isso. Qual eh?
if VT>=0, xinicial=0;
else xinicial=VT;
end
x = xinicial : pph : VGS;
y = 0*x+IDS; % abscissa
plot(x,y, : , color, [0 0 0])
Y = 0: ppv : IDS;
X= 0*Y+VGS; % ordenada
plot(X,Y,: , color, [0 0 0])
end

% CALCULOS DO AMPLIFICADOR

% Ponto de Operacao, PO
VGQ=VDD*R1/(R1+R2) % tens?o no Gate
% Intersecao da reta de carga DC com a parabola do FET
a=k*RS; b=1-2*k*RS*VT; c=k*RS*VT^2-VGQ;

22
VGSQ=(-b+sqrt(b^2-4*a*c))/(2*a)
IDSQ=(1/RS)*(-VGSQ+VGQ)

VRD=RD*IDSQ % tensao DC em RD
VSQ=RS*IDSQ % tensao DC em RS = VRS
VDSQ=VDD-VRD-VSQ % tensao Drain-Source
VDQ=VSQ+VDSQ % tensao DC no Dreno

VGQ=VSQ+VGSQ % conferindo a tensao DC no Gate

RAC=RD*RL/(RD+RL)

% Tracado da reta DC no grafico iDS x vGS

IntersecaoEixo_vGS = VGQ;
IntersecaoEixo_iDS = VGQ/RS;
vGS=linspace(VT,IntersecaoEixo_vGS,200);
iDS=-vGS/RS+VGQ/RS;
plot(vGS,iDS,k,LineWidth,1.1)
stem(VGSQ, IDSQ, fill, --k) % stem = caule, traca a ordenada do PO
text( VGSQ , IDSQ , [ Q (, num2str(VGSQ,3), V, ,, num2str(IDSQ,3), mA)],...
VerticalAlignment,middle, HorizontalAlignment,left, FontSize,15)

% Tracado da reta AC no grafico iDS x vDS

InterseccaoEixo_vDS=VDSQ+RAC*IDSQ;
InterseccaoEixo_iDS=IDSQ+VDSQ/RAC;
subplot(1,2,1)
vDS=linspace(0,InterseccaoEixo_vDS-1e-10);
iDS=IDSQ-(vDS-VDSQ)/RAC; % equacao da "AC load line"
plot(vDS,iDS,k, LineWidth,1.1)
stem(VDSQ, IDSQ, fill, --k) % stem = caule, traca a ordenada do PO
text( VDSQ , IDSQ , [ Q (, num2str(VDSQ,3), V, ,, num2str(IDSQ,3), mA)],...
VerticalAlignment,middle, HorizontalAlignment,left, FontSize,15)
text(0.5*VDSQ, 1.004*IDSmax , [ k = , num2str(k), mA/ V^2, , V_T = , ...
num2str(VT), V] , VerticalAlignment,bottom,...
HorizontalAlignment,left, FontSize,14 )

% Calculo das potencias DC

PRD=RD*IDSQ^2, PRS=RS*IDSQ^2, PFET=VDSQ*IDSQ
IVDD=IDSQ, PVDD=VDD*IVDD
Ptotal=PRD+PRS+PFET

% Calculo do ganho
gm = 2*sqrt(k*IDSQ)
% rds=4
R=1/((1/rds)+(1/RD)+(1/RL))
Ganho=-gm*R

23