UNIVERSIDAD ESTATAL PENNSULA DE SANTA ELENA

FACULTAD DE SISTEMAS Y TELECOMUNICACIONES

CARRERA:
DE ELECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE DE LA PRACTICA
NOMBRE:
Wellington Basilio Panchana
PROFESOR:
MSC. ELSY VILLAMAR

8vo SEMESTRE 2017

 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE:DEL ESTUDIANTE

PRACTICA 1
1 OBJETIVOS

Disear y simular en Quartus ll en digramas de bloques par ver el comportamientos de

compuertas logicas
Realizar la simulacion en vector waveform file

3 PROCEDIMIENTO
3.1 EQUIPO
EQUIPO NECESARIO MATERIAL DE APOYO
Computador Prcticas
Programa Quartus II Internet
Catalogo

3.2 DESARROLLO DE LA PRACTICA

Se hizo en las compuertas lgicas con sus respectivas entradas y salidas para ver el
comportamiento de su lgica matemtica de cada compuerta.

Desarrollar los siguientes pasos:

Escoja crear un nuevo proyecto en Quartus II. Poner el nombre del proyecto: contador.
Dar clic en nuevo Block Diagram/Schematic File, presiona OK y crea un archivo esquemtico.
En el espacio en blanco dentro de la pantalla del editor de bloques hacer el circuito similar al que
muestra en figura que son compuertas lgicas de 2 entradas y una salida.
 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE:DEL ESTUDIANTE

Luego de haber realizado la figura hacemos clikc en star compiation par ver si genera errores.

Una ves compilado volvemos a compilar pero esta vez hacer click processing y elegimos con un clik la
opcion compiler tool y hacer otro clik en start como se muetra en la imagen

Verificamos que no hay errores entonces procedemos crear un archivo haciendo clikc en file y luego
new y elegimos vector waveform file
 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE:DEL ESTUDIANTE

Una vez creada la plataforma de vector waveform file hacemos doble clik dentro de la plataforma y
nos sale la sieguiente pantalla insert node or bus y hacemos clik en node finder para agregar los pines
de entrar y salida de las compuerta y ver el comportamiento.

Luego le damos valores a los pines de entrada como se muetra en la imagen

 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE:DEL ESTUDIANTE

Guardamos el archivo vector waveform file par podfer compilando hacaciendo clik en star simuletion y
nos da a conocer como funciona cada compuerta logica en la seal de salida.

Una vez realizado la practica podemos hacer compuetas logicas con 3 entradas y realizar el mismo
procedimiento anterior

6 Conclusiones Y Bibliografa
6.1 Conclusiones
1) En esta practica observamos que podemos crear diagramas de bloques en este caso son
circuitos logicos y ver su simulacion en vector waveform file que permiten ver el
funcionamiento especifico de cada compuerta y aquello nos ayuda o no equivocarnos en los
trabajos futuros de la materia, conociendo mejor el software Quartus ll
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE DIGITALES
NOMBRE:DEL ESTUDIANTE