CALCULATOARELOR
PARTEA I
2007 2008
1
ARHITECTURA CALCULATOARELOR Anca Vasilescu
CUVNT NAINTE
OBIECTIVE
NOTA FINAL
Nota final rezult ca medie ponderat ntre notele rezultate din: tratarea prii teoretice
la lucrarea final, rezolvarea problemelor din lucrarea final, evaluarea altor activiti din timpul
tutorialelor i laboratoarelor. Activitile opionale i suplimentare pot compensa greelile de la
tratarea lucrrii finale.
2
ARHITECTURA CALCULATOARELOR Anca Vasilescu
TEME DE CAS
TEMATICA CURSULUI
3
ARHITECTURA CALCULATOARELOR Anca Vasilescu
TEMATICA SEMINARULUI
AT1. Clasificarea resurselor fizice ale calculatoarelor moderne. Clasificarea resurselor logice ale
calculatoarelor moderne.
AT2. Calculul performanelor principalelor componente ale sistemelor de calcul moderne
AT3. Modelarea funcionrii circuitelor logice. Problem e cu CLC, CLS
AT4. Modelarea funcionrii circuitelor logice. Probleme cu CBB, registri
AT5. Descrierea la nivel logic-digital a structurii pricipalelor componente interne ale
calculatoarelor moderne
TEMATICA LABORATORULUI
4
ARHITECTURA CALCULATOARELOR Anca Vasilescu
BIBLIOGRAFIE GENERAL
5
ARHITECTURA CALCULATOARELOR Anca Vasilescu
COMPONENTELE DE BAZ
ALE SISTEMELOR DE CALCUL
CUPRINS
6
ARHITECTURA CALCULATOARELOR Anca Vasilescu
1.1.1 Definiii
Sistemul de calcul (SC, System Computer sau calculator) este reprezentat de o structur
destinat prelucrrii datelor.
Adesea, un SC este descris prin cele dou subsisteme componente: hardware i sistemul
software.
Partea hardware const din toate componentele electronice care alctuiesc partea fizic a
SC. Sistemul software const din instruciuni i date pe care SC le prelucreaz pentru a executa
diversele cerine ale utilizatorului. O secven de instruciuni ale SC se numete program.
Datele prelucrate de SC constituie baza de date.
Totalitatea componentelor sistemului de calcul solicitate de programe pentru executarea
lor poart numele de resurse.
Concret, SC este format din: resurse fizice, resurse logice i resurse informaionale.
Avem urmtoarele corespondene:
1. hardware = resurse fizice, adic procesoare, memorii, dispozitive de intrare/ieire, .a.
O clasificare acoperitoare a resurselor fizice poate porni de la gradul de rspndire
(utilizare) a unei componente fizice a calculatorului la momentul la care se face
clasificarea. Rezult astfel: (a) resurse fizice care formeaz un sistem de calcul minimal,
(b) resurse fizice care formeaz un sistem de calcul uzual i (c) resurse fizice care
formeaz un sistem de calcul specializat.
2. software = resurse logice. Acestea se mpart n (a) software pentru sistem (systems
software) i (b) software pentru aplicaii (applications software). Soft-ul pentru sistem
const n aplicaiile sistem care ofer servicii pentru uz comun, n special pentru
gestionarea sistemului nsui i, eventual, a reelei/reelelor din care acesta face parte. Din
aceast categorie fac parte: sistemul de operare, drivere, servere s.a. Soft-ul pentru
aplicaii const n aplicaiile propriu-zise, adic: aplicaii i/sau medii de dezvoltare i
programare, aplicaii utilitare, aplicaii utilizator. Aplicaiile sistem sunt la grania dintre
hardware i aplicaiile propriu-zise.
Observaie. Trebuie precizat c aceast clasificare este una relativ deoarece un anumit
program nu este obligatoriu s fac parte exclusiv dintr-o astfel de categorie. De exemplu, un
compilator este o aplicaie sistem, dar, mai mult, poate face parte dintr-un sistem de operare,
dac este vndut mpreun cu acesta i depinde de acel sistem de operare.
Un sistem de operare este un set de programe care gestioneaz toate resursele sistemului
de calcul gazd, astfel nct programele care ruleaz pe acel sistem s se execute la parametri
maximi (utilizare complet i optim).
3. resurse informaionale, adic fiiere de date i fiierele utilizatorilor.
7
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Lumea exterioar
S OF T W AR E | HARDWARE
Arhitectur de sistem
Program de aplicaie
Arhitectur de limbaj de programare
Limbaje de nivel nalt
Arhitectur de sistem de operare
Control Control I/O
execuie
Arhitectur de set de instruciuni
Setul de instruciuni de baz (interpretare
i execuie)
Arhitectur de microcod
Microcod Procesor I/O
Arhitectur de nivel poart
Registre Memorie Controllere
UAL
In general, prin arhitectur de nivel ne referim la interfaa dintre dou astfel de module
funcionale. Arhitectura de sistem sau arhitectura sistemului de calcul este cea dintre
sistemul de calcul i mediul exterior lui. La limita dintre hardware i software se afl arhitectura
setului de instruciuni care reprezint nivelul elementar la care sunt decodificate i executate
instruciunile recunoscute de unitatea de prelucrare.
8
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Nivelul 2. Nivelul arhitecturii setului de instruciuni sau nivelul ISA (engl. Instruction
Set Architecture). Fiecare productor de calculatoare public un manual pentru mainile pe care
le vinde, manual care se refer la acest nivel ISA, dar nu i la nivelele de dedesubt. In acest
manual productorul descrie limbajul mainii pe care o vinde, adic setul de instruciuni main
recunoscute de maina respectiv i pe care, implicit, aceasta le poate executa. Aceast descriere
const n detalierea instruciunilor executate n mod interpretat de ctre componenta de control
(microprogram sau circuite hardware).
Nivelul 3. Nivelul main al sistemului de operare. La acest nivel se detaliaz structura
i funciile sistemului de operare al mainii. Fa de nivelul ISA, sunt adugate instruciuni noi,
exist o organizare diferit a memoriei, se remarc posibilitatea execuiei paralele i/sau
concurente a programelor (task-urilor).
Observaie. In general, nivelele de la 1 la 3 nu sunt proiectate pentru a fi utilizate de
programatorul obinuit. Ele sunt un suport pentru aplicaiile dezvoltate la nivele superioare de
ctre programatorii de aplicaii. O alt diferen important ntre nivelele 1-3 pe de o parte i
nivelele 4,5 pe de alt parte este natura limbajului oferit. Limbajele main ale nivelelor
inferioare sunt numerice (programele sunt secvene greoaie de numere binare), n timp ce
programele dezvoltate la nivelele superioare folosesc limbaje care conin cuvinte uzuale sau
abrevieri uor de neles.
Nivelul 4. Nivelul limbajului de asamblare. Acest nivel ofer programatorilor
posibilitatea de a scrie programe pentru nivelele inferioare ntr-o form simbolic, mai accesibil
dect formatul impus de limbajul main.
Nivelul 5. Nivelul limbajului orientat pe problem. La acest nivel sunt proiectate
limbaje pe care le vor folosi programatorii de aplicaii care au de rezolvat probleme specifice.
Astfel de limbaje sunt uzual numite limbaje de nivel nalt.
Mulimea de tipuri de date, operaii i caracteristici ale fiecrui nivel se numete
arhitectura nivelului respectiv. Cu alte cuvinte, arhitectura se refer la acele aspecte care sunt
vizibile pentru utilizatorul unui nivel.
Conform Tanenbaum [7] arhitectura calculatoarelor se refer la studiul proiectrii
acelor pri ale unui sistem de calcul care sunt vizibile programatorului. In general, arhitectura
calculatoarelor i organizarea calculatoarelor sunt sintagme sinonime.
CONTROL INPUT
DATAPATH OUTPUT
PROCESOR MEMORIE
UC
10
ARHITECTURA CALCULATOARELOR Anca Vasilescu
11
ARHITECTURA CALCULATOARELOR Anca Vasilescu
12
ARHITECTURA CALCULATOARELOR Anca Vasilescu
pia n 1952 i a fost vndut n 19 exemplare. Imediat dup 1950 muli erau pesimiti n legtur
cu viitorul calculatoarelor, mai ales gndindu-se c piaa i oportunitatea pentru aceste maini
super specializate" trebuie s fie foarte limitat.
In 1964, dup o investiie de 5 miliarde de dolari, IBM a fcut un mare pas nainte cnd a
anunat calculatorul System/360. Acest sistem nsemna o mbuntire a tuturor performanelor
de pn atunci de cel puin 25 de ori.
Un an mai trziu, DEC (Digital Equipment Corporation) a scos PDP-8, primul
minicalculator comercial, la un pre sub 20.000 $. Minicalculatoarele au fost precursoarele
miniprocesoarelor: n 1971 Intel a creat primul microprocesor, Intel 4004.
In 1963 s-a anunat primul supercalculator, nu din partea companiilor mari sau a
centrelor super-tehnologizate. Seymour Cray a creat n Minnesota maina CDC 6600 (CDC =
Control Data Corporation). Aceast main includea multe din ideile regsite n
microprocesoarele de mai trziu.
Cray va prsi ulterior CDC pentru a forma Cray Research Inc. n Wisconsin. In 1976
Cray Research Inc. lanseaz Cray-1 care era n acelai timp i cea mai rapid din lume, i cea
mai scump, dar i calculatorul cu cel mai bun raport cost / performan pentru programele
tiinifice. n 1996 Cray Research este asimilat de Silicon Graphics.
In timp ce Cray crea cel mai scump calculator, alii se gndeau cum s foloseasc
microprocesorul pentru a crea un calculator att de scump" ct s poat fi cumprat pentru
acas. Au fost mai multe tentative de a lansa un calculator personal, dar remarcabil rmne
faptul c n 1977 Apple II (i.e. Steve Jobs i Steve Wozniak) a definit ce nseamn: pre sczut,
volum mare i calitate bun pentru ceea ce avea s devin industria calculatoarelor personale.
Dei cu un avans de patru ani, Apple va sfri pe locul al doilea Lansat n 1981, IBM
Personal Computer devine cel mai bine vndut calculator de orice tip. Succesul lui va da ctig
de cauz lui Intel pentru piaa de microprocesoare i lui Microsoft pentru sistemul de operare.
Chiar i astzi, cel mai popular CD al lui Microsoft este cel cu sistemul de operare (Windows),
chiar dac este de multe ori mai scump dect un CD cu muzic!
Rezumat.
In acest paragraf am definit principalele concepte necesare pentru o bun nelegere a
structurii i funcionrii calculatorului. Dintre acestea, se remarc prin importan definiia
pentru arhitectura calculatoarelor, pentru c acest concept d i titlul cursului.
Partea central a acestui prim paragraf din curs o constituie prezentarea structurii
sistemului de calcul n diferite abordri: (1) tipurile de resurse ale calculatorului modern, (2)
structura ierarhic de organizare a sistemului de calcul i (3) structura fizic i logic a
sistemului de calcul.
Paragrafele urmtoare vor trata n detaliu tocmai componentele principale puse n
eviden de structura logic a calculatorului, i anume: sistemul de intrare/ieire (dispozitivele
periferice) i unitatea de memorie, n capitolul nti, structura i rolul regitrilor i a UAL n
capitolul al doilea, capitolul al treilea i al patrulea fiind rezervate structurii i funcionrii
unitii centrale de prelucrare, concret a procesorului.
Cuvinte cheie.
sistem de calcul
hardware, software
arhitectura calculatoarelor, nivel conceptual de arhitectur
unitate funcional, ecuaie logic, UAL, UCP, memorie, IOS
Verificare.
1. Care sunt principalele dumneavoastr activiti curente n care folosii calculatorul?
2. Notai-v principalele componente (denumire i caracteristici) ale calculatorului pe care l
folosii n mod frecvent. Decidei care sunt elementele pe care le cunoatei, pe care le
13
ARHITECTURA CALCULATOARELOR Anca Vasilescu
putei descrie i care nu. Recitii aceast descriere din cnd n cnd, pe msur ce
parcurgei cursul i bifai elementele despre care tocmai ai nvat. Discutai n final cu
cadrul didactic ceea ce a rmas nebifat pe lista dumneavoastr.
3. Care este legtura ntre structura fizic i structura logic ale sistemului de calcul?
4. Stabilii-v n scris cteva repere cronologice n evoluia sistemelor de calcul.
NOTIE
14
ARHITECTURA CALCULATOARELOR Anca Vasilescu
1.2.1 Clasificri
Din punctul de vedere al direciei de transfer al informaiei, avem: periferice de
intrare (input device), periferice de ieire (output device) i periferice de intrare/ieire (I/O
device). Din aceast ultim categorie fac parte i reelele interne destinate comunicrii ntre
periferice.
Din punct de vedere funcional, dispozitivele periferice se mpart n:
1) periferice de schimb: imprimanta, plotter-ul, videoterminalele, reelele de
comunicare cu alte periferice;
2) periferice purttoare de informaii permanent pe medii magnetice: benzile
magnetice, discurile (hard-discurile, dischetele).
Preluarea datelor de pe aceste suporturi se face prin intermediul unui cap de citire.
Benzile magnetice sunt dispozitive cu acces secvenial la informaiile memorate. Capul de citire
are poziie fix i el citete la un moment dat coninutul benzii care este n dreptul su.
La discurile magnetice, informaia poate fi accesat n mod direct. Citirea se face prin
deplasarea capului de citire pn n dreptul zonei de pe disc unde este memorat informaia
cutat.
15
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Sector
Cilindru 0
1
Pista
Capete
de
2 scriere /
3 citire
Fata
magnetizabila .
.
.
Furca
In cazul n care volumul conine mai mult de dou fee active, situaie frecvent ntlnit
n practic, atunci fiecare fa activ are acelai numr de piste i toate pistele cu aceeai raz
16
ARHITECTURA CALCULATOARELOR Anca Vasilescu
formeaz un cilindru. Numrul de fee active ale unui volum de disc este a doua constant de
construcie i ea variaz ntre 1 i zeci de fee active/volum.
Fiecare pist este mprit n mai multe sectoare. Numrul de sectoare pe pist este a
treia constant de construcie i ea variaz ntre 4 i cteva zeci de sectoare/pist. Sectorul este
unitatea de adresare a informaiei pe disc.
n fine, numrul de octei dintr-un sector este a patra constant de construcie. De regul,
acest numr este o putere a lui 2 i variaz ntre 128 i 4096 octei/sector.
Hard-discul este creat dup anul 1985 i rivalizeaz cu oricare dintre tipurile de discuri
cunoscute. Capacitatea lor de memorare depete capacitatea de memorare a altor discuri.
Antrenare
Protectie la scriere
Al patrulea orificiu este n partea dreapt jos: dischetele de 3.5" dispun (n vederea
proteciei la scriere) de un comutator cu dou poziii: protejat la scriere, respectiv neprotejat.
Astfel, dac orificiul este nchis atunci este permis scrierea pe dischet, iar dac orificiul este
deschis, se interzice scrierea.
Pentru o dischet de 3.5 formatat la 1.44MB constantele de construcie sunt: 80 piste,
18 sectoare pe pist, 2 capete de scriere-citire, 300 rotaii pe minut, rat de transfer de 500Kbps
(kilobii pe secund).
17
ARHITECTURA CALCULATOARELOR Anca Vasilescu
monitoare folosesc cte un bit pentru reprezentarea unui pixel i, astfel, pot reda numai imagini
alb-negru. Urmeaz monitoarele care folosesc 8 bii pentru un pixel, care pot reprezenta astfel
256 nuane de gri (256 = 2 8). In fine, monitoarele color folosesc 24 bii pentru reprezentarea unui
pixel i 8 bii pentru fiecare dintre culorile fundamentale, adic rou, verde i albastru (RGB -
Red, Green, Blue).
In particular, calculatoarele portabile au ecrane cu cristale lichide (LCD - liquid crystal
display). Diferena esenial este faptul c un pixel LCD nu este o surs de lumin.
Indiferent de tipul de monitor, componenta hardware pentru grafic conine mai multe
buffere de imagine (raster refresh buffer sau frame buffer) pentru a memora imaginea sub form
de bit map. Imaginea de reprezentat pe ecran este memorat n frame buffer i, conform cu rata
de actualizare a imaginii (refresh rate), fiecare bit al fiecrui pixel este citit, interpretat i reafiat
pe ecran conform cu noile caracteristici (valori). Scopul realizrii unui bit map este de a
reprezenta fidel imaginea.
Competiia ntre sistemele grafice se d pentru c ochiul uman detecteaz foarte bine
fiecare schimbare de pe ecran. De exemplu, este neplcut s se observe diferena dintre poriunea
de ecran pe care imaginea a fost actualizat, fa de cea neactualizat.
Un monitor poate lucra n regim text sau n regim grafic.
Pentru conectarea monitorului la calculator se folosesc dou modaliti: legarea serial
sau legarea prin adaptor video.
Ecranul poate lucra, dar nu simultan, fie n regim text, fie n regim grafic. n regim text
vede (de regul) 25 de linii a cte 80 de caractere fiecare, iar n modul grafic o matrice de pixeli,
ale crei dimensiuni depind de caracteristicile adaptorului video.
Evident c, pentru modul de lucru grafic memoria ecran este mult mai mare dect cea
necesar pentru modul de lucru text.
In memoria ecran, fiecrui caracter (n mod de lucru text) sau fiecrui pixel (n mod de
lucru grafic), i sunt ataate aa numitele atribute ale imaginii. Aceste atribute se refer la:
strlucirea punctului luminos (brightness);
la posibilitatea imaginii de a pulsa pe ecran (flashing);
la posibilitatea imaginii de a aprea n video invers ( adic situaia n care se schimb
culoarea fondului cu cea a punctelor luminoase);
la culoarea pixelului sau a caracterului.
1.2.2.5. Mouse-ul
Prin "mouse" ne referim la perifericul de pointare (pointing device) inventat n 1967 i
care a intrat n componena unui sistem de calcul de prin anii '80.
Principiul de funcionare se bazeaz pe utilizarea unei bile montat astfel nct s fie n
contact cu doi cilindri de dimensiuni foarte mici. Unul dintre aceti cilindri corespunde axei Ox,
adic direciei orizontale, n timp ce cellalt corespunde axei Oy, adic direciei verticale.
Cilindrii sunt manevrai mecanic sau (la modelele moderne) antreneaz cte o roti
dinat prin intermediul creia un LED (Light Emitting Diode) lumineaz un senzor foto.
Micarea fizic a mouse-ului pe pad determin nvrtirea bilei, care determin rotirea
cilindrilor Ox i Oy (dup cum mouse-ul este micat orizontal, vertical sau pe diagonal) i, n
continuare, actualizarea prin incrementare i/sau decrementare a unor contoare sistem. Aceste
contoare (numrtoare) au rolul de a nregistra ct de departe a fost micat mouse-ul i n ce
direcie.
Interfaa ntre mouse i sistem este asigurat prin una dintre variantele:
micarea mouse-ului genereaz impulsuri folosind LED-ul (vezi anterior) sau
micarea mouse-ului genereaz operaii de actualizare a valorilor unor contoare.
Periodic, procesorul semnaleaz impulsurile sau citete valorile contoarelor i determin
deplasarea relativ a mouse-ului de la citirea anterioar. Conform cu rezultatul obinut,
reprezentarea mouse-ului pe ecran este mutat proporional. Micarea reprezentrii mouse-ului
18
ARHITECTURA CALCULATOARELOR Anca Vasilescu
pe ecran este lent deoarece variaia poziiei mouse-ului este mai mic dect rata de citire i
interpretare a procesorului.
Mouse-ul este prevzut cu dou sau trei butoane. Operaia esenial n lucrul cu mouse-ul
este cea de eliberare a unuia dintre butoane.
Legtura dintre valorile contoarelor, poziia (starea) butoanelor i poziia reprezentrii
mouse-ului pe ecran se face prin mecanisme software. De obicei, aceste programe sunt grupate
n driver-ul de mouse i se cumpr mpreun cu perifericul. Deoarece exist acest soft,
utilizatorul poate seta diveri parametri de lucru cu mouse-ul: intervalul de timp caracteristic
unei operaii double-click, viteza de deplasare a reprezentrii mouse-ului pe ecran, s.a.
Pe de alt parte, interpretarea permanent a poziiei mouse-ului pe ecran asigur c
niciodat mouse-ul nu va sri din ecran". Metoda prin care sistemul primete informaii despre
mouse prin citirea i interpretarea semnalelor de la mouse se numete polling [pouli].
1.2.2.8. Modemul
Atunci cnd se pune problema ca dou calculatoare s comunice prin intermediul unei
linii telefonice este nevoie i de un dispozitiv numit modem. Necesitatea modemului rezult din
faptul c liniile telefonice pot transporta numai semnale analogice (sunet), n timp ce
calculatoarele comunic prin impulsuri digitale (semnale electronice). Un semnal digital este
unul discret, care are una din dou valori posibile: 0 sau 1. Un semnal analogic poate fi
reprezentat printr-o curb continu, avnd un domeniu infinit de valori.
Astfel, modemul apare ca un modulator-demodulator de semnale, care convertete
semnalele digitale n semnale analogice i invers.
Un modem include o interfa de comunicare serial (RS-232, vezi anterior Legarea
serial) i o interfa pentru linia telefonic, RJ-11 (adic o priz de telefon cu patru fire).
Modemurile sunt disponibile att ca modele interne, ct i externe. Un modem intern
este instalat ntr-un slot de extensie al calculatorului, la fel ca orice alt plac de interfa. Un
modem extern este ca o cutie conectat la calculator prin intermediul unui cablu serial (RS-
232), care face legtura ntre portul serial al calculatorului i conectorul de interfa serial al
19
ARHITECTURA CALCULATOARELOR Anca Vasilescu
port
Punctul n care se conecteaz fizic interfaa la SC este un registru de date care se numete
port. Practic, portul este registrul prin care se realizeaz schimbul de informaii ntre sistem i
exterior. n funcie de tipul de interfa, acesta poate fi port de intrare, port de ieire sau port
de intrare / ieire.
Portul de intrare / ieire specific un canal prin care informaia circul ntre dispozitivele
hardware i UCP. Portul este identificat de UCP printr-o adres. Astfel, fiecare resurs hardware
din sistem trebuie s aib o alt adres de port I/O.
Concret, comunicarea ntre procesor i diferite periferice se face prin magistrala de
intrare / ieire (I/O Bus). Cuplarea perifericelor la sistemul de calcul presupune, pe de o parte,
adaptarea semnalelor specifice fiecrui echipament la semnalele de pe magistral i, pe de alt
parte, reglarea fluxului de date ntre calculator i periferice.
Din punct de vedere logic, legtura ntre dispozitivele periferice, memorii i UCP este
asigurat de o rutin de interfa care se va numi driver. Concret, un driver este o aplicaie
software care identific perifericul n sistem.
20
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Comunicarea ntre un periferic i UCP este permanent. In acest sens, procesorul citete
i interpreteaz periodic anumite date despre starea fiecrui periferic. Subsistemul de gestiune a
perifericelor poate testa periodic fiecare periferic la acelai interval de timp sau pe baza unui
sistem de prioriti. Tehnica sondrii" periodice de ctre procesor a strii perifericelor se
numete polling [pouli]. Testarea pe baza unui sistem de prioriti este o metod de ncredere
i poate fi cea mai potrivit soluie n sistemele mici. Tehnica polling este o metod
nerecomandat n sistemele puternic dependente de timp (time-critical) deoarece un eveniment
important poate aprea imediat ce perifericul su tocmai a fost testat; n acest caz evenimentul
este lsat n ateptare pn la urmtoarea testare, ceea ce nu este convenabil pentru un eveniment
important. O alternativ modern, deosebit de util n toate tipurile de sisteme, este folosirea
ntreruperilor.
1.2.4 Magistrale
Conform cu arhitectura von Neumann a sistemelor de calcul comunicarea ntre
componente se realizeaz prin legturi dedicate ntre perechi de componente. Aceasta este o
abordare rigid, care limiteaz scalabilitatea sistemului. Alternativa pentru aceast situaie este
soluia propus de firma DEC (Digital Equipment Corporation) care, la sfritul anilor 60, a
lansat pe pia primul calculator (i naume PDP 11) construit n jurul unei magistrale unice,
magistrala UniBus.
Conceptual, o magistral este un mediu comun de comunicare ntre componentele
sistemului de calcul. Din punct de vedere fizic, o magistral este un set de linii de semnal (date,
adrese, comenzi, control, ntreruperi, tact) care faciliteaz transferul de date i sincronizarea
componentelor conectate la magistrala respectiv.
Caracterul de sistem deschis al calculatoarelor moderne este susinut n mare msur de
standardizarea magistralelor. Astfel, avem astzi dou clase importante de magistrale: (1)
magistrale de sistem dezvoltate pentru conectarea UC (unitii centrale) la celelalte
componente ale calculatorului; exemple: MultiBus, ISA, EISA, PCI i USB; (2) magistrale
specializate dezvoltate pentru a optimiza transferul de date ctre/dinspre un anumit periferic;
exemple: VESA, SCSI, GPIB. In ultima perioad se observ o extindere a standardelor de
magistral pentru a rspunde cerinelor de comunicare ale noilor generaii de procesoare.
innd cont de componentele sistemelor de calcul introduse n paragrafele anterioare,
putem spune c o magistral conecteaz dispozitivele de intrare - ieire la procesor i la memorii.
Mai mult, o magistral reprezint calea de comunicare partajat care folosete un set de
conductori pentru a inter-conecta subsistemele respective. Magistrala reprezint interconectarea
electric ntre periferice, procesoare i memorii i, deci, definete protocolul de comunicare la
nivelul cel mai de jos (lowest level).
Un ansamblu tipic de periferice conectate la procesor i memorii se poate reprezenta ca n
figura urmtoare.
Intreruperi
Procesor
Cache
Magistral sistem
21
ARHITECTURA CALCULATOARELOR Anca Vasilescu
procesor adrese
control (comenzi)
Liniile de magistral I/O care pornesc de la procesor sunt legate la unitile de interfa
ale tuturor perifericelor. Pentru a comunica cu un anumit periferic, procesorul pune adresa
perifericului pe liniile de adres. Fiecare interfa conectat la magistrala I/O conine un
22
ARHITECTURA CALCULATOARELOR Anca Vasilescu
decodificator de adrese care gestioneaz liniile de adres. Cnd o interfa detecteaz propria sa
adres, deschide accesul ntre liniile de magistral i perifericul pe care l gestioneaz. Pentru
toate interfeele crora nu le corespunde adresa de pe magistral, perifericele respective sunt
inaccesibile.
Cnd procesorul pune adresa perifericului cutat pe liniile de adres, n acelai timp
furnizeaz pe liniile de control i codul unei funcii (function code). Interfaa selectat rspunde
acestui cod i determin execuia funciei. Codul acesta este o comand de intrare/ieire i
const ntr-o instruciune de executat de ctre interfa i perifericul asociat ei. Interpretarea
comenzii depinde de perifericul creia i este adresat. O interfa de periferic poate primi
urmtoarele patru tipuri de comenzi:
comenzi de control care activeaz perifericul sau l informeaz asupra urmtoarei
operaii;
comenzi de stare cu rol n testarea strii interfeei i a perifericului. Erorile care apar la
transferul datelor sunt semnalate prin valorile anumitor bii din registrul de stare.
Procesorul citete periodic acest registru, detectnd astfel situaia n care a aprut o eroare;
comenzi de ieire care constau n comenzi de transfer al datelor nspre exterior, adic
determin interfaa s rspund prin dirijare de date de pe magistral ntr-unul din regitrii
si de tranzit (buffer register);
comenzi de intrare care sunt opuse comenzilor de ieire. n acest caz, interfaa primete
un set de date de la periferic, pe care le depune ntrunul din regitrii si de tranzit.
Procesorul verific printr-o comand de stare dac datele sunt accesibile i apoi transmite o
comand de intrare. Interfaa depune datele pe liniile de date ale magistralei I/O de unde
sunt preluate de procesor.
23
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Magistrala de extensie
Procesor Memorie
Adaptor de
magistral
I/O Bus
Adaptor de
magistral
Magistral
de extensie
I/O Bus
Adaptor de
magistral
24
ARHITECTURA CALCULATOARELOR Anca Vasilescu
folosete un protocol de tip hand shaking (vezi i Moris Manno, pag. 393). Acesta const dintr-o
succesiune de pai n care sursa i destinatarul transferului de date trec la pasul urmtor numai de
comun acord. Acest protocol este practic implementat cu suplimentarea liniilor de control pe
magistral.
Observaie. Funcionarea unei magistrale asincrone poate fi simulat cu o pereche de
automate finit deterministe: o main trece n starea urmtoare numai dac cealalt a intrat ntr-o
anumit stare - test.
Rezumat.
Scopul acestui paragraf a fost prezentarea caracteristicilor eseniale ale principalelor
periferice conectate la un calculator modern, adic periferice standard (tastatur, mouse,
monitor) i periferice larg utilizate (discuri, imprimant, modem, plci de conexiune). Tratarea
25
ARHITECTURA CALCULATOARELOR Anca Vasilescu
acestor periferice s-a fcut din mai multe puncte de vedere: (1) identificarea diferitelor tipuri de
periferice (clasificri), (2) caracterizarea elementelor specifice fiecrui tip de periferic, (3)
caracterizarea perifericelor din perspectiva conectrii lor cu componentele cu care comunic
direct.
Cuvinte cheie.
dispozitiv periferic, sistemul de intrare/ieire
periferic de intrare, periferic de ieire, periferic de intrare/ieire
periferic de schimb, periferic de memorare
unitate de interfa, port
magistral, standard de magistral
Verificare.
1. Care sunt perifericele conectate la sistemul de calcul pe care l folosii n mod frecvent?
2. Explicai modul n care procesorul central stabilete comunicarea direct cu un anumit
periferic solicitat la un moment dat.
NOTIE
26
ARHITECTURA CALCULATOARELOR Anca Vasilescu
27
ARHITECTURA CALCULATOARELOR Anca Vasilescu
28
ARHITECTURA CALCULATOARELOR Anca Vasilescu
k linii de adres
Unitate de memorie
Read k
cu 2 cuvinte i
Write n bii pe cuvnt
Comunicarea cu memoria RAM se face prin linii de date de intrare-ieire, linii de adres
i linii de comand (control) care precizeaz direcia de transfer a datelor (operaia Read sau
Write).
Cele k linii de adres furnizeaz un numr binar pe k bii care precizeaz care cuvnt s
fie ales din cei 2k existeni n memorie. Cele dou intrri de control (Read i Write) dau direcia
de transfer a datelor solicitate.
In sistemul de calcul, o memorie de tip ROM este uzual folosit pentru memorarea
programelor fixe (care nu se modific n timpul funcionrii SC) i a tabelelor de constante care
nu-i schimb valoarea n sistem.
Intr-o unitate de control, o memorie ROM poate fi folosit pentru conservarea
informaiilor codificate care reprezint secvene de variabile interne de control necesare pentru
activarea a diferite operaii n sistem. O unitate de control care folosete ROM pentru memorarea
informaiilor binare de control este numit unitate de control cu microprogram
(microprogrammed control unit).
Memoria ROM nu are nevoie de linii de control de tip Read deoarece n fiecare moment
cele n linii de ieire furnizeaz automat cei n bii ai cuvntului selectat prin valoarea adresei de
intrare. Mai mult, deoarece valorile biilor n ROM au valori fixe, acest tip de memorie nu are
nevoie de circuite proprii de stocare a datelor, aa cum ntlnim la RAM.
O structur de memorie ROM de tip mxn este un tablou de celule binare organizate n m
cuvinte a cte n bii fiecare. Pentru m=2k avem o memorie ROM de tipul:
k linii de intrare de adres
Unitate de memorie
k
cu 2 cuvinte i
n bii pe cuvnt
29
ARHITECTURA CALCULATOARELOR Anca Vasilescu
30
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Memoria de arhivare
Memorie extern
Memoria secundar
Memoria operativ
Memorie intern
Memoria cache
UCP
In continuare ne vom referi pe rnd la tipurile de memorie din ierarhia de mai sus.
Memoria de arhivare sau memoria auxiliar este dat de dispozitivele de memorare
care se conecteaz la sistemul de calcul (resurse informaionale). In memoria auxiliar se rein
programele ntre rulri. Acestea sunt gestionate de utilizator pentru folosirea eficient a datelor
depuse pe ele, de obicei fiiere i baze de date personale. Aceste suporturi de memorare sunt
nevolatile, de obicei discuri magnetice (din 1965).
Ca entitate fizic a SC, memoria se mai numete memorie real. Ca entitate de utilizare,
vom numi memoria virtual. Diferenele dintre acestea depind de modul de organizare fizic i
de complexitatea memoriei n discuie.
Memoria virtual este ntotdeauna considerat ca o succesiune de octei, n timp ce
fizic, poziia a doi octei vecini n memoria virtual poate s difere. Legtura dintre un octet
considerat n memoria virtual i corespondentul su fizic este fcut de mecanismul de adresare.
Memoria secundar apare la sistemele care cunosc mecanismul de memorie virtual.
Aceasta reprezint o extensie a memoriei operative. Incepnd cu 1985, dup ce a aprut sistemul
286 i modul de lucru protejat, calculatoarele IBM-PC au fost dotate cu memorie extins care
permite o adresare natural a spaiului de peste un megaoctet de memorie.
Memoria operativ conine datele i programele pentru toate procesele existente n
sistem. O dat cu ncheierea unui proces, automat se elibereaz zona din memoria operativ
alocat procesului respectiv.
Memoria cache (n englez, francez ascunztoare, depozit) este memorie intern ultra-
rapid, care comunic direct cu UCP. Este de capacitate mic, dar cu vitez de acces foarte mare.
In aceast zon sunt reinute n fiecare moment datele cele mai recent utilizate de UCP. Data
solicitat de UCP n prelucrarea curent este adus din zona de memorie n care a fost gsit i
depus n memoria cache mpreun cu un numr de locaii vecine datei solicitate, astfel nct,
mpreun, s umple memoria cache. Aceast metod este recunoscut ca principiul vecintii
i este justificat astfel: fa de data curent solicitat, este foarte probabil ca urmtoarea dat
solicitat de UCP s fie depus n memorie ntr-o locaie apropiat de data curent. O dat ce
data curent a fost adus n cache mpreun cu datele din locaii alturate, rezult c urmtoarea
regsire se va face rapid, direct din zona cache. Acest principiu este strns legat de principiul
localizrii.
In general, vom numi memorie principal acea zon care comunic direct cu UCP. Ea
va conine datele i programele frecvent utilizate de procesor. Memoria principal (primar) este
volatil, implementat cu memorii de tip DRAM.
31
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Schema urmtoare precizeaz legturile care se stabilesc ntre diferite componente ale
sistemului de calcul implicate n mecanismul de transfer al datelor ntre UCP i memorii.
Band magnetic
Memorie
Procesor I/O principal
Disc magnetic
UCP Memorie
cache
Din reprezentarea anterioar rezult c dac sistemul este recunoscut cu memorie cache
atunci aceasta preia funciile memoriei principale, fiind direct conectat la UCP i realiznd
totodat organizarea transferului de informaii ntre memoria principal i UCP.
Principalul rol al memoriei cache este de a compensa diferena ntre viteza de acces la
memoria principal i viteza de prelucrare a procesorului. De obicei, procesorul este mai rapid
dect memoria i, de aici, activitatea procesorului poate fi ncetinit nedorit.
De asemenea, se remarc prezena procesorului de intrare-ieire cu rolul de a gestiona
transferul datelor ntre memoria auxiliar i memoria principal. Se observ c memoria
auxiliar nu are acces direct la UCP.
Astzi exist trei tehnologii de baz folosite n construcia ierarhii lor de memorii:
1. memoria principal este implementat cu DRAM-uri memorii de vitez medie i
capacitate medie;
2. nivelele mai apropiate de UCP (memoriile cache) folosesc SRAM-uri (Static RAM)
memorii de vitez mare i capacitate mic;
3. nivelele de memorii lente, dar de capacitate mare folosesc discuri magnetice.
Memoriile de tip SRAM sunt ceva mai scumpe per bit dect memoriile de tip DRAM,
sunt mult mai rapide i consum mai puin energie electric.
Uzual, nivelele de memorii interne realizate cu structuri de tip RAM sunt numite memorii
RAM. Astfel, spunem c memoria RAM este memoria intern n care se efectueaz prelucrrile,
n RAM se memoreaz cea mai mare parte a programelor, precum i datele care se modific n
timpul funcionrii sistemului de calcul. Volatilitatea structurilor de tip RAM impune executarea
de ctre programator a unei operaii explicite de salvare a programului utilizator n curs de
dezvoltare.
Intre discurile magnetice i memoria principal exist trei diferene eseniale:
discurile sunt nevolatile deoarece se bazeaz pe tehnologii de memorare prin magnetizare
(polarizare);
discurile au acces lent deoarece se bazeaz pe dispozitive mecanice;
discurile sunt mai ieftine pe Mega-Byte deoarece au capacitate de memorare mult mai
mare, la un pre rezonabil; n plus, preul de cost al unei seciuni de disc este mai mic dect
al unui circuit integrat (care st la baza construciei componentelor memoriei principale,
DRAM-uri).
32
ARHITECTURA CALCULATOARELOR Anca Vasilescu
La nivelul anului 1997, 1MB de disc era de 50 de ori mai ieftin dect 1MB de DRAM.
Aceasta confirm faptul c memoriile rapide sunt mai scumpe per bit dect memoriile lente, deci
memoriile rapide sunt de obicei de capacitate mai mic.
33
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
Totalitatea componentelor destinate stocrii datelor formeaz unitatea de memorie a
sistemului de calcul. Acest paragraf detaliaz aspecte concrete legate de structura i organizarea
memoriei calculatoarelor moderne. Astfel, sunt abordate diferite puncte de vedere: (1) structura
fizic a memoriei, (2) structura ierarhic de organizare, (3) structura intern dependent de
tipologia memoriei.
Cuvinte cheie.
bit, bit de informaie, bistabil
locaie de memorie, octet, cuvnt
principiul localizrii, principiul vecintii, cache
memorie cu acces aleator, memorie read/write
Verificare.
1. Calculai capacitatea total de memorare (n megabytes) a unei dischete cu dou fee i
care este formatat cu urmtoarele constante: 80 piste (cilindri), 18 sectoare, 524 octei pe
bloc (un bloc const ntr-un sector de pe o pist). Capacitatea unui bloc este dat de 512
octei de date propriu-zise i 12 octei auxiliari (necesari marcrii nceputului blocului i
localizrii acestuia).
2. Uzual, o pagin de text are 40 linii cu 75 de caractere pe linie. Cte pagini de astfel de text
se pot memora pe un CD de 600MB?
3. Folosii principiile de organizare a memoriei cache pentru a justifica caracteristicile
acesteia.
4. Care este capacitatea unei memorii cu 12 linii de intrare de adres i 16 linii de ieire
(intrare) pentru date?
5. Incercai s justificai cele patru principii de baz ale proiectrii hardware enunate de
Patterson i Hennessy.
NOTIE
34
ARHITECTURA CALCULATOARELOR Anca Vasilescu
CUPRINS
35
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Componenta calculatorului care efectueaz cea mai mare parte a operaiilor de prelucrare
a datelor este numit unitatea central de prelucrare, prescurtat UCP (n englez, CPU,
Central Processing Unit).
Conform primelor dou ecuaii care definesc structura logic a sistemului de calcul (UAL
+ UCC = UctrlP i UctrlP + Registre = UCP) rezult c UCP const din trei pri fundamentale,
reprezentate n figura urmtoare:
Regitre generale
Controlul
funcionrii SC
UAL
In acest sistem unitar, rolul componentelor poate fi identificat astfel: (a) registrele
generale sunt registrele de la nivelul UCP i memoreaz datele intermediare folosite n timpul
executrii instruciunilor; (b) unitatea aritmeticologic, UAL, execut microoperaiile
solicitate; (c) unitatea de comand i control, UCC supervizeaz transferul informaiilor ntre
registre i anun UAL asupra urmtoarei operaii de efectuat.
In acest capitol ne propunem: (1) s descriem modul n care se realizeaz comunicarea
ntre componentele UCP prin intermediul liniilor de magistral, (2) s explicm mecanismul de
lucru cu stiva, (3) s descriem principalele tipuri de formate de instruciune, modurile de acces la
memorie i instruciunile care trebuie s existe n setul minimal al oricrui SC. In finalul
capitolului vom fi n msur s abordm componenta fizic fundamental a unui calculator,
procesorul.
Dac registrul DR are 32 bii rezult c n acest registru se vor putea reprezenta 2 32
combinaii binare, ceea ce nseamn c sistemul respectiv lucreaz cu date ale cror valori sunt
mai mici dect 232-1 (date reprezentabile pe 32 bii). Lungimea lui DR este egal cu lungimea
cuvntului sistemului de calcul.
Dac registrul AR are, de asemenea, 32 bii pentru a reprezenta o adres de memorie
atunci rezult c n registrul AR se pot memora 2 32 combinaii binare care reprezint adrese de
memorie distincte. Mai mult, aceasta nseamn c registrul AR poate adresa un spaiu de
memorie de 2 32 cuvinte de memorie.
Registrul acumulator AC este un registru general specializat n operaiile executate la
nivelul UAL. Registrul AC pstreaz unul din operanzi i rezultatul operaiei curente.
Registrul IR reine codul instruciunii nn execuie.
Registrul PC reine adresa urmtoarei instruciuni care trebuie citit din memorie dup ce
instruciunea curent va fi executat.
La fel ca i locaiile de memorie, registrele generale sunt identificate n codul de
instruciune printrun cod de adres registru. Spre deosebire de locaiile din memoria principal
(unde, la un moment dat, se permite accesul la o singur locaie), registrele generale pot fi
accesate smultan.
37
ARHITECTURA CALCULATOARELOR Anca Vasilescu
operaie permis conform cu un semnal de control. La rndul lui, semnalul de control este
generat de unitatea de control a sistemului de calcul.
Exist dou tipuri de organizare a controlului: control bazat pe circuite i control
microprogramat. Controlul bazat pe circuite presupune implementarea semnalelor de control
prin pori logice, bistabili, decodoare, .a. Fiecare comand de control se regsete n sistem prin
starea circuitelor pe care le traverseaz. In organizarea microprogramat, informaia de control
este stocat n memorie. Aceast zon de memorie este programat s iniializeze secvena de
microoperaii de executat. Fiecare comand de control nseamn o actualizare a programului
memorat.
Funcia de control care specific o microoperaie este o variabil binar, numit variabil
de control. Una din valorile binare va corespunde executrii microoperaiei asociate, iar cealalt
valoare nu modific starea regitrilor din sistem. Intr-un sistem bazat pe comunicare pe
magistrale, semnalele de control care dau microoperaiile sunt grupuri de bii care selecteaz
intrrile n MUX, decodoare i n componentele UAL.
Unitatea de control iniializeaz executarea secvenial pentru seturi de microoperaii. La
un moment dat, anumite microoperaii au fost deja iniializate, n timp ce altele au rmas
inactive.
In orice moment, valorile curente ale variabilelor de control se reprezint printr-un ir de
bii, numit cuvnt de control. Astfel, cuvintele de control pot fi programate s execute diferite
operaii asupra componentelor sistemului.
O unitate de control ale crei variabile binare sunt stocate n memorie este o unitate de
control microprogramat. Zona de memorie care pstreaz variabilele de control se refer prin
memorie de control. Fiecare cuvnt din memoria de control reprezint o microinstruciune. O
microinstruciune reunete una sau mai multe microoperaii recunoscute n sistem. O secven de
microinstruciuni formeaz un microprogram.
Dac, odat ce unitatea de control este activat, microprogramul nu se mai modific
atunci memoria de control poate fi o memorie de tip ROM. In acest caz, coninutul cuvntului de
la o anumit adres din aceast zon de memorie reprezint o microinstruciune.
38
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Input
R1
R2
R3
R4
R5
R6
66666
R7
66
Load
SELA MUX A MUX B
(7 linii) SELB
Output
In acest exemplu avem 14 intrri de selecie n circuit: 3 pentru SELA, 3 pentru SELB, 3
pentru SELD i 5 pentru OPR. Combinaia valorilor pe aceste intrri formeaz cuvntul de
control (control word). Acesta se reprezint astfel:
3 3 3 5
SELA SELB SEL OPR
D
Cei trei bii de pe intrrile SELA selecteaz registrul surs pentru intrarea A a UAL, iar
SELB selecteaz registrul surs pentru intrarea B a UAL. Cei trei bii ai SELD selecteaz
registrul destinaie folosind decodorul i cele 7 ieiri de validare a ncrcrii, Load. In concluzie,
cuvntul de control aplicat pe intrrile de selecie precizeaz o microoperaie, conform cu
urmtoarele tabele:
Registrul selectat de
Coninutul SELA SELB SELD
pentru
000 Input Input nimic
001 R1 R1 R1
010 R2 R2 R2
011 R3 R3 R3
39
ARHITECTURA CALCULATOARELOR Anca Vasilescu
100 R4 R4 R4
101 R5 R5 R5
110 R6 R6 R6
111 R7 R7 R7
Rezumat.
In acest paragraf sunt enumerate principalele registre care intr n structura unui
calculator elementar. Detalierea unor aspecte legate de structura i rolul n sistem a acestor
registre va face obiectul considerentelor din paragrafele urmtoare.
O partea important a acestui paragraf o constituie exemplul de transfer de date din
regitri pe magistral. Pentru acest exemplu studenii trebuie s poat justifica structura fiecrei
componente folosite (MUX, registru).
Acest paragraf conine, de asemenea, un exemplu de datapath (cale a datelor) pentru
comunicare ntre UAL i regitri. Scopul acestui exemplu este dublu: pe de o parte s
familiarizeze studenii cu un ansamblu complex de componente logice care include i linii de
comunicare (magistrale) i, pe de alt parte, s exemplifice conceptul de cuvnt de control
(structur i utilizare). Acest al doilea obiectiv este important n perspectiva nelegerii codului
de instruciune, respectiv a formatului de descriere a programului de executat la nivelul
procesorului.
Verificare.
1. Pentru exemplul de cale a datelor (engl. datapath) prezentat anterior, rspundei la
urmtoarele cerine:
a) justificai tipul decodorului 3x8;
b) cum se modific structura de date dac UAL reprezint codul operaiilor pe 7 bii?
c) este posibil s conectm la o astfel de magistral 3 regitri; cum se modific
dimensiunile componentelor logice n acest caz?
d) dimensiunea regitrilor este determinat? Depind alte dimensiuni de dimensiunea
regitrilor?
2. Pe modelul datapath anterior, se cere:
a) s se aleag valori concrete pentru coninutul celor apte regitri pe patru bii;
b) s se execute urmtorul program de control:
40
ARHITECTURA CALCULATOARELOR Anca Vasilescu
01010001100010
10001111101100
00111000110000
11100111100001
NOTIE
41
ARHITECTURA CALCULATOARELOR Anca Vasilescu
63
FULL EMPTY
SP C 3
B 2
A 1
0
DR
Registrul SP conine o valoare binar egal cu adresa cuvntului care este la momentul
respectiv n vrful stivei.
In acest exemplu avem trei entiti n stiv: A, B i C. C este n vrful stivei, astfel c n
SP avem valoarea 3.
Pentru a terge vrful stivei, se efectueaz o operaie pop pe stiv prin citirea cuvntului
de memorie de la adresa 3 i decrementarea coninutului lui SP. Astfel, SP memoreaz valoarea
2, adic pointeaz la B i coninutul B este considerat n vrful stivei. Practic, C a fost citit, nu
mai este n vrful stivei, dar nu a fost eliminat din stiv.
Pentru a insera un element n stiv se efectueaz o operaie push prin incrementarea
valorii lui SP i scrierea cuvntului la urmtoarea adres liber.
Pentru o stiv de 64 cuvinte de memorie, SP are 6 bii deoarece
64 = 26. Astfel, SP nu poate memora o valoare mai mare dect 63 = 111111. Cnd 63 este mrit
cu o unitate rezultatul este 0 deoarece
111111 + 1 = 1000000
42
ARHITECTURA CALCULATOARELOR Anca Vasilescu
SP
Stiva
...
3997
3998
3999
DR
43
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
Stiva, ca structur de date, face parte din tematica cursurilor de programare. In ceea ce
privete arhitectura calculatoarelor, intereseaz stiva sistemului de calcul ca zon de memorie
rezervat i organizat pe principiul stivei (LIFO). De asemenea, ca i n cazul paragrafului
precedent, conceptul este esenial pentru nelegerea modului n care procesorul (implicit,
programatorul prin programul pe care l scrie n limbaj de asamblare) lucreaz cu cele trei
segmente de memorie: stiv, date, cod.
In particular, pentru lucru cu segmentul de stiv, trebuie reinut rolul registrului SP n
efectuarea operaiilor pe stiv (ncrcare, descrcare).
Cuvinte cheie.
stiva sistemului de calcul
registrul SP, operaii specifice: ncrcare, descrcare
eroare de depire
Verificare.
Dac stiva de memorie a unui sistem de calcul are 256 de cuvinte, care trebuie s fie
capacitatea minim a registrului SP n acest caz?
Ce se poate spune despre rezultatul unei operaii push pe stiv dac n urma efecturii ei
coninutul registrului SP este nul?
NOTIE
44
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
Acest paragraf definete conceptele de instruciune i program, n perspectiva
paragrafelor ulterioare i, n plus, pentru nelegerea noiunii de cod ca mod de reprezentare a
unui program. Astfel, n funcie de cunotinele i de preferinele programatorului, acesta poate
opta pentru una dintre variantele de scriere a codului surs al programului su: cod binar, cod
octal, cod simbolic sau cod n limbaj de programare de niv el nalt.
45
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Codul unei instruciuni este dat de un grup de bii care dirijeaz calculatorul pentru a
executa o anumit operaie. De obicei, acesta este delimitat n dou cmpuri, fiecare avnd o
semnificaie bine precizat: zona rezervat codului de operaie i zona de adres.
Cea mai mare parte a codului formeaz zona operaional, numit codul operaiei
(operation code). Acesta definete tipul operaiei, de exemplu: adunare, scdere, nmulire,
deplasare, complementare. Numrul de bii rezervai pentru codul operaiei depinde de numrul
total de instruciuni ale SC analizat.
Observaie. Este bine s precizm aici care este diferena ntre o operaie (computer
operation) i o microoperaie. O operaie este o parte dintr-o instruciune stocat n memorie. Ea
este dat de un cod binar care o identific n sistemul de calcul. Unitatea de control preia
instruciunea din memorie i i interpreteaz biii care reprezint codul operaiei. Apoi, genereaz
o secven de semnale de control pentru a iniializa microoperaiile corespunztoare n regitri
interni ai SC. Pentru fiecare cod de operaie, unitatea de control genereaz o secven de
microoperaii necesare executrii operaiei specificate. De aici, codul operaiei se numete de
multe ori macrooperaie deoarece specific un set de microoperaii.
Revenind, codul operaiei reprezint operaia de executat. Aceast operaie trebuie s
lucreze cu date memorate n regitrii de prelucrare sau direct n memorie. De aceea, codul unei
instruciuni trebuie s precizeze, nu numai operaia, ci i informaii cu privire la operanzi. Aceste
informaii formeaz zona de adres, care conine regitrii sau cuvintele de memorie unde se
gsesc operanzii i registrul sau cuvntul de memorie n care se depune rezultatul. Registrele de
prelucrare se regsesc prin ncrcarea n zona de adres a unui cod binar de k bii care s
identifice n mod unic unul dintre cei 2 k regitri din sistem. Cuvintele de memorie se dau n
codul instruciunii prin adresele lor.
Exist numeroase modaliti de a organiza codul binar al unei instruciuni. Fiecare SC are
propriul format al codului de instruciune. Acesta este conceput de designer-ul calculatorului,
adic de cel care precizeaz arhitectura SC. Lungimea codului de instruciune difer de la un
calculator la altul i nu este neaprat aceeai pentru toate instruciunile.
In continuare dm trei exemple de organizare a formatului instruciunilor, construite mai
mult pe considerente didactice dect cu referire la anumite sisteme de calcul.
Exemplul 1.
Cel mai simplu mod de a organiza un calculator este de a folosi un registru de prelucrare
i un cod de instruciune format din OpCode i o adres. Aceast adres de memorie indic
unitii de control unde gsete operandul pe care trebuie s-l foloseasc. Acest operand va fi
citit din memorie i valoarea rezultat va fi operat cu coninutul registrului de prelucrare.
Acest tip de organizare este prezentat n figura urmtoare:
Memory
4096 x 16
15 12 11 0
OpCode Address
Instructions
Instruction Format (program)
15 0 Operands
Binary Operand (data)
Processor Register
AC
46
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Instruciunile sunt depuse ntr-o zon de memorie distinct fa de cea n care sunt depuse
datele. Aici avem o memorie cu 4096 = 2 12 cuvinte, deci adresele lor se vor reprezenta pe 12 bii.
Dac codul unei instruciuni se reprezint pe 16 bii atunci rezervm 12 bii pentru adresa
unui operand i rmn 4 bii pentru codul operaiei, OpCode. Astfel, acest sistem va recunote un
set de 16 = 2 4 operaii.
Unitatea de control citete cei 16 bii ai codului unei instruciuni din zona de memorie
rezervat programului. Cei 12 bii ai zonei de adres a codului identific n zona de date locaia
din care s se citeasc operandul pe 16 bii necesar. Apoi, unitatea de control iniializeaz
operaia specificat de cei 4 bii ai OpCode. Aceasta se execut pe actualul coninut al registrului
de prelucrare (notat aici cu AC) i pe valoarea operandului citit din memorie.
Observaie. Uneori este util s folosim zona de adres a unei instruciuni nu cu
semnificaia unei adrese ci ca valoare a operandului de citit. Cnd partea a doua a unui cod de
instruciune reprezint un operand, spunem c instruciunea are operand transmis prin valoare.
Cnd zona de adres a unui cod de instruciune conine adresa la care se gsete n memorie
operandul necesar, spunem c operandul este transmis prin adres (direct).
O a treia posibilitate este ca la adresa din zona de adres a codului instruciunii s se
gseasc adresa de memorie a operandului. In acest caz, operandul este transmis prin adres
indirect.
Exemplul 2.
Pentru a face diferena ntre adresele directe i indirecte se poate rezerva n formatul
instruciunii un bit modal (de mod) care va avea o anumit valoare binar dac adresa este
indirect i valoarea complementar dac adresa este direct. Acesta se noteaz de obicei cu I
(indirect address mode bit) i se reprezint ca n figura urmtoare:
15 14 12 11 0
I OpCo Address
de
Exemplul 3.
Dac o operaie nu are nevoie de operand din memorie atunci zona de adres din codul
instruciunii poate fi folosit n alte scopuri, de exemplu pentru a preciza operaii suplimentare
recunoscute de sistem. Se obine astfel o instruciune cu referin la un registru de prelucrare
(register reference instruction).
In acest caz, n zona de adres a codulului instruciunii nu mai avem o adres ci o
operaie sau un test de efectuat asupra registrului de prelucrare.
15 12 11 0
OpCode Register operation
Rezumat.
Coninutul acestui paragraf este central n contextul capitolului al treilea. Aici se
definete codul de instruciune cu cele dou cmpuri ale sale: zona de cod al operaiei i zona
de adres. Zona de cod al operaiei definete operaia de executat, n timp ce zona de adres se
refer la operanzii implicai n efectuarea operaiei respective: date, adrese, modul de calcul al
adresei. Zona de adres poate s conin: (1) nici o adres; (2) o adres; (3) dou adrese
(registru-registru, registru-memorie sau memorie-memorie); (4) trei adrese (adresele operanzilor
i adresa rezultatului, caz n care fiecare adres poate referi un registru sau o locaie de
memorie).
Exemplele care se dau n acest paragraf sunt eseniale pentru nelegerea modurilor de
adresare. Astfel, fiecare exemplu reprezint o situaie particular, concret, pentru combinaiile
47
ARHITECTURA CALCULATOARELOR Anca Vasilescu
de valori (semnificaii) pe care le pot avea cele dou zone ale codului de instruciune: zona de
cod i zona de adres.
De asemenea, exemplele din acest paragraf anticipeaz formatul de instruciune folosit de
maina cu trei adrese, respectiv de maina cu o adres (vezi Modelarea funcionrii unui
procesor).
Verificare.
1. Pentru exemplul 1 anterior, care este lungimea minim a cuvntului pentru o memorie de
1024 cuvinte?
2. Refacei calculele de la exemplul 1 n cazul unei memorii de 64 cuvinte de 8 bii fiecare.
Cte operaii se pot defini pe o astfel de structur?
NOTIE
48
ARHITECTURA CALCULATOARELOR Anca Vasilescu
49
ARHITECTURA CALCULATOARELOR Anca Vasilescu
operandului cutat. Un astfel de registru implicat n calcul de adrese poate fi PC, un registru
de index sau un registru de baz.
Dac este vorba de registrul PC atunci avem adresare relativ. Concret, cnd coninutul
din cmpul de adres este adunat cu coninutul registrului PC se obine o adres efectiv a crei
poziie n memorie este relativ la adresa urmtoarei instruciuni de executat (reinut n PC).
Exemplu. M[PC]=825, address=24. Instruciunea de la locaia 825 este citit din
memorie i PC < PC + 1 = 826. Rezult c se calculeaz adresa 826 + 24 = 850, care reprezint
a-24-a locaie de memorie de la adresa urmtoarei instruciuni de executat.
Avantajul acestei adresri este faptul c adresa relativ se reprezint pe o secven de bii
mai scurt dect adresa efectiv.
Dac pentru a obine adresa efectiv se adun coninutul cmpului de adres cu
coninutul unui registru de index atunci avem o adresare indexat. Un registru de index este un
registru de prelucrare special care conine o valoare de ordine sau de indexare (indiciere). Aici,
codul instruciunii cuprinde adresa de nceput a unui ir de date memorat i fiecare dat din ir se
regsete n memorie relativ la adresa de nceput. Diferena ntre adresa de nceput i adresa
efectiv a operandului este indexul (indicele) memorat n registrul de index.
Dac pentru a obine adresa efectiv se adun coninutul cmpului de adres cu
coninutul unui registru de baz atunci avem o adresare cu registru de baz. Diferena fa de
adresarea indexat const n tipul registrului implicat n calculul de adres. Aici, registrul de
baz conine o adres de baz i codul instruciunii d deplasamentul relativ la adresa de baz
respectiv.
Execuia repetat a secvenei extrage-decodific-execut aplicat pe instruciunile unui
program oarecare arat c un program poate fi executat de ctre un alt program, care va fi pentru
primul un interpretor. Din acest punct de vedere execuia unui program se poate face prin
hardware, caz n care procesorul este cel care execut efectiv programmul, sau prin software, n
cazul execuiei prin interpretor. Aceast echivalen ntre procesoarele hardware i interpretoare
are consecine foarte importante pentru structurarea i proiectarea sistemelor de calcul. Astfel,
dup specificarea limbajului main L al unui nou calculator, echipa de proiectare poate decide
dac va construi un procesor hardware care s execute direct programele scrise n limbajul L sau
dac va scrie un interpretor care s interpreteze programle scrise n L (adic s le traduc n
limbajul main al unui procesor hardware deja existent). Sunt posibile i construcii hibride, cu
o parte de execuie hardware i o parte de interpretare software.
Extragerea instruciunilor din memorie este un punct critic n viteza de execuie a
acestora. Pentru a rezolva aceast problem, calculatoarele aveau posibilitatea de a extrage n
avans instruciuni din memorie, astfel nct acestea s fie rapid disponibile atunci cnd erau
necesare. Aceste instruciuni erau pstrate ntr-un set de registre numit tamponul pentru
extragere n avans. In principiu, extragerea n avans mparte execuia instruciunii n dou
etape: extragerea i execuia propriu-zis. Conceptul benzii de asamblare a procesorului (engl.
pipeline) extinde strategia: n loc s se mpart execuia instruciunii n doar dou pri, de multe
ori aceasta este mprit n mai multe etape, de fiecare etap ocupndu-se o component
hardware dedicat acesteia, toate etapele putnd s fie executate n paralel. De exemplu, o band
de asamblare cu 5 segmente (etape) ar putea fi delimitat astfel:
1. unitatea de extragere a instruciunii;
2. unitatea de decodificare a instruciunii;
3. unitatea de extragere a operanzilor;
4. unitatea de execuie a instruciunii;
5. unitatea de scriere a rezultatului.
50
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
In funcie de coninutul concret al fiecreia dintre zonele din codul de instruciune, n
programul propriu-zis al procesorului, se deosebesc modurile de adresare. In acest paragraf am
dat o clasificare a modurilor de adresare n trei categorii:
(A) adresare fr adres
adresare implicit
adresare imediat (prin valoare)
(B) adresare cu adres
adresare direct (absolut) cu memoria
adresare registru
adresare indirect
(C) adresare cu registru de calcul
adresare relativ
adresare indexat procesoarele Intel au dou registre de index: SI i DI, ambele
cu autoindexare postinstruciune
adresare cu registru de baz procesoarele Intel au dou registre de baz pentru
date: BX i BP; de asemenea, registrele de segment CS, DS, ES i SS au rol de
registre de baz pentru segmentele pe care le reprezint
Cuvinte cheie.
mod de adresare
banda de asamblare a procesorului
Verificare.
1. Care este diferena dintre un interpretor i un compilator?
2. Identificai cele cinci etape ale pipeline-ului intern pentru un program de control scris
pentru exemplul de datapath de la nceputul capitolului.
NOTIE
51
ARHITECTURA CALCULATOARELOR Anca Vasilescu
52
ARHITECTURA CALCULATOARELOR Anca Vasilescu
incrementat, astfel nct n fiecare moment el conine adresa urmtoarei instruciuni de executat.
Dup executarea unei instruciuni de transfer de date sau de prelucrare de date, controlul revine
la programul care d succesiunea instruciunilor de executat.
Uneori, execuia programului de control poate schimba adresa coninut de PC i astfel,
s modifice succesiunea iniial de instruciuni de control de executat. Cu alte cuvinte,
instruciunile de control programat precizeaz i condiiile n care poate fi modificat coninutul
registrului PC, dac instruciunile de transfer sau de prelucrare solicit o astfel de modificare.
Schimbarea valorii reinute n PC ca rezultat al executrii unei instruciuni de control determin
o pauz (break) n secvena de instruciuni de executat. Aceasta este o idee important pentru
funcionarea sistemelor digitale deoarece determin controlarea fluxului de instruciuni, chiar cu
posibilitatea de a executa bucle sau un segment de program auxiliar.
Cele mai importante instruciuni ale unui program de control sunt: Branch, Jump, Skip,
Call, Return, Compare i Test.
Instruciunile Branch i Jump sunt similare i determin ncrcarea n PC a adreselor
transmise ca parametri. In acest fel se asigur c urmtoarea instruciune se va executa de la
adresa precizat, deci se poate realiza un salt n secvena de instruciuni predefinit. Aceste dou
instruciuni de control pot fi condiionate sau nu.
Instruciunea Skip determin salt peste instruciunea curent, fr ca aceasta s fie
executat. De asemenea, i aceast instruciune poate fi condiionat sau nu.
Instruciunile Call i Return se folosesc n contextul lucrului cu subrutine i vor fi
descrise ulterior.
Instruciunile Compare i Test modific indirect secvena instruciunilor de executat.
Astfel, ele execut operaii specifice de scdere i respectiv SI logic. Rezultatul aplicrii lor nu s e
reine, dar acesta modific n mod corespunztor un anumit bit din registrul de stare.
Registrul de stare. Atunci cnd s-a convenit ca circuitul UAL s fie completat cu un
registru de stare, biii acestuia vor fi utilizai n analiza contextului curent, nainte sau dup
executarea anumitor instruciuni. Biii registrului de stare se numesc bii de stare, sau bii de
condiionare a codului (condition-code bits), sau flag-uri.
In figura urmrtoare avem un registru de stare pe 4 bii, notai cu C (Carry), S (Sign), Z
(Zero) i V (Overflow). Aceti bii sunt setai (pui pe 1) sau resetai (pui pe 0) n urma
executrii unei operaii n UAL.
Semnificaia celor patru bii de stare este urmtoarea:
C = 1 dac bitul de transport C 8 este 1;
S = 1 dac bitul de ordin maxim (bitul de semn) F 7 este 1;
Z = 1 dac rezultatul furnizat de UAL este zero, adic conine numai zerouri;
V = 1 dac s-a obinut o depire. Aceasta se interpreteaz diferit, n funcie de
reprezentarea operanzilor n complement fa de 2 sau fa de 1.
A B
8 8
C7
8-bit ALU
C8
V Z S C
F7 F0
F7
Output F
53
ARHITECTURA CALCULATOARELOR Anca Vasilescu
54
ARHITECTURA CALCULATOARELOR Anca Vasilescu
55
ARHITECTURA CALCULATOARELOR Anca Vasilescu
2) Interzicerea tratrii ntreruperilor care pot perturba evoluia normal a handler-ului respectiv.
De exemplu, handler-ul care rezolv mprirea la zero poate s conin, eventual din greeal,
o mprire la zero. n acest caz ar trebui s nu fie apelat din nou acelai handler.
3) Rezolvarea situaiei care a generat ntreruperea, aceasta constituind partea esenial a handler-
ului.
4) Ridicarea restriciilor impuse la etapa 2.
5) Refacerea contextului salvat la etapa 1.
6) Predarea controlului ctre programul care a fost suspendat sau ctre sistemul de operare.
Regula unanim acceptat de ctre proiectanii sistemelor de ntreruperi este aceea c orice
ntrerupere este luat n considerare numai ntre execuiile a dou instruciuni main succesive.
Niciodat UCP nu rspunde unei ntreruperi pn cnd nu a ncheiat execuia instruciunii curente.
Inainte de fiecare faz de preluare a urmtoarei instruciuni din memorie, unitatea de control verific
i rezolv toate semnalele de ntrerupere. Dac apar simultan dou ntreruperi, circuitele hard ale SC
trebuie s decid care dintre ele va fi deservit prima.
Rezumat.
In acest paragraf sunt prezentate principalele instruciuni recunoscute de procesor ntr-un
program de control. Aceastea sunt grupate n funcie de rolul lor n sistem:
instruciuni pentru transferul datelor
transfer ntre memorie i regitri de prelucrare
transfer ntre regitri de prelucrare i stiv
transfer ntre doi regitri de prelucrare
instruciuni pentru gestionarea datelor
instruciuni aritmetice
instruciuni logice i de prelucrare la nivel de bit
instruciuni de deplasare
instruciuni de control al programului.
Cuvinte cheie.
instruciune
registru de stare
subrutin
ntrerupere, vectorizarea ntreruperilor, tratarea ntreruperilor
Verificare.
1. Ce este o subrutin? De ce este potrivit utilizarea stivei pentru gestionarea apelului i
revenirii dintr-o subrutin?
2. Ce este o ntrerupere? Ce se nelege prin vectorizarea ntreruperilor?
NOTIE
56
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Verificare.
Identificai n structura fizic a sistemului de calcul unitile funcionale corespunztoare
componentelor implicate n acest paragraf.
NOTIE
57
ARHITECTURA CALCULATOARELOR Anca Vasilescu
3.5. Microprocesorul
Indiferent de structura sa intern, UCP este cea mai important component pentru
funcionarea unui SC. De aceea este numit i creierul sistemului de calcul. Deoarece UCP se
concretizeaz fizic n componente numite procesoare, rezult de aici c procesorul (n diversele
sale variante) este unitatea de prelucrare a sistemului, deci componenta fundamental a unui
sistem de calcul.
La supercalculatoare i la calculatoarele medii-mari, UCP poate fi construit prin circuite
structurate pe un cadru principal, numit mainframe, n timp ce, la microcalculatoare, UCP este
construit din circuite integrate structurate pe pastile de siliciu care vor forma
microprocesoarele. Un microprocesor este o UCP realizat ntrun singur circuit integrat.
3.5.1. Caracteristici
Puterea unui microcalculator este dat de:
viteza de executie,
memorie i
acurateea circuitelor electronice componente.
Un microprocesor se apreciaz n funcie de:
viteza cu care execut instruciunile i
cantitatea de memorie intern pe care o poate accesa n mod direct.
Viteza de execuie a unui microprocesor depinde, la rndul ei, de:
lungimea cuvntului i
viteza ceasului.
Lungimea cuvntului reprezint capacitatea registrului de baz, adic numrul de bii ce
poate fi prelucrat la un moment dat de microprocesor. Aceast valoare este invers proporional
cu viteza de execuie. Primele microprocesoare pe 8 bii au fost create de firma ZILOG i numite
Z80. Cronologic, urmeaz microprocesoarele din familia Intel care au lungimea cuvntului de 16
bii (I 8086, I 8088, I 80286), de 32 bii (I 80386, I 80486) sau de 64 bii pentru
microprocesoarele Pentium.
Viteza ceasului sau frecvena de tact reprezint numrul de impulsuri electronice pe care
le produce ceasul intern al microprocesorului ntr-o secund. Viteza ceasului este msurat n Hz
i multiplii informatici ai acestora. Actualmente, microprocesoarele produse au depit viteza
ceasului de 1,5 GHz.
Memoria intern pe care o poate accesa n mod direct depinde de lungimea
cuvntului. Astfel, pentru cuvnt de 16 bii microprocesorul va putea accesa 2 16 octei, n timp ce
pentru un cuvnt de 32 bii, microprocesorul va putea accesa 2 32 octei.
Deoarece este componenta fundamental a SC, microprocesorul este cel care determin i
denumirea calculatorului gazd. Prezentm n continuare microprocesoarele din familia Intel
I 80x86 i sistemele care le includ.
La apariia sa n 1978, procesorul 8086 era cu adevrat o unitate de prelucrare cu un
singur cip pe 16 bii. Proiectul lui 8086 era oarecum similar cu cel al lui 8080, dar nu integral
compatibil. Cipul 8086 a fost urmat de cipul 8088, care avea aceeai arhitectur ca i 8086 i rula
aceleai programe, dar avea o magistral pe 8 bii i nu pe 16 bii, fiind deci mai lant, dar mai
ieftin dect 8086. acest cip a devenit rapid standard pentru industria calculatoarelor personale
odat cu alegerea sa de ctre IBM pentru producerea sistemului iniial IBM PC.
Nici 8088, nici 8086 nu puteau adresa mai mult de 1MO de memorie. Astfel, la nceputul
anilor 80, Intel a proiectat 80286, o versiune mbuntit , compatibil cu 8086. urmtorul pas a
fost un adevrat procesor pe 32 bii i anume 80386, compatibil cu procesoarele anterioare.
Aceast compatibilitate era oun plus pentru cei care doreau s ruleze n continuare vechile soft-
uri i un inconvenient pentru cei care ar fi preferat o arhitectur simpl, modern, curat, fr
impedimentele greelilor i tehnologiile trecutului.
58
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Incercnd s rspund cerinelor pieii, n 1989 Intel scoate procesorul 80486: o versiune
mai rapid a lui 80386, cu coprocesorul matematic inclus i cu o memorie cache de 8KO inclus
pe cip. Procesorul 486 mai avea incorporat i suportul pentru multiprocesare, pentru a permite
productorilor de calculatoare s construiasc sisteme cu mai multe UCP.
Pentru generaia urmtoare de procesoare, Intel a avut surpriza s descopere c, de fapt,
numerele (ca 80486) nu pot fi mrci nregistrate. Astfelc, urmtoarea generaie de procesoare se
va numi Pentium, de la grecescul cinci. Spre deosebire de 80486 care avea o singur
band de asamblare intern (pipeline), Pentium are dou astfel de benzi, deci este de ori mai
rapid. Urmtoarea generaie de procesoare este Pentium Pro, o rupere clar fa de trecut pentru
c noul Pentium Pro avea o organizare intern total diferit i putea s execute pn la cinci
instruciuni simultan. In plus, memoria cache intern avea dou nivele: 8KB pentru instruciuni
i 8KB pentru date pe un nivel i nc 256KB pe al doilea nivel.
In continuarea seriei, noul procesor Intel a fost Pentium II, n fapt un Pentium Pro cu
extensii speciale pentru multimedia (MMX, MultiMedia eXtension). Aceste instruciuni aveau
rolul de a accelera calculele necesare pentru procesarea semnalelor audio i video, nlturnd
astfel nevoia unor coprocesoare speciale multimedia.
La nceputul anului 1998, Intel a introdus o linie nou de produse numit Celeron o
variant a procesorului Pentium II ieftin, cu performani sczute, destina t PC-urilor de duzin.
59
ARHITECTURA CALCULATOARELOR Anca Vasilescu
60
ARHITECTURA CALCULATOARELOR Anca Vasilescu
1. Maina cu trei adrese recunoate 7 instruciuni de calcul i anume, patru instruciuni pentru
operaiile aritmetice fundamentale i trei instruciuni pentru operaii unare uzuale:
+ A B C Adunare C:=A+B
A B C Scdere C:=AB
* A B C Inmulire C:=A*B
/ A B C Imprire C:=A/B
A - C Radical de ord 2 C:= A
|| A - C Valoare absolut C:=|A|
[] A - C Partea ntreag C:=[A]
3. Instruciunile speciale ale mainii cu trei adrese sunt: CIT, TIP i STOP.
61
ARHITECTURA CALCULATOARELOR Anca Vasilescu
11 + X Adunare A:=A+X
12 X Scdere A:=AX
13 * X Inmulire A:=A*X
14 / X Imprire A:=A/X
15 X Radical de ord 2 A:= X
63
ARHITECTURA CALCULATOARELOR Anca Vasilescu
NOTIE
64
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Registre de
segment Interfata cu
Registre Sumator memoria
Contor de 20 biti
generale adrese interna
program
16 biti
15 7
8 0
AH AL
BH BL
CH CL
DH DL
b) registrul indicator de stiv de 16 bii. Acesta conine adresa vrfului stivei, SP (stack
pointer).
c) registrul indicator de baz de 16 bii. Acesta conine adresa de baz, BP (base
pointer).
d) registrele de index: SI (source index) i DI (destination index), de 16 bii fiecare.
Acetia particip la elaborarea adreselor, fiecare adres rezultnd prin nsumarea
diferitelor combinaii ntre adresa de baz, un indice relativ la poziia curent i o
deplasare (numita adres de offset).
Registrul de stare este registrul indicatorilor de condiie. Fiecare subrutin care folosete
registrul de flaguri va interpreta de o manier proprie valorile gsite. Cel mai des, indicatorii de
condiie sunt folosii n instruciunile de salt.
Cei 16 indicatori de condiie ai registrului de flag-uri au urmtoarea semnificaie:
65
ARHITECTURA CALCULATOARELOR Anca Vasilescu
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
X X X X OF DF IF TF SF ZF X AF X PF X CF
X - rezervai;
CF - indicator de transport din MSB al rezultatului;
PF - indicator de paritate;
AF - indicator de transport de la bitul 4 la bitul 5;
ZF - indicator de rezultat nul;
SF - indicator de semn negativ;
TF - indicator de ntrerupere intern;
IF - indicator de ntrerupere extern permis;
DF - indicator de decrementare / incrementare a regitrilor SI sau DI dup execuia unei operaii;
OF - indicator de depire aritmetic.
Rezumat.
In prezentarea structurii organizatorice i funcionale a unui sistem de calcul un loc aparte
trebuie rezervat microprocesorului creierul calculatorului i reprezentarea fizic cea mai
important a UCP.
In prima parte a acestui paragraf este descris procesorul din diferite puncte de vedere:
istoric, caracteristici generale, caracteristici de performan. Apoi sunt tratate aspecte concrete
legate de cele trei tipuri de arhitecturi de procesoare existente pe pia: CISC, RISC i MIPS.
In pregtirea capitolului al patrulea, paragrafele 3.8.3 i 3.8.4 prezint trei nivele de
structuri de uniti de prelucrare microprogramate. Este vorba de modelul mainii cu trei adrese,
modelul mainii cu o adres i, n final, modelul larg rspndit al procesoarelor din familia Intel.
Aceste trei exemple reprezint totodat trei nivele de abstractizare (de la simplu la complex) a
66
ARHITECTURA CALCULATOARELOR Anca Vasilescu
structurii interne a unitii de prelucrare. Cel mai simplu model este cel al mainii cu trei adrese
pentru c toate instruciunile sunt n mod de adresare direct. La maina cu o adres, deja
modelul este mai complicat pentru c multe dintre instruciunile recunoscute de aceast main
lucreaz cu regitrii sau cu alte zone de memorie implicite.
Cuvinte cheie.
procesor
lungimea cuvntului, frecvena de tact
instruciune, cod de instruciune, setul de baz de instruciuni
arhitectur CISC, RISC, MIPS
Verificare.
1. Dac un procesor are frecvena de tact de 6MHz aceasta nseamn c poate executa 6
milioane de operaii ntr-o secund. Dac considerm c o astfel de operaie este o etap
din pipeline-ul intern al procesorului respectiv, s se calculeze viteza de prelucrare a
acestui procesor (n Mips). Se va considera c banda de asamblare este cu cinci faze.
67
ARHITECTURA CALCULATOARELOR Anca Vasilescu
3.6. Multiprocesare
Dac dou sau mai multe calculatoare sau procesoare coopereaz ntr-o manier oarecare
atunci totalitatea resurselor lor formeaz un sistem distribuit. De aici rezult imediat dou tipuri
de sisteme distribuite: sistemele multicalculator i sistemele multiprocesor.
Exist numeroase asemnri ntre sistemele multiprocesor i sistemele multicalculator.
Cele mai multe asemnri rezult din faptul c ambele tipuri suport operaii efectuate paralel i /
sau concurent.
Totui, exist o deosebire important ntre un sistem cu mai multe procesoa re i un sistem
cu mai multe calculatoare. Intr-un sistem multicalculator, calculatoarele sunt interconectate ntre
ele prin linii de comunicare formnd o reea de calculatoare. Intr-o reea avem mai multe
calculatoare autonome (independente) care pot sau nu s comunice fiecare cu fiecare.
Comparativ, un sistem multiprocesor este controlat de un acelai sistem de operare, care asigur
interconexiunea ntre procesoare i toate componentele care concur la realizarea sarcinilor.
Cu alte cuvinte, un sistem multiprocesor rezult din interconectarea a dou sau mai
multor procesoare cu memorii i echipament de intrare / ieire.
Din aceast definiie trebuie s nelegem c un procesor poate reprezenta o unitate UCP
sau poate fi un procesor IOP. Totui, calitatea de sistem multiprocesor apare cnd cel puin unul
dintre procesoare are proprieti de UCP i nu numai de comunicare de tip IOP.
Sistemele multiprocesor fac parte din categoria MIMD.
Un exemplu imediat de sistem multiprocesor este microprocesorul nsui, cel puin n
ceea ce privete integrarea coprocesorului matematic i dezvoltarea procesoarelor multi-core.
Pentru a spori viteza de execuie a operaiilor matematice, arhitectura intern a
microprocesoarelor s-a extins cu o unitate specializat n operaii cu numere reale exprimate n
virgul mobil, numit coprocesor matematic. Pentru utilizator, aceast unitate auxiliar este
integrat n microprocesorul printe prin interfaa coprocesorului. Cele dou componente sunt
conectate n paralel, astfel c fiecare poate s-i execute la un moment dat propriile sale
instruciuni.
Coprocesoarele matematice au urmat evoluia microprocesoarelor. Pn la
microprocesorul I80486SX coprocesorul este un chip distinct de microprocesor i preia numele
acestuia, schimbnd doar ultima cifr. Astfel, coprocesorul matematic ataat microprocesorului
I80x86 se va numi I 80x87. Dup varianta I80486SX, microprocesoarele I80486DX,
I80486DX2, I80486DX4 i Pentium au inclus coprocesorul matematic pe acelai chip cu
microprocesorul.
In absena coprocesoarelor, programele folosesc emulatoare de coprocesoare care sunt
conectate n locul microprocesoarelor prelund astfel controlul ntregului sistem.
Reelele locale sunt apreciate ca cele mai adecvate i rspndite suporturi fizice pentru
sistemele cu prelucrare distribuit.
Multiprocesarea crete fiabilitatea sistemului prin faptul c o eroare aprut ntr-o parte
are un efect limitat i nu influeneaz ntregul sistem. Mai mult, dac un procesor cade, procesele
lui pot fi dirijate spre execuie ctre un alt procesor.
Un avantaj fundamental al sistemelor multiprocesor const n posibilitatea procesrii
paralele a task-urilor n dou moduri:
mai multe sarcini independente pot fi executate n paralel sau
o aceeai sarcin poate fi mprit n mai multe task-uri de executat n paralel.
Rolul acestui paragraf este de a deschide noi orizonturi pentru studentul care i-a nsuit
noiunile elementare de arhitectura calculatoarelor prezentate n acest curs i care este astfel n
msur s neleag structuri mai complexe de organizare i realizare a conexiunilor inter-
calculatoare.
Multiprogramarea reprezint modul de exploatare a unui sistem de calcul cu un singur
procesor central, dar care presupune existena simultan n memoria intern a mai multor
68
ARHITECTURA CALCULATOARELOR Anca Vasilescu
programe care se execut concurent (procese concurente); astfel rezult o mai bun utilizare a
UCP i a memoriei.
Un task este unitatea elementar delimitat ntr-o secven de aciuni specifice pentru
atingerea unui anumit scop. Termenul de multitasking sau multiprelucrare se refer la
capacitatea unui calculator de a executa mai multe taskuri simultan. La o prezentare mai detaliat
a conceptului, caracteristica de multitasking se atribuie direct sistemului de operare. Astfel,
politica de alocare a taskurilor la unitile de prelucrare disponibile n sistem ine de organizarea
i gestionarea resurselor de ctre sistemul de operare gazd. Un task n execuie este un proces.
Dac, la un moment dat, sunt executate mai multe procese simultan atunci aceste sunt procese
paralele. Dac, n plus, aceste procese evolueaz cu interschimb de informaii ntre ele, atunci
ele sunt procese concurente. Din alt punct de vedere, dac sistemul gazd dispune de mai multe
uniti de prelucrare pentru a executa procesele paralele atunci paralelismul este efectiv. Altfel,
paralelismul este simulat prin diferite politici de alocare proces-procesor.
In ceea ce privete aspectele de paralelism la nivelul structurii interne a sistemului de
calcul, se poate spune c n arhitectura calculatorelor Mark I i ENIAC intrau n calcul la un
moment dat mai multe elemente de calcul ce lucrau n paralel la o problem comun, fiind
dirijate de o singur unitate de comand. La versiunile urmtoare s-a renunat la aceast
arhitectur paralel. Ulterior, n arhitectura procesoarelor Intel s-a revenit la paralelizarea
etapelor de prelucrare. Astfel, dac la 8086 erau doar dou uniti funcionale care lucrau n
paralel (EU i BIU), structura procesorului 286 conine 4 uniti funcionale paralele, n timp ce
procesorul 386 conine 6 astfel de uniti funcionale i anume:
1. unitatea de interfa cu magistrala (BIU, engl. Bus Interface Unit);
2. unitatea de citire n avans a instruciunilor (engl. Code Prefetch Unit);
3. unitatea de decodificare a instruciunii (engl. Instruction Decode Unit);
4. unitatea de execuie (EU, engl. Execution Unit);
5. unitatea de translatare a adreselor (engl. Segment Unit);
6. unitatea de paginare (engl. Paging Unit).
Mai multe detalii despre paralelismul intern la nivelul procesorului se pot consulta n
[Lungu, 2000].
Rezumat.
Acest paragraf a ncercat s atrag atenia studenilor c arhitectura calculatoarelor este
o poart care deschide reale perspective de documentare i nsuire de cunotine n domenii
moderne ca: reele de calculatoare, sisteme distribuite, prelucrare nesecvenial (paralel i/sau
concurent). Conceptele nu sunt tratate aici exhaustiv, fiecare dintre ele reprezentnd n fond
obiectul unei alte discipline de studiu.
Verificare.
1. Care sunt avantajele prelucrrii n paralel a sarcinilor de calcul i/sau de control?
2. Care sunt principalele uniti funcionale ale calculatorului care lucreaz n paralel?
3. Comparai structura benzii de asamblare a procesorului n cinci stagii (paragraful Moduri
de adresare) cu funciile celor ase uniti interne de prelucrare ale procesorului descrise n
finalul paragrafului.
NOTIE
69
ARHITECTURA
CALCULATOARELOR
PARTEA a-II-a
2007 - 2008
1
ARHITECTURA CALCULATOARELOR Anca Vasilescu
CUVNT NAINTE
Materialul didactic scris pentru studeni este mprit n: (I) suport pentru activitile
tutoriale care conine considerentele teoretice corespunztoare capitolelor 1 i 3 din tematica
cursului i (II) suport pentru activitile aplicative care conine considerentele teoretice i
problemele rezolvate corespunztoare capitolului 2 din tematica cursului.
TEMATICA CURSULUI
2
ARHITECTURA CALCULATOARELOR Anca Vasilescu
3
ARHITECTURA CALCULATOARELOR Anca Vasilescu
a b ab a b a+b a a
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1
4
ARHITECTURA CALCULATOARELOR Anca Vasilescu
a
x x=a b
I LOGIC b
sau x = a b
a
x
SAU LOGIC b x=a+b
NU LOGIC a x x = a
Pe lng porile logice elementare, reprezentarea cu circuite apeleaz la porile logice ale
unor funcii uzuale. Acestea sunt: NAND, NOR, XOR i NXOR, definite i caracterizarte
conform cu urmtorul tabel:
NAND
a
i nu x x = (a b)
b
NOR
a
x
sau nu b x = (a + b)
XOR a x = ab + ab =
x
sau exclusiv b =ab
(anticoinciden)
NXOR
a x
NOR exclusiv x = ab + ab =
b
(echivalen) = (a b)
(coinciden)
5
ARHITECTURA CALCULATOARELOR Anca Vasilescu
a b (a b) a b (a+b) a b ab a b (a b)
0 0 1 0 0 1 0 0 0 0 0 1
0 1 1 0 1 0 0 1 1 0 1 0
1 0 1 1 0 0 1 0 1 1 0 0
1 1 0 1 1 0 1 1 0 1 1 1
Pentru simplificarea funciilor logice trebuiesc cunoscute un minim de identiti din
algebra boolean:
Definiia 3. Dac o funcie este reprezentat prin circuit logic atunci argumentele funciei
sunt intrri n circuit, iar valorile funciei, pentru fiecare combinaie a valorilor de intrare,
reprezint ieirile din circuit.
Definiia 4. Un circuit logic combinaional (CLC) este un circuit logic n care valorile
de pe ieiri depind numai de valorile de intrare n circuit. Altfel, dac ieirile depind i de intrri
i de strile intermediare ale componentelor interne ale circuitului, atunci avem un circuit logic
secvenial (CLS).
Prin convenie, un circuit logic combinaional cu n intrri i m ieiri se reprezint astfel:
1
1 2
2
.
.
CLC .
.
n . . m
In paragrafele urmtoare vom detalia analiza unor circuite logice care se remarc prin
importana pe care o au n sistemele de calcul.
6
ARHITECTURA CALCULATOARELOR Anca Vasilescu
bn an bn-1 an-1 b1 a1 b0 a0
T n-1 T n-2 T1 T0
+
+ + ...
+ 2
Tn sn sn-1 s1 s0
b0 a0
T0
+
2
s0
Fiecare ieire corespunde unei funcii logice. Pentru descrierea funcionrii circuitului
vom determina mai nti expresiile logice ale acestor funcii.
Tabla adunrii n baza 2 determin urmtorul tabel de valori pentru funciile s 0 i T 0:
7
ARHITECTURA CALCULATOARELOR Anca Vasilescu
a b a+b a0 b0 s0 T0
0 0 0 0 0 0 0
0 1 1 => 0 1 1 0
1 0 1 1 0 1 0
1 1 10 1 1 0 1
De aici putem deduce urmtoarele expresii logice:
s0 = a0b0 + a0b0 = a 0 b0 i
T0 = a 0b0.
Corespunztor, circuitul logic semisumator se reprezint prin urmtoarele pori logice:
a0 s0
b0
T0
Ti T i-1
+
si
ai bi Ti-1 si Ti
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
De aici putem deduce urmtoarele expresii logice:
si = a ibiTi-1 + aibiTi-1 + aibiTi-1 + aibiTi-1 =
= (aibi + aibi) T i-1 + (a ibi + aibi) Ti-1 =
= (ai bi)T i-1 + (a i bi) Ti-1 =
= Ti-1 (ai bi)
i
8
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Ti
ai b i
Pentru a reprezenta circuitul sumator total mai avem un singur pas, care const n
determinarea unei expresii pentru T i care s nu fie recursiv.
Notm
Pi := ai bi, () i= 0,1,2,, n i
Gi := aibi, () i= 0,1,2,, n.
Cu aceste notaii, sunt imediate urmtoarele relaii:
s0 = P 0 , T 0 = G 0 ,
i
T 1 = G 1 + P 1 T0 = G 1 + P 1G 0 ,
T 2 = G 2 + P 2 T1 = G 2 + P 2G 1 + P 2P 1 G 0 ,
T 3 = G 3 + P 3 G2 + P 3P 2 G1 + P 3 P2 P1 G 0 .
De aici, putem anuna c, pentru orice i, este verificat relaia
Ti = G i + P iG i -1 + P iPi -1G i -2 + + P iPi 1 P1G0.
Evident, relaia este complet justificat dup aplicarea unei inducii matematice.
Folosind aceast relaie pentru Ti, suntem acum n msur s construim circuitul sumator
total. Pentru simplitatea reprezentrii vom alege n=3, adic situaia n care fiecare operand are 4
poziii binare.
9
ARHITECTURA CALCULATOARELOR Anca Vasilescu
G0 P0 G1 P1 G2 P2 G3 P3
a0
b0 s0
s1
a1
b1
s2
a2
b2
s3
a3
b3
G0 P0 G1 P1 G2 P2 G3 P3
bn an bn-1 an-1 b1 a1 b0 a0
I n-1 I n-2 I1 I0
...
2
In dn dn-1 d1 d0
10
ARHITECTURA CALCULATOARELOR Anca Vasilescu
I0
2
d0
Pentru descrierea funcionrii circuitului vom determina expresiile ale funciilor logice de
ieire, I 0 i d0.
a0 b0 d0 I0
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
De aici putem deduce urmtoarele expresii logice:
d0 = a0b0 + a0b0 = a 0 b0 i
I 0 = a 0 b 0.
Corespunztor, circuitul logic semiscztor se reprezint prin u rmtoarele pori logice:
a0 d0
b0
I0
bi ai
Ii I i-1
di
Expresiile logice ale funciilor de ieire d i i I i sunt date de urmtorul tabel de valori.
Calculul const n a i Ii 1 bi i rezult cifra d i a diferenei i mprumutul I i.
11
ARHITECTURA CALCULATOARELOR Anca Vasilescu
ai bi I i-1 di Ii
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
De aici putem deduce urmtoarele expresii logice:
di = a ibiI i-1 + aibiIi-1 + aibiIi-1 + aibiI i-1 =
= (aibi + aibi) I i-1 + (a ibi + aibi) Ii-1 =
= (ai bi)I i-1 + (a i bi) Ii-1 =
= I i-1 (ai bi)
i
I i = aibiI i-1 + aibiIi-1 + aibiI i-1 + aibiI i-1 =
= (aibi + aibi) I i-1 + aibi (Ii-1 + I i-1) =
= (ai bi) I i-1 + aibi =
= aibi + I i-1(ai bi).
Corespunztor, circuitul logic scztor complet se reprezint prin urmtoarele pori
logice:
ai b i
ai
bi
I i-1 di
Ii
aib i
x c y=xc
0 0 0
0 1 1
1 0 1
1 1 0
i poate fi interpretat prin:
x, c 0
y = .
x , c 1
Astfel, putem denumi intrarea c ca fiind intrare de comutare (sau de condiie) deoarece
valoarea ei este cea care decide dac pe ieirea din poarta XOR avem valoarea de pe intrare sau
complementara (negarea) ei.
Cu acestea, se poate construi un circuit care s efectueze att adunare ct i scdere, pe
care l vom numi circuit sumator cu comutare. Dac pe intrarea c punem valoarea 0 atunci
circuitul funcioneaz ca sumator, iar pentru c = 1, ca scztor.
Semnificaiile pentru intrarea T i-1 / I i-1 i ieirile si / di, Ti / I i trebuiesc citite la
numrtor, respectiv la numitor. Astfel, dac c=0 atunci valoarea pus pe intrarea Ti-1/I i-1
reprezint cifr de transport (T i-1), iar pentru c=1 reprezint cifr de mprumut (I i-1). In
consecin, valorile pe ieiri se corespund astfel: s i i Ti pentru c=0 i respectiv di i I i pentru
c=1.
Intrarea de comutare este folosit de dou ori i anume pentru comutarea valorii lui a i i a
valorii ai bi. Prin comutarea valorii lui a i se asigur c, pentru c=0, la ieirea din poarta XOR
avem ai, iar pentru c=1, la ieirea din poarta XOR avem a i. In acest fel, formula pentru valoarea
depus pe ieirea a doua folosete pe ai, dac c=0 i pe ai, dac c=1. Acest mod de calcul este
corect i respect formulele logice pentru T i (T i = aibi + ), respectiv I i (I i = aibi + ).
Pentru operarea pe rangul i, acest circuit va consta din urmtoarele pori logice:
ai
bi si / d i
T i-1 / I i-1
(ai c)bi
(0/1)c
Ti / I i
(ai bi) c
13
ARHITECTURA CALCULATOARELOR Anca Vasilescu
D0 = abc
a
D1 = abc
b D2 = abc
D3 = abc
c
D4 = abc
D5 = abc
D6 = abc
D7 = abc
a a b b c c
14
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Pentru controlul funcionrii unui decodor, de multe ori acesta este prevzut cu o intrare
de validare (Enable). Dac pe aceast intrare avem 0 logic atunci circuitul nu funcioneaz
adic, toate ieirile sunt pe 0. Dac pe intrarea Enable avem 1 logic atunci circuitul funcioneaz
ca un decodor fr validare.
a a b b c c
D0 = abc
a
D1 = abc
b D2 = abc
D3 = abc
c
D4 = abc
D5 = abc
D6 = abc
D7 = abc
Enable a a b b c c
s1 s0 Y
0 0 I0 s1s0
0 1 I1 s1s0
1 0 I2 s1s0
1 1 I3 s 1 s0
In figura urmtoare considerm un multiplexor de tip 4x1. Acest multiplexor are 6 intrri
= 4 de date + 2 de selecie i o ieire.
15
ARHITECTURA CALCULATOARELOR Anca Vasilescu
I0 I1 I2 I3 s 0 s0 s1 s1
I0s1s0
I0
I1 I1s1s0
I2
Y
I3
I2s1s0
I 3 s1 s0
s0
s1
I0 I1 I2 I3 s 0 s0 s1 s1
16
ARHITECTURA CALCULATOARELOR Anca Vasilescu
17
ARHITECTURA CALCULATOARELOR Anca Vasilescu
S
Q
>C
Q'
R
Intrarea de ceas este marcat cu caracterul >. Un ceas este un circuit care emite o serie
de pulsuri cu o durat de puls precis i cu un interval precis ntre pulsuri succesive. Intervalul de
timp ntre fronturile corespunztoare a dou pulsuri succesive se numete durat de ciclu (engl.,
clock cycle time). Frecvenele de puls (numrul de pulsuri n unitatea de timp) sunt n general ntre 1 i
500 MHz, corespunznd perioadei de ceas de la 1000 ns la 2 ns.
Porile logice care asigur funcionarea acestui bistabil sunt dou pori NOR
interconectate. Prin interconectare nelegem c ieirile sunt repuse pe intrri prin bucle de
reacie. In figura urmtoare buclele de reacie sunt figurate cu linie punctat.
S Q
R Q
S R Qt Qt+1
0 0 0 0 fr modificare de stare
0 0 1 1 (Qt+1 coincide cu Q t)
0 1 0 0 punere pe 0 (resetare)
0 1 1 0
1 0 0 1 punere pe 1 (setare)
1 0 1 1
1 1 0 0(*) stare nedeterminat
1 1 1 0(*) (comenzi interzise)
18
ARHITECTURA CALCULATOARELOR Anca Vasilescu
D
Q
>C
Q
S
D Q
>C
Q
R
19
ARHITECTURA CALCULATOARELOR Anca Vasilescu
J
Q
>C
Q
K
J S Q
(S) Q
>C
(R) Q'
K Q
R
J Q
(S)
(R)
K Q
Aceast structur intern determin schimbarea de stare Q t > Qt+1 conform cu urmtorul
tabel:
J K Qt Qt+1
0 0 0 0 fr modificare de stare
0 0 1 1 (Qt+1 coincide cu Q t)
0 1 0 0 punere pe 0 (resetare)
0 1 1 0
1 0 0 1 punere pe 1 (setare)
1 0 1 1
1 1 0 1 trecere n starea
1 1 1 0 complementar
20
ARHITECTURA CALCULATOARELOR Anca Vasilescu
J K Qt+1
0 0 Qt Fr modificare de stare
0 1 0 Resetare = punere pe 0
1 0 1 Setare = punere pe 1
1 1 Qt Trecere n starea
complementar
Observaie. Despre bistabilul de tip JK putem spune c este primul model de circuit
secvenial veritabil. Aceasta deoarece, cnd avem (1,1) pe intrrile J i K, starea urmtoare Q t+1
se poate determina numai dac se cunoate starea anterioar Q t.
Bistabilul de tip T (Toggle = piron, crj) este un model de bistabil care funcioneaz n
doi timpi. Aceast afirmaie va fi pe deplin neleas dup prezentarea funcionrii circuitului.
Simbolul de reprezentare este:
T
Q
>C
Q
Un bistabil de tip T se obine din unul JK prin legarea intrrilor J i K la aceeai intrare T,
astfel:
J
Q
T >C
Q
K
Din aceast construcie rezult c bistabilul de tip T are dou variante de funcionare,
care coincid cu tipul JK pentru J = K = 0 i J = K = 1:
T Qt+1
0 Qt Fr modificare de stare
1 Qt Trecere n starea
complementar
Observaie. Ct timp pe intrarea T avem 1 logic, circuitul intr n starea complementar
a strii curente i, apoi, la urmtoarea schimbare de stare, revine n starea iniial. De aceea, se
spune despre acest bistabil c funcioneaz n doi timpi.
In ncheierea paragrafului referitor la bistabili prezentm modelul sincron pentru
bistabilul de tip JK. Se va vedea c acesta completeaz modelul asincron cu dou pori SI care
preiau valoarea logic pus pe intrarea de tact, C.
21
ARHITECTURA CALCULATOARELOR Anca Vasilescu
(S)
J Q
(R)
K Q
J Q
K CLC CLS Q
>
22
ARHITECTURA CALCULATOARELOR Anca Vasilescu
TTL originea = DTL (diode transistor logic) tensiunea maxim aplicabil este
care implementa poarta NAND cu diode de 5V, iar valorile logice 0 i 1
i tranzistori; ulterior s-au nlocuit corespund pentru 0V i respectiv
diodele cu tranzistori i, de aceea 3.5V;
repetm cuvntul trazistor n denumire
ECL folosite n sisteme de vitez foarte mare tranzistorii opereaz ntr-o stare
(supercalculatoare, procesoare de nesaturat, condiie care
semnale) determin o ntrziere n
propagarea semnalului de maxim
1-2 nanosecunde;
MOS este un tip de CI care folosete
tranzistori unipolari, fa de TTL i ECL
care folosesc tranzistori bipolari.
23
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
Acest paragraf are ca obiectiv principal definirea principalelor circuite logice care intr n
structura unui circuit elementar de memorie (bistabil), a unui registru (vezi paragraful al doilea)
i/sau n structura unei UAL elementare. Tipurile de circuite sunt prezentate gradat, de la simplu
la complex, aa cum se poate vedea i din lista de cuvinte cheie.
Pentru toate aceste prezentri teoretice de modele, n culegerea de probleme sunt date
exemple concrete de utilizare i interconectare a circuitelor. Structura culegerii de probleme
urmrete paragraf cu paragraf cursul, astfel nct studenii pot rezolva problemele pas cu pas, pe
msur ce sunt parcurse la curs elementele teoretice. Ultimul paragraf al culegerii de probleme
conine o serie de exemple de sintez, unele fiind chiar modele concrete de circuite interne ale
calculatorului.
Cuvinte cheie.
circuit logic
poart logic, poart logic elementar, poart logic uzual
CLC, CLC aritmetic (sumator, scztor, sumator cu comutare),
decodor, multiplexor
CLS, CLS bistabil (SR, D, JK, T)
circuit integrat
NOTIE
24
ARHITECTURA CALCULATOARELOR Anca Vasilescu
2.2. Registre
Un registru pstreaz temporar o informaie codificat binar.
Un registru este un ansamblu de bistabili (circuite basculante bistabile, CBB) i,
eventual, pori logice care realizeaz schimbrile de stare ale bistabililor. Grupul de bistabili care
formeaz registrul pot fi ncrcai simultan, sub aciunea unui impuls de tact unic.
Un registru de n bii are n bistabili i poate memora orice informaie reprezentabil pe n
bii. In acest caz spunem c registrul este de capacitate n, respectiv c n este lungimea
cuvntului registru. Porile logice au rolul de a controla cnd i cum o informaie nou este
transferat n registru.
Componentele unui sistem digital sunt complet definite de regitrii pe care i conin i de
operaiile care se execut asupra datelor lor. In calculatoarele moderne registrele sunt folosite ca
locaii de memorie rapid, pstrnd informaii care urmeaz s fie prelucrate. Informaiile
memorate pot fi: date, adrese, coduri de instruciune, operanzi, rezultate ale unor operaii,
informaii de stare etc. Prelucrarea datelor la nivel de registru poate consta n efectuarea unor
operaii sau transferul de date ntre registre.
Operaiile executate asupra datelor memorate n regitri se numesc microoperaii.
Exemple: ncrcare (serial sau paralel), deplasare (la stnga sau la dreapta), rotaie (spre stnga
sau spre dreapta), numrare, tergere.
Pentru executarea fiecreia dintre aceste microoperaii exist structuri bine determinate
ale regitrilor respectivi. In paragrafele urmtoare vom descrie structurile unora dintre aceti
regitri.
25
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Load
D Q A0
I0
>C
D Q A1
I1
>C
D Q A2
I2
>C
D Q A3
I3
>C
Clock
Impulsul de tact se aplic pe intrarea Clock conform cu frecvena generatorului de tact.
Cu toate acestea, dac circuitul este dotat cu o intrare de validare de tip Load, atunci ea este cea
care decide dac urmtorul impuls de ceas va determina ncrcarea simultan a datelor depuse pe
intrrile de date sau preluarea pe liniile de reacie a valorilor curente memorate n registru. Cu
alte cuvinte, intrarea Load decide dac registrul primete informaie nou sau informaia
memorat rmne nemodificat.
Clock
Se observ c ieirea dintr-un bistabil este intrare n urmtorul. In plus, funcionarea este
sincronizat prin faptul c toate intrrile de ceas sunt legate la aceeai surs. Astfel, toi bistabilii
vor primi la acelai moment impulsul de tact care determin deplasarea informaiei.
26
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Intrarea Serial Input conine informaia care se va memora n primul bistabil, iar ieirea
Serial Output va conine vechiul coninut al ultimului bistabil al registrului de deplasare analizat.
Detaliem acest tip de registru prezentnd n figura urmtoare structura intern a unui
registru pe 4 bii care poate executa sau o deplasare, sau o ncrcare paralel (simultan), n
funcie de valorile puse pe intrrile de selecie ale circuitului. Registrul const din patru
multiplexoare conectate la patru bistabili de tip D.
S0 S0
S1 S1 D Q A0
4x1 >C
0 MUX0
Serial Input 1
2
I0 3
S0
S1 D Q A1
4x1 >C
0 MUX1
1
2
I1 3
S0
S1 D Q A2
4x1 >C
0 MUX2
1
2
I2 3
S0
S1 D Q A3
4x1 >C
0 MUX 3
1
Serial Input 2
I3 3
Clock
27
ARHITECTURA CALCULATOARELOR Anca Vasilescu
fiecare MUX preia pe intrarea sa 1 valoarea din locaia de rang cu 1 mai mic;
fiecare MUX preia pe intrarea sa 2 valoarea din locaia de rang cu 1 mai mare;
fiecare MUX preia pe intrarea sa 3 valoarea depus pe intrarea de date corespunztoare.
Aceast organizare este n concordan cu urmtoarea tabel de funcionare. In funcie de
valorile depuse pe intrrile de selecie S 0 i S1, avem:
S1 S0 Intrarea selectat de
fiecare MUX
0 0 0 Fr modificare de stare
0 1 1 Shift Right (down)
1 0 2 Shift Left (up)
1 1 3 Incrcare paralel
28
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Ieirea Output Carry are semnificaie de cifr de transport. Aceasta este folosit n
situaia n care configuraia curent este 1111 i numrtoarea ar trebui s treac n configuraia
urmtoare, 10000. Avnd numai patru bii, registrul va reine 0000, iar bitul 1 va fi transmis pe
ieirea de transport, Output Carry.
J Q A0
>C
Count Enable K
J Q A1
>C
J Q A2
>C
J Q A3
>C
Output carry
Clock
29
ARHITECTURA CALCULATOARELOR Anca Vasilescu
I3 I2 I1 I0 1
+ T2 + T1 + T0 +
2 2 2 2
T3 A3 A2 A1 A0
S1
S0
D 3 C3 B 3 A3 D 2 C2 B 2 A2 D 1 C1 B 1 A] D 0 C0 B 0 A0
3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0
Se observ c MUX0 multiplexeaz cei patru bii 0 ai regitrilor, MUX1, biii 1, MUX2
biii 2 i MUX3, biii 3. Ieirile celor patru multiplexoare folosite formeaz magistrala comun
cu patru linii de date.
In funcie de combinaiile pe intrrile de selecie, pe magistral se depune coninutul unui
registru sau al altuia astfel:
S1 S0 Register selected
0 0 A
0 1 B
1 0 C
1 1 D
30
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezumat.
Considernd cunoscute structurile de circuite introduse anterior, n acest paragraf sunt
descrise structurile interne la nivel de poart logic pentru principalii regi tri de microoperaie.
Pentru fiecare astfel de registru se va insista n mod special pe nelegerea modului de
funcionare ca circuit secvenial (Funcionarea unui circuit secvenial este corect definit ca o
secven de stri). De asemenea, un pas important n nelegerea acestor modele const n
identificarea rolului fiecrui circuit elementar n ansamblul constructiv al unui registru i, n plus,
studentul trebuie s poat rspunde concret, n fiecare caz n parte, la ntrebri de genul: care este
rolul n circuit a fiecrei componente, se poate nlocui o component intern cu o alta, care este
ctigul/pierderea n cazul unei astfel de nlocuiri .a.m.d.
Cuvinte cheie.
registru
microoperaie (ncrcare, deplasare, numrare, incrementare)
transfer de date
NOTIE
31
ARHITECTURA CALCULATOARELOR Anca Vasilescu
PROBLEME REZOLVATE
1. Introducere
In introducerea acestei mini-culegeri de probleme pentru disciplina ARHITECTURA
CALCULATOARELOR v amintim cteva dintre elementele de baz prezentate la curs.
In cele ce urmeaz, funciile logice elementare sunt reprezentate astfel:
o funcia SI multiplicativ;
o funcia SAU aditiv;
o funcia NU prin operatorul apostrof ataat variabilei care se neag.
Pentru funcia logic XOR (SAU EXCLUSIV) vom folosi simbolul .
Porile logice elementare, adic simbolurile grafice folosite pentru reprezentarea
circuitelor logice asociate funciilor logice elementare sunt:
NU LOGIC a x x = a
XOR x = ab + ab =
a
x
sau exclusiv b =ab
(anticoinciden)
NXOR
a x
NOR exclusiv x = ab + ab =
b
(echivalen) = (a b)
(coinciden)
32
ARHITECTURA CALCULATOARELOR Anca Vasilescu
NOTIE
33
ARHITECTURA CALCULATOARELOR Anca Vasilescu
2.1. Problema 1
Se consider funcia majoritate pe trei variabile. Dac cele trei variabile de intrare sunt
notate a, b, c atunci expresia de definiie pentru funcia M, majoritate este urmtoarea:
1, dac majoritatea valorilor de intrare sunt 1
M(a,b,c) =
0, n rest.
Se cere:
a) s se completeze tabela de valori a funciei M;
b) s se deduc expresia logic a funciei M;
c) s se construiasc circuitul logic asociat funciei M.
Rezolvare
Tabela de valori a funciei majoritate M este:
A b c M
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
a
b M
Observaii
Expresia funciei M este unic abstracie fcnd de o permutare a variabilelor. Aceast
afirmaie este justificat de faptul c, n funcie de gruparea termenilor pentru simplificare,
expresia lui M poate fi:
M = (ab)c + ab = (bc)a + bc = (ca)b + ca.
Expresia funciei majoritate M este similar cu expresia cifrei de transport T i de la rangul
i la rangul i+1 pentru circuitul sumator complet.
2.2. Problema 2
Se consider funcia de paritate pe trei variabile. Dac cele trei variabile de intrare sunt
notate a, b, c atunci expresia de definiie pentru funcia P, de paritate este urmtoarea:
1, dac numrul valorilor de intrare egale cu 0 este par
P(a,b,c) =
0, n rest.
34
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Se cere:
a) s se completeze tabela de valori a funciei P;
b) s se deduc expresia logic a funciei P;
c) s se construiasc circuitul logic asociat funciei P.
Rezolvare
Tabela de valori a funciei de paritate P este: (considerm c 0 este numr par)
a b c P
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Observaii
Expresia funciei P este unic abstracie fcnd de o permutare a variabilelor. Aceast
afirmaie este justificat de faptul c, n funcie de gruparea termenilor pentru simplificare,
expresia lui P poate fi:
P = c (a b) = a (b c) = b (c a).
Aceast observaie demonstreaz pe de o parte comutativitatea i asociativitatea
operaiei XOR i, pe de alt parte, ne-a permis s folosim o singur poart XOR
pentru a conecta toate cele trei intrri.
Expresia funciei de paritate P este similar cu expresia cifrei sumei si de la rangul i
pentru circuitul sumator complet.
Dac numrul de variabile de intrare este impar atunci aceast definiie a funciei de
paritate este echivalent cu urmtoarea:
1, dac numrul valorilor de intrare egale cu 1 este impar
P(a,b,c) =
0, n rest.
S se arate c dac prima definiie a funciei de paritate P se modific i se numr
valorile de intrare egale cu 1 atunci funcia rezultat este negarea funciei iniiale.
2.3. Problema 3
S se construiasc un circuit logic care primete pe intrare un numr natural A
reprezentat binar pe n poziii i pune pe ieire reprezentarea binar pe n poziii a valorii A div 2
(ctul mpririi lui A la 2).
35
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezolvare
Numrul n de poziii binare ale registrului de reprezentare determin puterea circuitului
soluie n sensul urmtor. Deoarece pe n poziii binare se pot reprezenta valorile naturale
zecimale de la 0 la 2n-1, rezult c, cu ct n este mai mare, cu att circuitul poate primi pe intrare
mai multe valori distincte, deci domeniul de definiie al funciei div considerate este mai mare.
Fie n=3. Rezult c vom putea avea pe intrare una din valorile 0, 1, 2, 3, 4, 5, 6, 7. Fie, de
asemenea, reprezentarea binar a lui A de forma a 2a1a0 i reprezentarea binar pentru A div 2 de
forma d 2d1d0.
Atunci tabela de valori a funciei este:
A A div 2 a2 a1 a0 d2 d1 d0
0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0
2 1 0 1 0 0 0 1
3 1 0 1 1 0 0 1
4 2 1 0 0 0 1 0
5 2 1 0 1 0 1 0
6 3 1 1 0 0 1 1
7 3 1 1 1 0 1 1
De aici se deduc cu uurin expresiile logice ale funciilor de ieire astfel: d 2= 0, d1= a2
i d0= a1.
Valoarea logic 0 poate fi exprimat convenabil cu una dintre expresiile: 0 = a0a0 = a1a1
= a2a2.
Cu acestea, se poate construi circuitul logic cerut:
d2
a2 d1
a1 d0
a0
Observaie
In aceast problem am considerat funcia div 2 i valorile de ieire au depins numai de
cifrele de rang 0 i 1 ale intrrii (valoarea 0 a lui d2 se putea construi tot cu a0 sau cu a1). Dac
se consider funcia modulo 2 (restul mpririi la 2) atunci se va vedea c singura poziie
important a intrrii este bitul cel mai puin semnificativ, adic cifra binar a0.
2.4. Problema 4
S se construiasc un circuit sumator complet folosind dou semisumatoare.
Rezolvare
Dac notm cu a i b intrrile n circuitul semisumator atunci expresiile funciilor de
ieire sunt:
s1(a, b) = a b
T1 (a,b) = ab.
Analog, dac intrrile n circuitul sumator complet sunt a, b, c atunci ieirile sunt
determinate de expresiile logice:
s2 (a, b, c)= c (a b)
T2 (a, b, c)= ab + c(a b).
Problema cere s construim ieirile s2 i T2 folosind dou semisumatoare.
Considernd expresiile anterioare ca notaii pentru s1 i T1 avem
s2 (a, b, c)= c s1(a, b) = s1(c, s1(a, b))
T2 (a, b, c)= T1(a, b) + c s1(a, b) = T1(a, b) + T1 (c, s1(a, b)).
Fie reprezentarea schematic a circuitului semisumator de forma:
36
ARHITECTURA CALCULATOARELOR Anca Vasilescu
a + T1
b 2 s1
2.5. Problema 5
S se construiasc un circuit logic combinaional pentru funcia f dat de urmtoarea
tabel de valori. Att valoarea de intrare n circuit, ct i valoarea de ieire se vor reprezenta pe
trei poziii binare, adic IN = xyz (2) i OUT = ABC (2).
IN OUT
0 1
1 2
2 3
3 4
4 3
5 4
6 5
7 6
Rezolvare
Tabela de valori binare pentru funcia f este urmtoarea:
x y z A B C
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 1 1
1 0 1 1 0 0
1 1 0 1 0 1
1 1 1 1 1 0
Conform cu aceast tabel de valori avem urmtoarele expresii logice pentru variabilele
de ieire A, B, C:
A = xyz + xyz + xyz + xyz = (x + x)yz + x(yz + yz) = yz + x (y z);
B = xyz + xyz + xyz + xyz = x(yz + yz) + x(yz + yz) =
= x(y z) + x(y z) = x (y z);
C = xyz + xyz + xyz + xyz = (xy + xy + xy + xy) z = (x + x) z = z.
Cea mai simpl reprezentare a acestui circuit folosete un sumator complet, innd cont
de urmtoarele observaii:
ieirea A este chiar cifra de transport a circuitului sumator complet;
ieirea B este chiar cifra sumei a circuitului sumator complet.
37
ARHITECTURA CALCULATOARELOR Anca Vasilescu
y
ai A
z Ti
x
bi
+ si
B
Ti-1
C
2.6. Problema 6
S se arate c funcia NAND poate unic generator pentru mulimea funciilor logice
elementare.
Rezolvare
Concret, aceast problem cere ca, folosind numai pori NAND, s se construiasc
circuite logice pentru funciile AND, OR, NOT.
Construcia circuitelor se bazeaz pe urmtoarele identiti:
((ab) (ab)) = (ab) = ab
((aa) (bb)) = (a b) = a + b
(aa) = a.
a ab
b
a a
a a
a+b
b b
Observaie
Aceeai problem se poate pune pentru funcia NOR.
NOTIE
38
ARHITECTURA CALCULATOARELOR Anca Vasilescu
3.1. Problema 1
S se construiasc un circuit decodor folosind numai pori NOR.
Rezolvare
Considerm cazul unui decodor de tip 2x4, cu intrrile notate a i b. Construirea unui
circuit decodor poate nlocui porile AND cu pori NOR, pe baza identitilor urmtoare:
ab = (a + b)
ab = (a + b)
ab = (a + b)
ab = (a + b).
Reprezentarea porilor logice ale circuitului este:
a a b b
ab
a
ab
b
ab
ab
3.2. Problema 2
S se construiasc un decodor de tip 3x8 folosind dou decodoare de tip 2x4.
Rezolvare
Construcia care se cere n aceast problem se bazeaz pe urmtoarea observaie asupra
cuvintelor binare care reprezint ieirile din circuitul decodor.
Pentru decodorul de tip 2x4, ieirile corespund, IN ORDINE, secvenelor binare: 00 01
10 11. Pentru decodorul de tip 3x8 secvenele sunt: 000 001 010 011 100 101 110
111, unde am subliniat sufixele date de biii cei mai puin semnificativi. Comparnd secvenele
de la decodorul de tip 2x4 cu sufixele subliniate se vede c primele patru sufixe subliniate i
ultimile patru sufixe subliniate sunt tocmai secvenele corespunzetoare ieirilor din decodorul de
tip 2x4.
Corobornd aceast observaie cu structura intern de pori logice care formeaz circuitul
decodor, este justificat urmtoarea construcie soluie pentru decodorul de tip 3x8 (pentru care
notm intrrile cu a, b, c):
a abc
Enable
abc
b Dec-unu abc
c 2x4 abc
Enable abc
abc
Dec-doi abc
2x4 abc
39
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Intrarea a a decodorului de tip 3x8 este legat la intrri de validare n decodoarele de tip
2x4. Aceasta asigur c, n funcie de valoarea depus pe intrarea a, numai unul dintre
decodoarele de tip 2x4 va funciona, deci numai unul va depune o valoare 1 pe linii le de ieire.
Astfel, dac a = 0 atunci numai Dec-unu 2x4 aprinde una dintre ieiri, n funcie de
valorile primite pe intrrile de date, adic de pe intrrile b i c ale decodorului de tip 3x8. Dac a
= 1 atunci numai Dec-doi aprinde una dintre ieirile sale, deoarece pe intrarea de validare Dec-
unu 2x4 primete a = 0, deci nu funcioneaz.
3.3. Problema 3
S se foloseasc un multiplexor pentru a reprezenta circuitul logic asociat funciei f dat
prin urmtoarea tabel de valori binare:
x y z f
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
Rezolvare
Multiplexorul care s reprezinte funcia f dat este:
I0
I1
I2
I3 MUX
I4 8x1 f
I5
I6
I7
0 1
x y dez selecie combinaia valorilor de intrare
Multiplexorul din acest circuit preia pe liniile
(x, y, z) curente ale funciei f i depune pe linia de ieire valoarea intrrii de date selectat de
combinaia curent (x, y, z).
Justificarea faptului c funcionarea acestui circuit calculeaz funcia f anterioar rezult
din analizarea valorilor puse pe liniile de intrare de date ale multiplexorului, aa cum se vede din
reprezentarea grafic i din urmtorul tabel:
X y z Intrarea f
selectat
0 0 0 I0 1
0 0 1 I1 0
0 1 0 I2 0
0 1 1 I3 1
1 0 0 I4 1
1 0 1 I5 0
1 1 0 I6 1
1 1 1 I7 1
40
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Observaie
Dac se modific valorile funciei f atunci trebuiesc modificate corespunztor
conexiunile ntre liniile de tensiune constant (care reprezint constant valorile logice 0 sau 1) i
liniile de intrare de date ale multiplexorului.
3.4. Problema 4
Fie functia f cu variabilele de intrare C = ( C0 , C1 ,C2 ) si D = ( D0 ,D1 ). Valoarea
calculata de functia f este y = f(C, D) definita prin:
C0 C1 C2 f(C,D)=y
0 0 0 D0
0 0 1 D0
0 1 0 D1
0 1 1 D1
1 0 0 D0D1
1 0 1 D0+D1
1 1 0 D0D1
1 1 1 (D0D1)
Se cere s se construiasc un circuit logic care s depun pe ieirea y valoarea logic
conform cu tabelul de valori alturat.
Rezolvare
Multiplexorul care sa reprezinte functia f data are pe liniile de selectie valorile curente ale
variabilelor C0 , C1, C2, iar pe liniile de intrare de date primeste valori calculate in functie de
D0 si D1 .
D0 I0
D1
I1
I2 f(C,D)
I3 MUX
I4 8X1
I5
I6
I7
D0 D1 C0 C1 C2
3.5. Problema 5
Pentru circuitul din reprezentarea urmatoare, se cere:
a) sa se deduca expresia logica a variabilei de iesire Y;
b) sa se simplifice expresia dedusa la a);
c) sa se reprezinte circuitul corespunzator expresiei de la b);
d) sa se reprezinte circuitul anterior folosind un multilexor.
41
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Y
B
S A B Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
B, pentru S 0
Din aceasta tabela de valori se deduce ca Y =
A, pentru S 1
Aceasta exprimare este justificata pentru echivalenta circuitelor anterioare cu urmatorul
circuit cu multiplexor:
B 0 MUX Y
A 1 2X1
42
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Datorita acestei reprezentari finale, putem spune ca si circuitul initial este unul selector.
De aici si denumirea intrarii S- intrare de selectie: in functie de valoarea lui S, Y ia valoarea lui
B, sau valoarea lui A.Sa se construiasca un multiplexor de tip 16x1 folosind doua multiplexoare
de tip 8x1 si un multiplexor de tip 2x1.
3.6. Problema 6
Sa se construiasca un multiplexor de tip 16x1 folosind doua multiplexoare de tip 8x1 si
un multiplexor de tip 2x1.
Rezolvare
Credem ca experienta acumulata pana in acest moment va permite sa intelegeti acest
circuit, chiar fara explicatii suplimentare. Intrarile in multiplexorul solutie sunt notate cu: I0, I1,
I2, I3, I4, I5, I6, I7, I8, I9, I10, I11, I12, I13, I14, I15. Intrarile de selectie sunt: S0, S1, S2, S3,
iar iesirea este Y.
I0 0
I1 1
I2 2
I3 3 MUX
I4 4 8X1
I5 5
I6 6
I7 7 0 Y
S3 MUX
1 2X1
S2
S1 1
S0
I8 0
I9 1
I10 2
I11 3 MUX
I12 4 8X1
I13 5
I14 6
I15 7
3.7. Problema 7
Sa se construiasca diagrama logica a unui demultiplexor de 2 biti.
Un demultiplexor de tip 1x2n este un circuit logic combinational cu functionare duala
multiplexorului: in functie de combinatia de valori de pe cele n linii de selectie, depune pe una
din cele 2n linii de iesire valoarea primita pe un ica linie de intrare in circuit.
Rezolvare
Schematic, un demultiplexor pe 2 biti se reprezinta astfel:
43
ARHITECTURA CALCULATOARELOR Anca Vasilescu
O0
DMUX O1
I 1X4 O2
O3
S0 S1
O
I S0S0S1S1
ISOS1
S0
IS0 S1=O1
S1
IS0S1 =O2
IS0S1=O3
NOTIE
44
ARHITECTURA CALCULATOARELOR Anca Vasilescu
4.1. Problema 1
Fie un circuit logic secvential cu o intrare, notata x si cu o iesire, notata y. Circuitul
consta din doi bistabili de tip D, pentru acre intrarile sunt notate D A, respectiv DB , iar iesirile cu
A, respectiv B.
Ecuatiile care definesc valorile puse pe liniile de circui sunt:
DA = Ax + Bx
DB = Ax
y = Ax + Bx
Sa se reprezinte grafic schema acestui circuit secvential.
Rezolvare
Reprezentarea cu porti a acestui circuit este:
DA
D Q A
X
C A
DB
D Q B
C
Clock
4.2. Problema 2
Fie un circuit secvential cu doi bistabili de tip D, ale caror intrari sunt numite DA si DB .
Circuitul are doua intrari, x si y si o iesire, z. Ecuatiile intrarilor in bistabili si expresia iesirii z
sunt:
DA = xy + xA
DB = xB + xA
z=B
a) Sa se deseneze diagrama logica a circuitului;
45
ARHITECTURA CALCULATOARELOR Anca Vasilescu
x DA A
D Q
y C
DB B=z
D Q
Clock
x y A B A-urmator B-urmator
0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 0 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 1 1
0 1 1 0 1 0
0 1 1 1 1 1
1 0 0 0 0 0
1 0 0 1 0 0
1 0 1 0 1 1
1 0 1 1 1 1
1 1 0 0 0 0
1 1 0 1 0 0
1 1 1 0 1 1
1 1 1 1 1 1
46
ARHITECTURA CALCULATOARELOR Anca Vasilescu
4.3. Problema 3
Sa se reprezinte un circuit basculant bistbil de tip D folosind unul de tip JK.
Rezolvare
Tinand cont de tabelele de functionare pentru bistabilii de tip D si JK rezulta urmatoarea
constructie corecta:
J
D Q
Clock
NOTIE
47
ARHITECTURA CALCULATOARELOR Anca Vasilescu
5. Probleme cu registri
5.1. Problema 1
Continutul initial al unui registru de deplasare este 11011011 (registrul este pe 8 biti). Se
aplica de sase ori deplasarea la dreapta cu intrarea seriala 101101. Care este continutul registrului
respectiv dupa fiecare deplasare?
Rezolvare
11011011 este continutul initial al registrului;
11101101 este continutul dupa prima deplasare;
01110110 este continutul dupa a doua deplasare;
10111011 este continutul dupa a treia deplasare;
11011101 este continutul dupa a patra deplasare;
01101110 este continutul dupa a cincea deplasare;
10110111 este continutul dupa ultima deplasare;
In reprezentarea continutului registrului la fiecare pas am folosit urmatoarele conventii:
- bitul care intra pe intrarea seriala la fiecare pas este reprezentat cu caracter inclinat;
- bitii care se deplaseaza, dar au intrat de pe intrarea principala la pasii anteriori sunt
reprezentati cu caractere subliniate;
- bitii care se deplaseaza si fac parte din continutul initial al registrului sunr reprezentati
cu caractere ingrosate
Observatie
Aceeasi problema se poate pune considerand ca registrul executa o microoperatie de
deplasare la stanga. Care este in acest caz continutul final al registrului dupa sase deplasari?
5.2. Problema 2
Sa se analizeze functionarea circuitului urmator si sa se justifice faptul ca este un circuit
de deplasare.
Input Left Input Right
Shift Enable D0 D1 D2 D3
S0 S1 S2 S3
48
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezolvare
Acest circuit functioneaza conform cu urmatoarele reguli:
1) daca ShiftEnable = 0 atunci pe iesirile S 0, S1, S2, S3 avem respectiv, valorile de pe intrarile:
D1, D 2, D 3, InputRight. Se observa de aici ca circuitul functioneaza cu deplasare la dreapta.
2) daca ShiftEnable = 1 atunci pe iesirile S 0, S1, S2, S3 avem respectiv, valorile de pe intrarile:
InputLeft, D 1, D 2, D 3. Se observa de aici ca circuitul functioneaza cu deplasare la stanga.
5.3. Problema 3
Sa se deduca rolul urmatorului circuit:
A0 R0
B0
A1
R1
B1 Y
A2 R2
B2
A3 R3
B3
Rezolvare
Pentru fiecare i { 0, 1, 2, 3} tabela de valori pentru lini a R i = Ai Bi este:
Ai Bi AiBi
0 0 0
0 1 1
1 0 1
1 1 0
De aici putem da urmatoarea interpretare pentru valorile lui R i
0, A i Bi
R i=
1, Ai Bi
Valoarea Y este data de Y = NOR(R 0, R 1, R2 , R3), deci
1, cand R0 R1 R2 R3 0
Y=
0, in rest
Coroborand exprimarile pentru R i, i { 0, 1, 2, 3} si pentru Y, avem ca
1, candA B
Y=
0, candA B
unde, prin A B am inteles ca ( i { 0, 1, 2, 3} ) [ Ai = Bi ], adica continutul registrului A este
identic cu continutul registrului B.
In concluzie, putem spune ca circuitul propus este un circuit comparator pe 4 biti
deoarece compara continutul a doi registri A si B, fiecare pe 4 biti si transmite la ieisre valoarea
1 daca continuturile sunt identice si valoarea 0 daca continuturile difera cel putin printr -o pozitie.
5.4. Problema 4
Pornind de la reprezentarea logica a registrului de numarare binara prezentat la curs, sa se
construiasca un registru pentru microoperatia de numarare binara inversa.
49
ARHITECTURA CALCULATOARELOR Anca Vasilescu
Rezolvare
Vom construi aceasta numaratoare pe 2 biti.
Pentru a deduce structura logica a registrului de numarare inversa trebuie sa determinam
mai intai starile succesive ale registrului. Daca starea initiala este 00 atunci starile urmatoare vor
fi: 11, 10, 01, 00, 11, 10, 01, s.a.m.d.
Se observa ca aceste strai se repeta cu o periodicitate de patru stari: 00, 11, 10, 01.
Regulile care se pot stabili pentru determinarea unica a starii urmatoare pornind de la starea
curenta sunt:
1) bitul cel mai putin semnificativ se complementeaza intotdeauna;
2) oricare dintre ceilalti biti se complementeaza numai daca toti bitii de rang mai mic sunt 0.
Observatie
Aceste reguli sunt analoage celor de la numaratoarea directa, cu deosebirea la regula a
doua ca bitul se complementeaza daca are numai 0 la dreapta si nu numai 1, ca la numaratoarea
directa.
Pe baza acestor reguli si a observatiei anterioare care da asemanarea cu registrul de
numarare directa, se poate construi circuitul logic folosind tot circuite basculante bistabile de tip
JK:
Count Enable
J Q A0
C
A1
J Q
C
K
Clock
NOTIE
50
ARHITECTURA CALCULATOARELOR Anca Vasilescu
6. Probleme recapitulative
Problemele propuse in acest capitol au un grad mai mare de dificultate. O astfel de
problema poate folosi cunostintele din mai multe dintre capitolele anterioare.
6.1. Problema 1
Sa se construiasca un convertor paralel serie.
Rezolvare
Ne propunem sa construim un atfel de circuit pe 8 biti. Un circuit convertor paralel
serie primeste simultan (in paralel) pe 8 lini de intrare de date valorile de intrare, pe care le
depune succesiv (in serie) pe unica iesire din circuit.
Un model imediat pentru un astfel de circuit foloseste un multiplexor de tip 8x1, pentru
care, configuratiile succesive ale valorilor de pe intrarile de selectie trebuie sa asigure ca MUX
depune pe iesire, in ordinea I0, I1,, I7, valorile primite pe intrarile de date. Pentru a asigura
aceste configuratii succesive pe intrarile de selectie, acestea isi vor prelua valorile dintr-un
registru de numarare de trei biti.
I0 0
I1 Registru 1
I2 2 Y
I3 cu
3 MUX
I4 incarcare 4 8X1
I5 5
I6 paralela 6
I7 7
S0 S1 S2
Registru de numarare
Enable
Starea initiala a registrului de numarare trebuie sa fie 000 pentru ca prima valoare depusa
de MUX pe iesire sa fie ceea ce primeste pe intrarea I0. Registrul de numarare va trece prin toate
starile distincte succesive, pana la starea 111, care corespunde momentului in care MUX depune
pe iesire valoarea primita pe intrarea I 7.
Valoarea de pe intrarea de validare Enable a functionarii circuitului va asigura ca:
la un anumit impuls de tact se incarca simultan (in paralel) valori pe liniile de date I0, I1,,
I7;
se initializeaza starea registrului de numarare cu configuratia 000;
atat timp cat registrul de numarare parcurge un ciclu de stari distincte (de la 000 la 111) nu
se incarca alte valori pe intrarile I ale multiplexorului.
In acest fel, MUX asigura depunerea pe iesirea Y a intrarilor I 0, I1,, I7 bit dupa bit.
6.2. Problema 2
Sa se construiasca un convertor serie paralel.
Rezolvare
De data aceasta se pune problema inversa fata de cazul din problema anterioara. De
aceea, este de asteptat ca circuitul corespunzator unui convertor serie paralel sa foloseasca un
51
ARHITECTURA CALCULATOARELOR Anca Vasilescu
demultiplexor. In plus, trebuie asigurata depunerea simultana (in paralel) a valorilor pe liniile de
iesire din circuit. Aceasta functiune este preluata de poarta AND legata la intrarea de validare
Load a circuitului cu incarcare paralela.
0
1 Registru
I 2
cu
DMUX 3
1X8 4 incarcare
5 paralela
6
7
Load
S0 S 1 S 2
Registru de numarare
6.3. Problema 3
Sa se construiasca un circuit logic secvential cu doua intrari notate E si x si care este
format din doua CBB-JK, ale caror iesiri sunt notate A si B. Valorile curente ale iesirilor A si B
determina la momentul respectiv starea circuitului.
Daca la momentul curent starea circuitului este notata Q t atunci starea urmatoarea, Q t+1,
rezulta din urmatoarea schema de functionare a circuitului:
1) daca E = 0 atunci Q t+1 = Qt;
2) daca E = 1 si x = 1 atunci circuitul functioneaza ca numaratoare directa;
3) daca E = 1 si x = 0 atunci circuitul functioneaza ca numaratoar e inversa.
Rezolvare
Daca A si B sunt valorile curente ale iesirilor din bistabilii de tip JK atunci notam cu A * si
B* respectiv valorile de pe iesiri la momentul urmator.
Deci Qt (A, B) si Q t+1 (A * , B*).
Conform cu tabela de valori, vom reprezenta circuitul pornind de la schemele de
reprezentare pentru registrele de numarare.
Tabela de valori pentru functionarea acestui circuit este urmatoarea:
E x A B A* B*
0 0 0 0 0 0
0 1 1 1 1 1
1 0 0 0 1 1
1 0 0 1 0 0
1 0 1 0 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 1 1 0
1 1 1 0 1 1
1 1 1 1 0 0
52
ARHITECTURA CALCULATOARELOR Anca Vasilescu
E
J Q A
K
X
J Q B
INV A
A
ENA
B
ENB
S
Sumator complet
F0
F1
Decodor T OUT
Semnificaia intrrilor:
intrri de date: A, B;
intrri de selecie: F 0, F1;
intrri de validare: ENA, ENB;
INVA intrare de inversare pentru valoarea de pe intrarea A;
Operaia de scdere se efectueaz ca adunarea desczutului cu opusul scztorului, unde
prin opus ne referim la complementul fa de 2 (se complementeaz toi biii i se adun 1 la
rezultat).
Inelegerea circuitului se poate testa prin completarea corect a valorilor de ieire pentru
diferite combinaii de intrare, ntr-un tabel cu structura urmtoare:
53
ARHITECTURA CALCULATOARELOR Anca Vasilescu
54
ARHITECTURA CALCULATOARELOR Anca Vasilescu
A0 A1 CS RD
0 0 Select cuvnt 0 0 NU 0 WRITE
0 1 Select cuvnt 1 1 DA 1 READ
1 0 Select cuvnt 2
1 1 Select cuvnt 3
NOTIE
55
ARHITECTURA CALCULATOARELOR Anca Vasilescu
56
ARHITECTURA CALCULATOARELOR Anca Vasilescu
CIT LA 0: 26 84
CIT LB Citirea coeficienilor 2. 26 85
CIT LC 4: 26 86
LA 6: 1 84
* 2 8: 13 2
T3 T3 :=2*a 10: 2 87
0 12: 1 0
LB 14: 12 85
/ T3 16: 14 89
T1 T1 := b/(2*a) 18: 2 87
T3 20: 1 89
* 2 22: 13 2
* LC 24: 13 86
T2 T2 := 4*a*c 26: 2 88
LB 28: 1 84
* LB 30: 13 85
T2 A := b 2 4*a*c 32: 12 88
/ T3 34: 14 89
/ T3 A:=(b2 4*a*c) / [(2*a) 2] 36: 14 89
> E1 Da, >0 38: 21 62
= E2 Da, =0 40: 23 56
TIP T1 Tiprete partea real 42: 27 87
0 Anuleaz val din A 44: 1 0
T2 46: 12 88
T2 48: 2 88
T2 A:=sqrt () 50: 15 88
T2 52: 2 88
TIP T2 Tiprete partea imaginar 54: 27 88
STOP 56: 28 0
E2: TIP T1 Tiprete soluia unic 58: 27 87
STOP 60: 28 0
E1: T2 A:= sqrt() 62: 15 88
T2 64: 2 88
T1 66: 1 87
T2 68: 12 88
T3 70: 2 89
TIP T3 Tiprete x 1=(b) / (2*a) 72: 27 89
57
ARHITECTURA CALCULATOARELOR Anca Vasilescu
T1 74: 1 87
+ T2 76: 11 88
T3 78: 2 89
TIP T3 Tiprete x 2=(b+) / (2*a) 80: 27 89
STOP 82: 28 0
LA: a 84:
LB: b 85:
LC: c 86:
T1: b / (2*a) 87:
T2: b2 4*a*c 88:
T3: 89:
58