1) Los datos y las instrucciones se almacenan en una sola memoria de lectura-escritura.

Los contenidos de esta memoria se direccionan indicando su posicin, sin considerar el

tipo de dato contenido en la misma.

La ejecucin se produce siguiendo una secuencia de instruccin tras instruccin (a no

ser que dicha secuencia se modifique explcitamente).

2) Un ciclo de instruccin consiste en la captacin de la instruccin, seguida de ninguno o

varios accesos a operandos, ninguno o varios almacenamientos de operandos, y la
comprobacin de las interrupciones.
3) Procesador-Memoria: deben transferirse datos desde la CPU a la memoria, o desde la
memoria a la CPU.
Procesador-E/S: deben transferirse datos a o desde el exterior mediante transferencias
entre la CPU y un mdulo de E/S.
Procesamiento de Datos: la CPU ha de realizar alguna operacin aritmtica o lgica con
los datos.
Control: una instruccin puede especificar que la secuencia de ejecucin se altere. Por
ejemplo, la CPU capta una instruccin de la posicin 149 que especifica que la siguiente
instruccin debe captarse de la posicin 182. La CPU registrar este hecho poniendo en el
contador de programa 182. As, en el prximo ciclo de captacin, la instruccin se cargar
desde la posicin 182 en lugar de desde la posicin 150
4) Clculo de la direccin de la instruccin: determina la direccin de la siguiente
instruccin a ejecutar. Normalmente, esto implica aadir un nmero fijo a la direccin de
la instruccin previa. Por ejemplo, si las instrucciones tienen un tamao de 16 bits y la
memoria se organiza en palabras de 16 bits, se suma 1 a la direccin previa. En cambio, si
la memoria se organiza en bytes (8 bits) direccionables individualmente, entonces hay que
sumar 2 a la direccin previa.

Captacin de instruccin : la CPU lee la instruccin desde su posicin en memoria.

Decodificacin de la operacin indicada en la instruccin : analiza la instruccin para

determinar el tipo de operacin a realizar y el (los) operando(s) a utilizar.

Clculo de la direccin del operando: si la instruccin implica una referencia a un

operando en memoria o disponible mediante E/S, determina la direccin del operando.

Captacin de operando: capta el operando desde memoria o se lee desde el dispositivo

de E/S.

Operacin con los datos : realiza la operacin indicada en la instruccin.

Almacenamiento de operando: escribe el resultado en memoria o lo saca a travs de un

dispositivo de E/S.
5) Prcticamente todos los computadores disponen de un mecanismo mediante el que otros
mdulos (E/S, memoria) pueden interrumpir el procesamiento normal de la CPU.
En primer lugar las interrupciones proporcionan una forma de mejorar la eficiencia del
procesador.

6)
7) La primera es desactivar las interrupciones mientras se est procesando una interrupcin.
Una interrupcin inhabilitada simplemente significa que el procesador puede y debe
ignorar la seal de peticin de interrupcin. Si se produce una interrupcin en ese
momento, generalmente se mantiene pendiente y ser examinada por el procesador una
vez este haya activado las interrupciones. As, cuando un programa de usuario se est
ejecutando y se produce una interrupcin, las interrupciones se inhabilitan
inmediatamente. Despus de que la rutina de gestin de interrupcin termine, las
interrupciones se habilitan antes de que el programa de usuario prosiga, y el procesador
comprueba si se han producido interrupciones adicionales. Esta aproximacin es correcta
y simple, puesto que las interrupciones se manejan en un orden secuencial estricto. El
inconveniente del enfoque anterior es que no tiene en cuenta la prioridad relativa ni las
solicitudes con un tiempo crtico. Por ejemplo, cuando llega una entrada desde la lnea de
comunicaciones, esta debe tramitarse rpidamente para dejar espacio a los datos
 siguientes. Si los primeros datos no se han procesado antes de que lleguen los siguientes,
se pueden perder.
Una segunda alternativa consiste en definir prioridades para las interrupciones y permitir
que una interrupcin de prioridad ms alta pueda interrumpir a un gestor de interrupcin
de prioridad menor.
8) Un computador est constituido por un conjunto de unidades o mdulos de tres tipos
elementales (procesador, memoria, E/S) que se comunican entre s. En efecto, un
computador es una red de mdulos elementales. Por consiguiente, deben existir lineas
para interconectar estos mdulos. El conjunto de lneas que conectan los diversos
mdulos se denomina estructura de interconexin. El diseo de dicha estructura
depender de los intercambios que deban producirse entre los mdulos.

Memoria a procesador: el procesador lee una instruccin o un dato desde la memoria.

Procesador a memoria: el procesador escribe un dato en la memoria.
E/S a procesador: el procesador lee datos de un dispositivo de E/S a travs de un
mdulo de E/S.
Procesador a E/S: el procesador enva datos al dispositivo de E/S.
Memoria a E/S y viceversa: en estos dos casos, un mdulo de E/S puede intercambiar
datos directamente con la memoria, sin que tengan que pasar a travs del procesador,
utilizando el acceso directo a memoria (DMA).

9) Un bus es un camino de comunicacin entre dos o ms dispositivos. Una caracterstica

clave de un bus es que se trata de un medio de transmisin compartido.
El bus que conecta los componentes principales del computador (procesador, memoria,
E/S) se denomina bus del sistema. Las estructuras de interconexin ms comunes dentro
de un computador estn basadas en el uso de uno o ms buses del sistema.
El bus de sistema est constituido, usualmente, por entre cincuenta y cien lneas. A cada
lnea se le asigna un significado o una funcin particular. Aunque existen diseos de buses
muy diversos, en todos ellos las lneas se pueden clasificar en tres grupos funcionales:
lneas de datos, de direcciones y de control. Adems, pueden existir lneas de alimentacin
para suministrar energa a los mdulos conectados al bus.

10) Bus de datos, de direccin y de control.

11) 1. En general, a ms dispositivos conectados al bus, mayor es el retardo de propagacin.
Este retardo determina el tiempo que necesitan los dispositivos para coordinarse en el uso
del bus. Si el control del bus pasa frecuentemente de un dispositivo a otro, los retardos de
propagacin pueden afectar sensiblemente a las prestaciones.
2. El bus puede convertirse en un cuello de botella a medida que las peticiones de
transferencia acumuladas se aproximan a la capacidad del bus. Este problema se puede
resolver en alguna medida incrementando la velocidad a la que el bus puede transferir los
datos y utilizando buses ms anchos (por ejemplo incrementando el bus de datos de 32 a
64 bits). Sin embargo, puesto que la velocidad de transferencia que necesitan los
dispositivos conectados al bus (por ejemplo, controladores de grficos y de vdeo,
 interfaces de red) est incrementndose rpidamente, es un hecho que el bus nico est
destinado a dejar de utilizarse.
Por consiguiente, la mayora de los computadores utilizan varios buses, normalmente
organizados jerrquicamente. Una estructura tpica se muestra en la Figura 3.18a. Hay un
bus local que conecta el procesador a una memoria cach y al que pueden conectarse
tambin uno o ms dispositivos locales. El controlador de memoria cach conecta la cach
no solo al bus local sino tambin al bus de sistema, donde se conectan todos los mdulos
de memoria principal. Como se discute en el Captulo 4, el uso de una cach alivia la
exigencia de soportar los accesos frecuentes del procesador a memoria principal. De
hecho, la memoria principal puede pasar del bus local al bus de sistema. De esta forma, las
transferencias de E/S con la memoria principal a travs del bus de sistema no interfieren la
actividad del procesador.
Es posible conectar controladores de E/S directamente al bus de sistema. Una solucin
ms eficiente consiste en utilizar uno o ms buses de expansin. La interfaz del bus de
expansin regula las transferencias de datos entre el bus de sistema y los controladores
conectados al bus de expansin. Esta disposicin permite conectar al sistema una amplia
variedad de dispositivos de E/S y al mismo tiempo aislar el trfico de informacin entre la
memoria y el procesador del trfico correspondiente a las E/S.

12)
13) El bus PCI (Peripheral Component Interconnect, Interconexin de Componente Perifrico)
es un bus muy popular de ancho de banda elevado, independiente del procesador, que se
puede utilizar como bus de perifricos o bus para una arquitectura de entreplanta.
Comparado con otras especificaciones comunes de bus, el PCI proporciona mejores
prestaciones para los subsistemas de E/S de alta velocidad (por ejemplo, los adaptadores
de pantalla grfica, los controladores de interfaz de red, los controladores de disco, etc.).
El estndar actual permite el uso de hasta 64 lneas de datos a 66 MHz, para una velocidad
de transferencia de 528 MB, o 4,224 Gbps. Pero no es precisamente su elevada velocidad
la que hace atractivo al PCI. El PCI ha sido diseado especficamente para ajustarse,
econmicamente a los requisitos de E/S de los sistemas actuales; se implementa con muy
pocos circuitos integrados y permite que otros buses se conecten al bus PCI.