UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, Decana de Amrica)

FACULTAD DE INGENIERA ELECTRNICA Y

ELCTRICA

INFORME FINAL N5

CURSO : CIRCUITOS DITALES 1

PROFESORA : CASIMIRO PARIASCA OSCAR

ALUMNOS : 15190145 CUENTAS LARRAURI RENATO PAOLO

15190172 VILLANUEVA ARQUINIGO JESUS ANGEL

15190156 CORTES TORRES MERVIN

15190022 PATRICIO CLAUDIO EDWIN JONNY

Ciudad Universitaria, MAYO 2017.

LABORATORIO 5: Circuitos codificadores y decodificadores.
I. OBJETIVO:
Analizar y comprobar el funcionamiento de circuitos lgicos especiales tales como
circuitos codificadores y decodificadores.

II. MATERIALES Y EQUIPO:

CI. TTL: 74LS00, 74LS04, 74LS08, 74LS10, 74LS20, 74LS30, 74LS32, 74LS47, 74LS147,
74LS139, 74LS138, 74LS154, 74LS155.
8 Diodos LED, 2 Resistencias R=1Kohm, 8 Resistencias R=120 ohm, 8 Resistencias
R=4.7Kohm, watt; display de nodo comn, dipswitch.
Protoboard. Alambre slido AWG No. 30 diferentes colores; pelador de alambre;
alicate de punta.
Fuente de Voltaje C.C. regulada de 5 Voltios; Multmetro.

III. CUESTIONARIO PREVIO:

IV. PROCEDIMIENTO EXPERIMENTAL:
2. Disear un circuito decodificador de 2 a 4, con salidas activas bajas, utilizando compuertas
bsicas. Verificar su funcionamiento. Comparar con el funcionamiento del CI 74LS139.

3. Implementar experimentalmente las preguntas restantes del cuestionario previo.

V. CUESTIONARIO FINAL:
1. Presente las simulaciones y comentarios de los circuitos verificados en la parte
experimental.

------------------------------------------------------------------------------------------------------------------------------

2. Indique la forma de utilizacin de un decodificador para generar una funcin lgica

determinada.

Un decodificador produce los 2^n minitrminos de n variables de entrada. Puesto que

cualquier funcin booleana es susceptible de expresarse como suma de minitrminos, es
posible utilizar un decodificador para generar los minitrminos y una compuerta OR externa
para formar la suma lgica. As, cualquier circuito combinacional con n entradas y m salidas se
puede implementar con un decodificador de n a 2^n lneas y m compuertas OR.

El procedimiento para implementar un circuito combinacional con un decodificador y

compuertas OR requiere expresar la funcin booleana del circuito como suma de
minitrminos. Entonces se escoge un decodificador que genere todos los minitrminos de las
variables de entrada. Las entradas a cada compuerta OR se escogen de entre las salidas del
decodificador, de acuerdo con la lista de minitrminos de cada funcin. Ilustraremos este
procedimiento con un ejemplo que implementa un circuito sumador completo. De la tabla de
verdad del sumador completo, obtenemos las funciones para el circuito combinacional en
forma de suma de minitrminos:

Puesto que hay tres entradas y un total de ocho minitrminos, se necesita un decodificador de
3 a 8 lneas. La implementacin se muestra en la figura 4-21. El decodificador genera los ocho
minitrminos para x, y, z. La compuerta OR de la salida S forma la suma lgica de los
minitrminos 1, 2, 4 y 7. La compuerta OR de la salida C forma la suma lgica de los
minitrminos 3, 5, 6 y 7.

Una funcin con una lista larga de minitrminos requerir una compuerta OR con un gran
nmero de entradas. Una funcin con una lista de k minitrminos se expresa en su forma
complementada F empleando 2^n -k minitrminos. Si el nmero de minitrminos de una
funcin es mayor que 2^n /2, podremos expresar F con menos minitrminos. En tal caso,
resulta ventajoso utilizar una compuerta NOR para sumar los minitrminos de F. La salida de la
compuerta NOR complementa esta suma y genera la salida normal F. Si se usan compuertas
NAND para el decodificador, como en la figura 4-19, las compuertas externas debern ser
NAND en lugar de OR. El motivo es que un circuito de compuertas NAND de dos niveles
implementa una funcin de suma de minitrminos y equivale a un circuito AND-OR de dos
niveles.
------------------------------------------------------------------------------------------------------------------------------

3. Qu hay de malo con el circuito de la figura? Explique respecto al decodificador y a los

dispositivos triestado. Sugiera un cambio que elimine ese problema.
Tenemos la siguiente grfica:

Solucin.

Tenemos que EN_L est conectado tanto a 1G_L como a 2G_L. Por lo tanto, los dos
decodificadores se pueden activar al mismo tiempo haciendo dos buffers tristate activos, cuyas
salidas estn conectadas y causan drenaje de corriente excesivo. Podemos poner un inversor
de EN_L a 1G_L o 2G_L para resolver el problema.

------------------------------------------------------------------------------------------------------------------------------
4. Dada la funcin de 4 variables:

F (A, B, C, D) = A B + A C(/D) + BC + C D.

Se pide:

a) Disear la funcin utilizando el decodificador 4 a 16 con salidas activas en bajo (74LS154).

b) Aadir en cada caso las puertas lgicas adicionales mnimas que se consideren necesarias.

------------------------------------------------------------------------------------------------------------------------------

5. Indique las posibles fallas para cada uno de los circuitos (a), (b), (c) mostrados en la figura:

------------------------------------------------------------------------------------------------------------------------------

6. Presente aplicaciones de un decodificador.

Un decodificador o descodificador es un circuito combinacional, cuya funcin es inversa a la

del codificador, es decir, convierte un cdigo binario de entrada (natural, BCD, etc.) de N bits
de entrada y M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a
2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de
entrada. Normalmente, estos circuitos suelen encontrarse como decodificador
/ demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un
decodificador.

Su funcin principal es la de direccionar espacios de memoria. Un decodificador de N entradas

es capaz de direccionar 2N espacios de memoria.

Para poder direccionar 1Kib de memoria se necesitaran 10 bits, ya que la cantidad de salidas
seria 210, igual a 1024.

De esta manera:

Con 20 bits se tienen 220 lo que equivale a 1Mib.

 Con 30 bits se tienen 230 lo que equivale a 1Gib.

Algunas aplicaciones importantes de los decodificadores:

En la lnea telefnica, tenemos:

------------------------------------------------------------------------------------------------------------------------------
VI. CONCLUSIONES Y OBSERVACIONES: