Anda di halaman 1dari 21

UNIVERSIDAD NACIONAL

PEDRO RUIZ GALLO

FACULTAD DE CIENCIAS FSICAS


Y MATEMTICAS

INTEGRANTES :

SANCHEZ CARRANZA Alexander L.

CURSO :
Sistemas Digitales I
TEMA : perspectiva del funcionamiento y de las
Interconexiones del computador.
Componentes, estructura de interconexin
Estructura e interconexin de buses.

DOCENTE :
ING. ENRIQUE JAVIER RUIZ VEGA
GRUPO :
2

1
NDICE

1. Componentes del computador

2. Funcionamiento del computador

Los ciclos de capacitacin y ejecucin

Interrupciones

Funcionamiento de las E/S

3. Estructuras de interconexin

4. Interconexin de buses

Estructura del bus

Jerarqua de buces mltiples

Elemento de diseo de un bus

5.PCI

Bibliografa

Componentes del computador

2
Tal diseo se conoce con el nombre de arquitectura de von neumann y se basa
en tres conceptos:
Los datos y instrucciones se almacenan en una sola memoria de lectura
escritura.
Los contenidos de esta memoria se direccionan indicando su posicion, sin
considerara el tipo de dato contenida en la misma.
La ejecucion se produce siguiendo una secuencia de instrucciones tras
instrucciones(a no ser que dicha secuencia se modifique explicitamente).
Se construye una configuracion de uso general de funciones logicas y aritmeticas
Este hardware realizara funciones diferentes segn las seales de control
aplicadas. En el caso del hardware especifico, el sistema acepta datos y produce
resultados

3
As, en lugar de reconfigurar el hardware para cada nuevo programa, el
programador simplemente necesita proporcionar un nuevo conjunto de
seales de control.
Cmo se suministra las seales de control?
El programa es realmente una secuencia de pasos. En cada paso, se
realiza una operacin aritmtica o lgica con ciertos datos.
Para cada paso, se necesita un nuevo conjunto de seales de control. La
solucin consiste en asociar un cdigo especifico a cada posible conjunto
de seales de control, y aadir al hardware de uso general las seales de
control a partir del cdigo (figura b).
Programar es ahora mucho ms fcil. En lugar de tener que reconfigurar
el hardware para cada programa, todo lo que se necesita es proporcionar
una nueva secuencia de cdigos.
Cada cdigo es, de hecho una instruccin, y una parte del hardware
interpreta cada instruccin y genera las seales de control.
Para distinguir este nuevo mtodo de programar, una secuencia de
cdigos o instrucciones se denomina software.
La figura b muestra dos componentes esencial del sistema: un intrprete
de instrucciones y un mdulo de uso general para las funciones
aritmticas y lgicas. Estos dos elementos constituyen la CPU.
Se requieren varios componentes adicionales para que el computador
pueda funcionar. Los datos y las instrucciones deben introducirse en el
sistema. Para eso se necesita algn tipo de mdulo de entrada.
Este mdulo contiene los componentes bsicos para captar datos e
instrucciones en cierto formato y traducirlos al formato de seales que
utiliza el sistema. Se necesita un medio para proporcionar los resultados,
el mdulo de salida. Globalmente, estos mdulos se conocen con el
nombre de componentes de E/S (entrada/salida).
Se necesita un componente ms. Un dispositivo de entrada proporcionara
los datos y las instrucciones secuencialmente, uno tras otro.
Pero un programa no siempre ejecuta las instrucciones segn la misma
secuencia; puede saltarse ciertas instrucciones.
De la misma forma, las operaciones con datos pueden necesitar acceder
a ms de un operando y segn una secuencia determinada. Por ello, debe
existir un sitio para almacenar temporalmente tanto las instrucciones
como los datos.
Este mdulo se llama memoria, o memoria principal para distinguirlo de
los perifricos y la memoria externa.

4
Von Neumann indico que la misma memoria podra ser usada tanto para
las instrucciones como para los datos.
Figura 3.2 muestra estos componentes de alto nivel y sugiere las
interacciones entre ellos. Tpicamente, la CPU se encarga del control.
Intercambia datos con la memoria. Para ello, usualmente utiliza dos
registros internos (en la CPU): un registro de direcciones de memoria
(MAR, Memory address register), que especifica la direccin en memoria
de la prxima lectura o escritura, y un registro para datos de memoria
(MBR, memory buffer register), que contiene el dato que se va a escribir
en memoria o donde se escribe el dato que se va a leer de memoria.
Igualmente, un registro de direcciones de E/S (E/SAR, E/S buffer register)
se utiliza para intercambiar datos entre un mdulo de E/S y la CPU.
Un mdulo de memoria consta de un conjunto de posiciones, designadas
por direcciones numeradas secuencialmente. Cada posicin contiene un
nmero binario que puede ser interpretado como una instruccin o como
un dato. Un mdulo de E/S transfiere datos desde los dispositivos
externos a la CPU y a la memoria, y viceversa. Contiene los registros
(buffers) internos para almacenar los datos temporalmente, hasta que
puedan enviarse.
Revisaremos cmo funcionan estos cuando ejecutan programas.

5
3.2 FUNCIONAMIENTO DEL COMPUTADOR
La funcin bsica que realiza un computador es la ejecucin de un programa,
constituido por un conjunto de instrucciones almacenadas en memoria. El
procesador es precisamente el que se encarga de ejecutar las instrucciones
especificadas en el programa. Esta seccin proporciona una revisin de los
aspectos clave en la ejecucin de un programa, que en su forma ms simple
consta de dos etapas: el procesador lee (capta) la instruccin de memoria, y la
ejecuta.
La ejecucin del programa consiste en la repeticin del proceso de captacin de
instruccin y ejecucin de instruccin. Por supuesto, la ejecucin de la
instruccin puede a su vez estar compuesta de cierto nmero de pasos.
El procesamiento que requiere una instruccin se denomina ciclo de
instruccin. Se representa en la figura 3.3 utilizando la descripcin simplificada
de dos etapas explicada ms arriba. Los dos pasos se denotan como ciclo de
capacitacin y ciclo de ejecucin. La ejecucin del programa se para solo si
la maquina se desconecta, se produce algn tipo de error irrecuperable o
ejecuta una instruccin del programa que detiene al computador.

LOS CICLOS DE CAPACITACION Y EJECUCION


Al comienzo de cada ciclo de instruccin, la CPU capta una instruccin de
memoria. En una CPU tpica, se utiliza un registro llamado contador de
programa (PC, program counter) para seguir la pista de la instruccin que debe
captarse a continuacin. A no ser que se indique otra cosa, la CPU siempre
incrementa el PC despus de captar cada instruccin, es decir la instruccin
situada en la siguiente direccin de memoria.
Ejemplo, un computador en el que cada instruccin ocupa una palabra de
memoria de 16 bits. Se supone que el contador de programa almacena el valor
300. La CPU captara la prxima instruccin almacenada en la posicin 300. En
los siguientes ciclos de instrucciones, captara las instrucciones almacenadas
en las posiciones 301, 302, 303, y as sucesivamente.
La instruccin captada se almacena en un registro de CPU conocido como
registro de instruccin (IR, instruction register). La instruccin se escribe
utilizando un cdigo binario que especifica la accin que debe realizar la CPU.

6
La CPU interpreta la instruccin y lleva a cabo la accin requerida. En general,
esta puede ser cuatro tipos:
Procesador memoria: deben transferirse datos desde la CPU a la
memoria, o desde la memoria a la CPU.
Procesador - E/S: deben transferirse datos a o desde el exterior
mediante transferencias entre la CPU y mdulo de E/S.
Procesamiento de datos: la CPU ha de realizar alguna operacin
aritmtica o lgica con los datos.
Control: una instruccin puede especificar que la secuencia de
ejecucin se altere (como la instruccin de salto IAS)
La ejecucin de una instruccin puede implicar una combinacin de estas
acciones. Considrese un ejemplo sencillo utilizado una maquina hipottica que
incluye las caractersticas enumeradas en la figura 3.4. El procesador posee un
nico registro de datos llamado

Acumulador (AC). Tanto las instrucciones como los datos son de 16 bits. As, es
conveniente organizar la memoria utilizando posiciones de 16 bits, o palabras.
El formato de instruccin indica que puede hacer 24=16 cdigos de operaciones
diferentes, y se pueden direccionar directamente hasta 2 12=4096 (4K) palabras
de memoria.
La figura 3.5 ilustra la ejecucin de una parte de un programa, mostrando las
partes relevantes de la memoria y los registros de la CPU1. El fragmento de
programa suma el contenido de la palabra de memoria en la direccin 940 con
el contenido de la palabra de memoria en la direccin 941 y almacena el

7
resultado en esta ltima posicin. Se requieren tres instrucciones, que
consumen tres ciclos de captacin y tres de ejecucin:
1. El contador de programa (PC) contiene el valor 300, la direccin de la
primera instruccin. esta instruccin (el valor hexadecimal 1940) se
caiga en el registro de instrucciones (IR).

Obsrvese que ese proceso implicara el uso del registro de direccin de


memoria (MAR) y el registro de datos de memoria (MBR). Por
simplicidad, se han ignorado estos registros intermedios.
2. Los primeros cuatro bits de IR (primer digito hexadecimal) indican que el
acumulador (AC) se va a cargar. Los restantes 12 bits (tres dgitos
hexadecimales) especifican la direccin (940) que se va a cargar.
3. El registro PC se incrementa, y se capta la siguiente instruccin (5941)
desde la direccin 301.
4. El contenido anterior de AC y el de la posicin de memoria 941 se
suman, y el resultado se almacena en AC.

8
5. El registro PC se incrementa, y se capta la siguiente instruccin (294)
desde la posicin 302.
6. El contenido de AC se almacena en la posicin 941.

Por ejemplo, la instruccin del PDP 11 expresada simblicamente como ADD


B, A almacena la suma de los contenidos de las posiciones B y A en la posicin
de memoria A. se produce un solo ciclo de instruccin con los siguientes pasos:
Se capta la instruccin ADD.
El contenido de la posicin de memoria A se lee y pasa al procesador
El contenido de la posicin de memoria B se lee y pasa al procesador.
Para que el contenido de A no se pierda, el procesador debe tener al
menos dos registros para almacenar valores de memoria, en lugar de un
solo acumulador.

se suman los dos valores.

El procesador escribe el resultado en la posicin de memoria A.

9
Figura 3.3. La figura tiene la forma de un diagrama de estados. Para un ciclo de
instrucciones dado, algunos estados pueden no darse y otros pueden visitarse
ms de una vez. Los estados se describen a continuacin:
Calculo de la direccin de la instruccin (IAC, instruction address
calculation): determina la direccin de la siguiente instruccin a ejecutar.
Normalmente, esto implica aadir un nmero fijo a la direccin de la
instruccin previa. Normalmente, esto implica aadir un nmero fijo a la
direccin de la instruccin previa. Por ejemplo, si las instrucciones tienen
un tamao de 16 bits y la memoria se organiza en palabras de 16 bits, se
suma 1 a la direccin previa.
En cambio, si la memoria se organiza en bytes (8 bits) direccionales
individualmente, entonces hay que sumar 2 a la direccin previa.
Captacin de instruccin: la CPU lee la instruccin desde su posicin
en memoria.
Decodificacin de la operacin indicada en la instruccin: analiza la
instruccin para determinar el tipo de operacin a realizar y el (los)
operando(s) a utilizar.
Calculo de la direccin del operando: si la instruccin implica una
referencia a un operando en memoria o disponible mediante E/S,
determina la direccin del operando.
Capacitacin de operando: capta el operando desde memoria o se lee
desde el dispositivo de E/S.
Operacin con los datos: realiza la operacin indicada en la instruccin.
Almacenamiento de operando: escribe el resultado en memoria o lo
saca a travs de un dispositivo de E/S.
INTERRUPCIONES
Prcticamente todos los computadores disponen de un mecanismo mediante el
que otros mdulos (E/S, memoria) pueden interrumpir el procesamiento normal
de la CPU. La tabla 3.1 enumera las clases de interrupciones ms comunes.

10
Los detalles de la generacin y el procesamiento de las instrucciones, sino
solamente concentrarse en la comunicacin entre mdulos que resultan de las
interrupciones.
En primer lugar las interrupciones proporcionan una forma de mejorar la
eficiencia del procesador.

El programa de E/S est constituido por tres secciones:


Una secuencia de instrucciones, rotulada con 4 en la figura, de
preparacin para la operacin de E/S a realizar.
La orden de E/S propiamente dicha.
Una secuencia de instrucciones, rotula con 5 en la figura, que terminan la
operacin de E/S.

Las interrupciones y el ciclo de instruccin. Con el uso de interrupciones, el


procesador puede dedicarse a ejecutar otras instrucciones mientras una
operacin de E/S est en curso.
Cuando el dispositivo externo pasa a estar preparado para actuar, es decir,
cuando est listo para aceptar ms datos del procesador, el mdulo de E/S de
este dispositivo externo enva una seal de peticin de interrupcin al
procesador. El procesador responde suspendiendo la operacin del programa
que estaba ejecutando y salta a un programa, conocido como gestor de
interrupcin, que da

Servicio a ese dispositivo concreto, y prosigue con la ejecucin del programa


original despus de haber dado dicho servicio al dispositivo.

11
Desde el punto de vista del programa de usuario, una interrupcin es
precisamente eso: una interrupcin en la secuencia normal de funcionamiento.
Cuando el procesamiento de la interrupcin se completa, la ejecucin prosigue
(figura 3.8). As, el programa de usuario no tiene que incluir ningn cdigo
especial para posibilitar las interrupciones; el procesador y el sistema operativo
son los responsables de detener el programa de usuario y despus permitir que
prosiga en el mismo punto.
Para permitir el uso de interrupciones, se aade un ciclo de interrupcin al ciclo
de instruccin, como muestra la figura 3.9. en el ciclo de interrupcin, el
procesador comprueba si se ha generado

Alguna interrupcin, indicada por la presencia una seal de interrupcin. Si no


hay seales de interrupcin pendientes, el procesador continuo con el ciclo de
captacin y accede a la siguiente instruccin del programa en curso. Si hay
alguna interrupcin pendiente, el procesador hace lo siguiente:
Suspende la ejecucin del programa en curso y guarda su contexto.
Esto significa almacenar la direccin de la siguiente instruccin a
ejecutar (contenido actual del contador de programa) y cualquier otro
dato relacionado con la actividad en curso del procesador.
Carga el contador del programa con la direccin de comienzo de una
rutina de gestin de interrupcin.
Interrupciones mltiples
Un programa puede estar recibiendo datos a travs de una lnea de
comunicacin e imprimiendo resultados.
La impresora generara interrupciones cada vez que complete una operacin de
escritura. El controlador de la lnea de comunicacin generara una interrupcin
cada vez que llegue una unidad de datos.

12
La unidad de datos puede ser un carcter o un bloque, segn el protocolo de
comunicacin.
FUNCIONAMIENTO DE LA E/S
Un mdulo de E/S (por ejemplo un contador de disco) puede intercambiar datos
directamente con el procesador. Igual que el procesador puede iniciar una
lectura o escritura en memoria, especificando la direccin de una posicin
concreta de la misma, el procesador tambin puede leer o escribir datos de (o
en) un mdulo de E/S.
3.3 ESTRUCTURA DE INTERCONEXION
Un computador est constituido por un conjunto de unidades o mdulos de tres
tipos elementales (procesador, memoria, E/S) que se comunican entre s.
El conjunto de lneas que conectan los diversos mdulos se denomina
estructura de interconexin.
El diseo de dicha estructura depender de los intercambios que deban
producirse entre los mdulos.
La figura 3.15 sugiere los tipos de intercambios que se necesitan indicando las
formas de las entradas y las salidas en cada tipo de modulo:
Memoria: generalmente, un mdulo de memoria est constituido por N
palabras de la misma longitud. A cada palabra se le asigna una nica
direccin numrica (0,1,,N-1)
Mdulo de E/S: la E/S es funcionalmente similar a la memoria. Hay dos
tipos de operaciones, leer y escribir

13
Procesador: el procesador lee instrucciones y datos, escribe datos una
vez los ha procesado, y utiliza ciertas seales para controlar el
funcionamiento del sistema. Tambin puede recibir seales de
instruccin.
La lista precedente especifica los datos que se intercambian. La estructura de
interconexin debe dar cobertura a los siguientes tipos de transferencias:
Memoria a procesador: el procesador lee una instruccin o un dato
desde la memoria.
Procesador a memoria: el procesador escribe un dato en la memoria.
E/S a procesador: el procesador lee datos de un dispositivo de E/S a
travs de un mdulo de E/S.
Procesador a E/S: el procesador enva datos al dispositivo de E/S.
Memoria a E/S y viceversa: en estos dos casos, un modulo de E/S
puede intercambiar datos directamente con la memoria, sin que tengan
que pasar a travs del procesador, utilizando el acceso directo a
memoria (DMA)

14
3.4 INTERCONEXION CON BUSES
Un bus es un camino de comunicacin entre dos o ms dispositivos. Una
caracterstica clave de un bus es que se trata de un medio de transmisin
compartido.
Estructura del bus
El bus de sistema est constituido, usualmente, por entre cincuenta y cien
lneas. A cada lnea se le asigna un significado o una funcin particular.
Aunque existen diseos de buses muy diversos, en todos ellos las lneas se
pueden clasificar en tres grupos funcionales (figura 3.16): lneas de tatos, de

Direcciones y de control. Adems, pueden existir lneas de alimentacin para


suministrar energa a los mdulos conectados al bus.
Las lneas de control se utilizan para controlar el acceso y el uso de las lneas
de datos y de direcciones. Puesto que las lneas de datos y direcciones son
compartidas por todos los componentes, deben existir una forma de controlar
su uso. Las seales de control transmiten tanto ordenes como informacin de
temporizacin entre los mdulos del sistema. Las seales de temporizacin
indican la validez de los datos y las direcciones. Las seales de rdenes
especifican las operaciones a realizar. Algunas lneas de control tpicas son:
Escritura en memoria: hace que el dato del bus se escriba en la
posicin direccionada.
Lectura de memoria: hace que el dato de la posicin direccionada se
situ en el bus.
Escritura de E/S: hace que el dato del bus se transfiera a travs del
puerto de E/S direccionado.
Lectura de E/S: hace que el dato del puerto de E/S direccionado se
situ en el bus.
Transferencia reconocida: indica que el dato se ha aceptado o se ha
situado en el bus.
Peticin de bus: indica que un mdulo necesita disponer del control del
bus.

15
Cesin de bus: indica que se cede el control del bus a un mdulo que lo
haba solicitado.
Peticin de interrupcin: indica si hay una interrupcin pendiente.
Interrupcin reconocida: seala que la interrupcin pendiente se ha
aceptado.

Reloj: se utiliza para sincronizar las operaciones.


Inicio: pone los mdulos conectados en su estado inicial-
el funcionamiento del bus se describe a continuacin. Si un mdulo desea
enviar un dato a otro debe hacer dos cosas: (1) obtener el uso del bus y (2)
transferir el dato a travs del bus. Si un mdulo desea pedir un dato a otro
modulo, debe (1) obtener el uso del bus y (2) transferir la peticin al otro
modulo mediante las lneas de control y direccin apropiadas. Despus debe
esperar a que el segundo mdulo envi el dato.
Jerarqua de buses mltiples
Si se conecta un gran nmero de dispositivos al bus, las prestaciones pueden
disminuir. Hay dos causas principales:
En general, a ms dispositivos conectados al bus, mayor es el retardo
de propagacin.
El bus puede convertirse en un cuello de botella a medida que las
peticiones de transferencia acumuladas se aproximan a la capacidad del
bus.

16
17
Elementos de diseo de un bus
Aunque existe una gran diversidad de diseos de buses, hay unos pocos
parmetros o elementos de diseo que sirven para distinguir y clasificar los
buses. La tabla 3.2 enumera los elementos clave.

Tipos de buses
Las lneas del bus se puede dividir en dos tipos genricos: dedicadas y
multiplexadas.

PCI
Interconexin de componentes perifricos (pci) Es un bus muy popular de
ancho de banda elevado, independiente del procesador, que se puede utilizar
como bus de perifricos o bus para una arquitectura de entreplanta.
Intel empez a trabajar en el PCI en 1990 pensando en sus sistemas basados
en el Pentium. Muy pronto Intel cedi sus patentes al dominio pblico y
promovi la creacin de una asociacin industrial.
El PCI est diseado para permitir una cierta variedad de configuraciones
basadas en microprocesadores, incluyendo sistemas tanto de uno como de
varios procesadores.

18
19
Estructura del bus
El bus PCI puede configurarse como un bus de 32 o 64 bits.

20
rdenes del PCI
La actividad del bus consiste en transferencias entre elementos conectados al
bus, denominndose maestro al que inicia la transferencia. Cuando un maestro
del bus adquiere el control del mismo, determina el tipo de transferencia que se
producir a continuacin. Durante la fase de direccionamiento de transferencia,
se utilizan las lneas C/BE para indicar el tipo de transferencia. Los tipos de
transferencia son:
Reconocimiento de interrupcin
Ciclo especial
Lectura de E/S
Escritura en E/S
Lectura de memoria

21

Anda mungkin juga menyukai