FACULTAD DE INGENIERA
ESCUELA ACADMICO PROFESIONAL DE INGENIERA
INFORMTICA
DEPARTAMENTO ACADMICO DE INGENIERA
CURSO : Circuitos y
Sistemas Digitales
2017 II
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
INDICE
CAPITULO I:
I. OBJETIVOS DEL PROYECTO .......................................................................... 3
II. MARCO TEORICO ............................................................................................ 3
CAPITULO II:
III. COMPONENTES Y DISPOSITIVOS .................................................................. 4
1. Contadores 74LS90 ........................................................................................ 4
2. Contadores 74LS193 ...................................................................................... 4
3. Compuerta Lgica AND 74LS08 ..................................................................... 5
4. Generador de pulsos LM555/NE555 ............................................................... 5
5. Display de 7 segmentos:................................................................................. 6
6. Decodificadores 74LS47 ................................................................................. 7
7. Fuente de alimentacin LPS ........................................................................... 7
8. Multmetro Digital ............................................................................................ 7
CAPITULO III:
IV. IMPLEMENTACION DEL RELOJ DIGITAL ....................................................... 8
1. Problema: ....................................................................................................... 8
2. Materiales: ...................................................................................................... 8
3. Procedimiento:................................................................................................ 9
4. Simulacin en el Circuit Maker........................................................................ 9
5. Reloj Digital .................................................................................................. 10
V. CONCLUSIONES ............................................................................................ 10
VI. BIBLIOGRAFIA ............................................................................................... 11
2
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
3
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
1. Contadores 74LS90
4
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
5
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
5. Display de 7 segmentos:
6
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
6. Decodificadores 74LS47
8. Multmetro Digital:
7
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
1. Problema:
2. Materiales:
8
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
3. Procedimiento:
- Asi, a la fuente se conecta un dispositivo 555, para que genere los pulsos de la
cadencia que queremos.
CPU
CPD
PL
MR
D3
D2
D1
D0
CPU
CPD
PL
MR
D3
D2
D1
D0
74LS193
74LS193
CPU
CPD
PL
MR
D3
D2
D1
D0
CPU
CPD
PL
MR
D3
D2
D1
D0
74LS193
74LS193
CPU
CPD
PL
MR
D3
D2
D1
D0
74LS193
Q1 CP1
Q2 CP2
TCU
TCD
TCU
TCD
TCU
TCD
Q3
Q2
Q1
Q0
TCU
TCD
TCU
TCD
Q3
Q2
Q1
Q0
Q3
Q2
Q1
Q0
TCU
TCD
Q3
Q2
Q1
Q0
Q3
Q2
Q1
Q0
Q3
Q2
Q1
Q0
A3
A2
A1
A0
test
RBI
A3
A2
A1
A0
test
RBI
74LS47
74LS47
A3
A2
A1
A0
test
RBI
74LS47
A3
A2
A1
A0
test
RBI
74LS47
A3
A2
A1
A0
test
RBI
74LS47
A3
A2
A1
A0
test
RBI
RBO
RBO
74LS47
RBO
g
f
e
d
c
b
a
g
f
e
d
c
b
a
RBO
g
f
e
d
c
b
a
RBO
RBO
g
f
e
d
c
b
a
g
f
e
d
c
b
a
g
f
e
d
c
b
a
V+ V+ V+
V+ V+
V+
74LS85 74LS85
ALARMA
A3 IA<B
A2 IA=B 74LS85 74LS85 74LS85 A3 IA<B
A1 IA>B A3 IA<B 74LS85 A3 IA<B A2 IA=B
A2 IA=B A3 IA<B A1 IA>B
A0 A3 IA<B A2 IA=B A2 IA=B
B3 A1 IA>B A2 IA=B A1 IA>B A1 IA>B A0
B2 A<B A0 A1 IA>B A0 B3
B3 A0 B2 A<B
B1 A=B A0 B3 B3 +
B0 A>B B2 A<B B3 B2 A<B B1 A=B
B1 A=B B2 A<B B0 A>B -
B2 A<B B1 A=B B1 A=B
B0 A>B B1 A=B B0 A>B B0 A>B Reset
B0 A>B
BZ1
+ -
9
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
5. Reloj Digital
V. CONCLUSIONES
10
Universidad Ricardo Palma
Facultad de Ingeniera
Circuitos y Sistemas Digitales
VI. BIBLIOGRAFIA
11