ETAPA DE SALIDA:
AMPLIFICADOR CLASE AB
PRESENTADO A:
ING. JULIAN ADOLFO RAMIREZ
UNIVERSIDAD SURCOLOMBIANA
INGENIERIA ELECTRONICA
NEIVA-HUILA
2017
RESUMEN
En esta primera parte del proyecto, se realizar el diseo del circuito de clase AB, adems de
las debidas simulaciones para comprobar si el diseo es el adecuado y se conocern los
conceptos de los componentes con los cuales se va a trabajar, adems de la teora del
Amplificador de potencia de clase AB.
En nuestro caso se dar prioridad a la ganancia de corriente, procurando no descuidar otros
aspectos como la estabilidad, la eficiencia, la distorsin armnica, etc.
Para el presente documento se realiza el anlisis y diseo de un amplificador de potencia
usando el Mosfet 2N7000G junto con el complementario que fuera en la mayor medida
posible a este, que para nuestro caso es un BST100
No se usa el encapsulado que se propone en la rbrica, ya que no se encuentra disponible en
los simuladores con los que se cuenta, complicando el proceso de diseo de esta etapa de
salida
Esta etapa de salida es la que se presume que se va a utilizar en el proyecto final de esta
asignatura
INTRODUCCION
OBJETIVOS
MARCO TEORICO
Amplificadores de potencia
Se ha utilizado para los circuitos lineales una sola forma de polarizar, que implico tambin
una determinada clase de funcionamiento, pero existe, no obstante, otras clases adems de la
ya utilizada. Entre las cuales estn:
-Clase A: Un amplificador con condiciones de operacin tales que, circule corriente por el
terminal de salida durante los 360 del ciclo de la seal de entrada.
-Clase B: un amplificador con condiciones de operacin tales que, circule corriente por el
terminal de salida durante 180 del ciclo de la seal de entrada.
-Clase AB: un amplificador con condiciones de operacin tales que, circule corriente por el
terminal de salida durante un ngulo de la seal de entrada tal que 180 < < 360.
-Clase C: Un amplificador con condiciones de operacin tales que, circule corriente por el
terminal de salida durante un ngulo de la seal de entrada menor a 180.
Amplificadores clase AB
Luego un pequeo voltaje positivo har que conduzca ale transistor NPN, 16 de forma
anloga el transistor funcionar con un pequeo voltaje negativo en la entrada. De acuerdo a
esto se indican las variantes de la Fig. 23, esto permite que los transistores entren en operacin
al recibir la seal de entrada.
La corriente de salida circula entre medio ciclo y el ciclo completo de la seal de entrada.
Transistor 2N7000
Principales caractersticas
Aplicaciones
Adecuado para baja tensin, y baja corriente, tales como el control de pequeos servo
motores, controladores de puerta MOSFET de potencia, y otras aplicaciones
de conmutacin.
BST100
Transistor D-MOS vertical de canal P envolvente variante TO-92 y diseado para uso en
rels, alta velocidad y transformadores de lnea.
Se realiz una serie de simulaciones, tanteando los componentes para ubicar el transistor en un punto
de trabajo adecuado.
Para determinar este punto se comienza por evaluar el voltaje VDS de ambos transistores, los cuales
deben estar en puntos de trabajo similares.
Primera prueba:
D1: 5.1v
D2: 5.6v
VDSQ1=40.66V
VDSQ2=1.34V
Para esta primera simulacin, los voltajes de polarizacin de los transistores resulto desequilibrado;
para luego de una detallada observacin en la datasheet y la polarizacin de los transistores, se hall
que la conexin del drenaje y la fuente del BST100 fue hecha de forma inadecua, alterando as el
equilibrio de la polarizacin, por lo cual se corrigi el problema y se volvi a probar el esquema que
se tena.
Segunda prueba:
VGSQ1=20.856v
VGSQ2=21.144v
ISQ1=ISQ2=323mA
Una vez reconectado Q2, se estabilizan los voltajes de polarizacin, pero se llega a otro problema: La
corriente DC que fluye por Q1 es mayor de la que este puede soportar, haciendo que el transistor se
sobrecaliente, por lo cual se le agregan dos resistencias en la terminal S se los transistores.
Tambin se agregan 2 capacitores conectados en paralelo a las resistencias en los drenajes de los
transistores para que la ganancia de la corriente en ac no se vea tan afectada.
Tercera prueba:
VDSQ1=19.33v
VDSQ2=19.62v
IDQ1=IDQ2=51.6mA
Con la adicin de las resistencias, la corriente de polarizacin de los transistores cae drsticamente,
pero se gana mayor estabilidad en el amplificador.
Luego de polarizado del circuito, se procede a probar la ganancia del amplificador; parara esto se
compara la corriente entrada y la resistencia en RL.
Cuarta prueba:
Iin= 92.4nApp
Io= 959App
= 0.37%
= = .
.
Se observa que el amplificador tiene una ganancia muy alta, lo cual significa que el diseo
funciono de manera satisfactoria; por ltimo, para optimizar la eficiencia del amplificador,
se reduce el voltaje de polarizacin, procurando evitar que la corriente no disminuya tanto, y
as la ganancia no decaiga ms del 80% de la ganancia inicial; para lo cual se lleg a lo
siguiente:
Iin= 117nApp
Io= 966App
A=8256
=5.24%
La eficiencia final mejora un 40.5% respecto a la polarizacin del diseo inicial; por otro
lado, esta eficiencia es relativa, pues seria valida solo si el voltaje de entrada fuera el mximo
que soportara el amplificador, sin embargo, mediante el simulador se prueba que este soporta
hasta un voltaje entre 4Vp sin alterar la ganancia, logrando as una eficiencia de
aproximadamente del 20.9%
ANALISIS DC
Para poder realizar el analisis correspondiente en DC, se analiza cada polarizacin por
separado, la de NMOS y la de PMOS, esto se hace suponiendo que se tiene en el nodo de
salida una tierra virtual y para luego si suponer el valor de la de los transistores, se
hace el clculo de los parmetros hbridos necesarios para realizar el analisis en AC
Para el 1:
1 1 1 = 0 (1)
Dado que:
1 = 1 (2)
Debido a que la resistencia interna al polarizar el diodo zener en inversa, tiene un valor muy
pequeo si se compara con el valor de la resistencia 1 , el voltaje 1 ser el de 1.
1 = 1 1
1 = 5.1 33 1 (3)
Para realizar el analisis se supone en primera instancia que el transistor mosfet se encuentra
en la regin de saturacin.
1 = (1 )2
2
1 = 0.05(3.18 2.1)2
1 = 58.32
El valor del se puede hallar con la ecuacin 1.
= 1 = 15 33 (58.32)
= 13.07
> ( )
13.07
Para el 2
+ 2 2 2 = 0
Dado que: 2 = 2 = 33 2
2 = 2(5)
2 = 2 2 = 5.6 + 33 1 (6)
2 = (1 )2
2
2 = 5.73 1 = 1.5
2 = 0.05(1.5 3.1)2
2 = 128
= + 2 = 15 + 33 (128)
= 10.776
2 < (1 )
8.27 < (1.7)
ANALISIS EN AC
Debido a que los parmetros de los dos transistores son similares, solo es necesario analizar
el ciclo positivo, por consiguiente se puede decir que el Q2 se encuentra apagado, as que el
circuito a analizar es el siguiente:
1 10
= = 10+50 = 0.9999996Ven
1 +
Se puede asumir que el sin embargo para que esto se cumpla se debe tener que,
1 > 10
|| |
= ( )
( || || ) + 1
(861.08|861.08|200)
= = 0.11 ( ) = 0.94
0.11(861.08||861.08||200) + 1
= y = ( + 1 )
(1 + ) 1 +
= = =
1 +
10+50
= 0.94 200 = 47000.235
La ganancia de corriente obtenida mediante clculos fue aproximadamente 5 veces la
ganancia de corriente simulada; pudiendo esto haberse dado por algn parmetro ignorado
durante el clculo de la corriente; sin embargo, se cumple el objetivo, el cual es demostrar
que el amplificador diseado posee una ganancia de corriente muy grande.
Analisis en frecuencias:
Para determinar el ancho de banda del amplificado, basta con realizar el anlisis en frecuencia
de uno de los transistores, pues como son de caractersticas similares, esto nos permite asumir
que tendrn el mismo ancho de banda de trabajo de cada uno; en este caso se hace el anlisis
de Q1:
Por lo cual como RG<< RD1, entonces este circuito tomara el valor de RD1, y como
el diodo se comporta como una fuente de voltaje, se le asignara el valor resistivo que
se asigna en la datasheet, por tanto:
Para RD1=550
1 1
1 : 211 = 2550250106 =1.56H
- Para C2:
1 1
1 : 1 = 1 = 148.86
2(1||)1 2(33|| )150106
0.11
- Para C2: En este caso la conexin del capacitor se encuentra en serie con
la carga a la salida y a tierra virtual, por lo tanto queda de la siguiente
manera:
1 1
2 : 22 = 2200250106 = 3.18HZ
Una vez halladas todas las frecuencias de corte bajas en cada capacitor, estas se suman:
Ci60pF
En la impedancia de entrada se ubicaran nuevamente el resistor RG y la resistencia de diodo,
pero como RG>>RD1, entonces zi=RD1
1
= = 4.8
2 550 60
Las diferencias vistas entre el ancho de banda calculado y el simulado se deben a que
Multisim usa un modelo ms real que el modelo usado para los clculos.
Vopp=193mVpp
(96.5)2
= = 23.28
2 200
Entonces:
= 2 = 46.56
EFICIENCIA
DISTORSION ARMONICA
Para este parmetro se evidencia una exagerado nivel de distorsin, pues el simulador arrojo
como resultado un nivel de distorsin del 22755.6%, es decir que en la salida casi toda la
seal de salida corresponde a los ruidos introducidos por el amplificador.
CONCLUSIONES
El diseo queda abierto futuras modificaciones, pues el nivel de distorsin armnica
no fue el deseado (se estima que este no deba superar un 25%).
Se obtuvo un ancho de banda bueno, siendo este aproximadamente 770KHz,
quedando pendiente anlisis para encontrar posibles mejoras a este aspecto.
La ganancia que se estipulo para el amplificador no es adecuado, ya que se tienen una
serie de falencias en la seal de salida.
Se prev que para una futura modificacin del documento se anexen resultados de las
pruebas reales en el laboratorio (por falta de tiempo y espacio no se lleg a realizar.),
ya que sin esto no es 100% seguro que los diseos funcionen correctamente.
BIBLIOGRAFA
4. https://riunet.upv.es/bitstream/handle/10251/49739/TFG%20Guillermo%20Serra
no_14043773524451290228322987736355.pdf?sequence=2