P1 Puertas lgicas
Simular la puerta NAND y montar las puertas NOR y NOT. Para cada puerta:
a) Buscar la referencia y su esquema interno.
b) Visualizar las seales de entrada y salida mediante Led protegidos por R = 300
c) Comprobar y escribir la tabla de verdad.
P2 Funciones lgicas
Con la funcin
P3 Circuitos combinacionales
_
EN C B A E0 E1 E2 E3 E4 E5 E6 E7 S S
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 x x x x x x x x x x x
3.2.- Montar y simular el decodificador BCD-7 segmentos:
La decodificacin se realiza con las entradas de control sin
activar (a 1).
P4 Circuitos secuenciales
4.1.- Divisor de frecuencia
Simular uno que divida la frecuencia por 16, constituido por biestables JK, visualizando el
resultado con el analizador lgico (clock/div = 4).
La seal de reloj se obtiene con el generador de seales (4V, 1KHz)
4.2.- Contadores de dos bits, por medio de dos biestables JK, sncrono y asncrono:
La seal de reloj se obtendr mediante el generador de seales a 1 KHz, con (4 clk/div) y la
seal de salida se visualizar mediante el analizador lgico.
En cada caso:
Dibujar el esquema de conexiones.
Comprobar el funcionamiento.
Dibujar el cronograma.