REGISTRO NAND – FF SC Y FF JK

FLIP FLOP SINCRONIZADO POR RELOJ EN S-R

Transición de pendiente positiva (PGT) y negativa(NGT):
CIRCUITOS INTERNOS DEL FLIP-FLOP SINCRONIZADO POR RELOJ EN S-R
 No es necesario un análisis detallado de los circuitos internos de un FF
sincronizado por reloj, ya que todos los tipos se encuentran disponibles como
CIs. Aunque nuestro interés principal es en la operación externa del FF, nuestra
comprensión de esta operación externa puede mejorar si analizamos una
versión simplificada de los circuitos internos del FF.
Un flip-flop S·R disparado por flanco, el circuito contiene tres secciones:
l. Un latch de compuerta NAND básico, formado por las compuertas NAND-3 y NAND-4.
2. Un circuito de conducción de pulso, formado por las compuertas NAND-1 y NAND-2.
3. Un circuito detector de flancos

CIRCUITO INTERNO DEL FLIP FLOP S-R DISPARADO POR FLANCO

SIMULACION EN EL PROTEUS:

GRAFICA:
 CIRCUITO INTERNO DEL FLIP-FLOP JK

 El FF sincronizado por reloj JK, el cual se dispara por flanco de

pendiente positiva de la señal de reloj.
 Las entradas J y K controlan el estado del FF de la misma forma que
las entradas S y R controlan al FLIP FLOP –S –R, solo para una gran
diferencia: La condición J=K=1 no produce una salida ambigua.
 La tabla del funcionamiento sintetiza la forma en que el FLIP FLOP JK
responde a los flancos ascendentes para cada combinación de J y de
K .Observe que la tabla de funciones es la misma para el FF
sincronizado por reloj en SR excepto por la condición J=K=1.Esta
condición produce un Q=Qo’ lo cual significa que el nuevo valor que
Q será el inverso del valor que tenia antes del flanco ascendente,
esta es la operación de commutacion.
Este es el circuito detector de flancos ascendentes y detector de flancos
descendentes.

CIRCUITOS INTERNOS DEL FLIP FLOP JK DISPARADO POR FLANCOS

 En la figura se muestra una versión simplificada de los circuitos internos de un FLIP

FLOP JK disparado por flanco. Contiene las mismas tres secciones que el FLIP FLOP- SR
disparado por flanco.
 De hecho la única diferencia entre los dos circuitos es que las salidas Q y Qo’ se
alimentan de vuelta a las compuertas NAND de conducción de pulsos. Esta conexión
de retroalimentación es lo que proporciona al FLIP FLOP JK su operación de
conmutación para la condición J=K=1.
CIRCUITO INTERNO DEL FLIP FLOP J-K DISPARADO POR FLANCO

SIMULACION EN EL PROTEUS:
GRAFICA: