ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014

BJT Y JFET
Para el diseño de sistema de sonido es indispensable comprender la etapa de adquisición de la
señal de audio, más conocida como pre-amplificador, que tiene como propósito adecuar la señal a
tratar o procesar. Esta etapa es muy importante pues se encarga de acoplar las impedancias
eléctricas en la transferencia de energía, adquirir la señal lo mejor posible, mejorar la relación
señal a ruido, en algunos casos eliminar posibles ruidos y otras características. Además, se
pretende que esta etapa sea lo más lineal posible y así evitar la distorsión armónica de la señal
inyectada.

PARAMETROS A TENER EN CUENTA PARA EL DISEÑO

Partiendo de los conocimientos adquiridos en clase y teniendo como base las diferentes
configuraciones de transistor BJT y transistor JFET se requiere diseñar un amplificador con mínimo
una etapa JFET, una etapa BJT con emisor común y BJT con colector común, para realizar esto se
deben tener las siguientes condiciones:

 La señal inyectada tiene una ganancia de -56 dBv/pa con una impedancia de Zi= 310Ω.
 Se requiere que esta señal sea amplificada a un nivel de ganancia de +4dBu con una
impedancia de salida de Zo= 2kΩ.
 Nivel nominal al que trabaja la señal inyectada es de 94dBspl.
 La corriente de colector Ic= 1mA.
 El beta correspondiente en las etapas es β= 100
 La corriente IDss= 10mA.
 El voltaje pico que se tiene en cuenta es de VP= -4V.
 Se debe utilizar un Yos= 20µs.

Para realizar el diseño se deben realizar las siguientes conversiones.

 Nivel de presión equivalente a pascales:

𝑃1
𝑑𝐵𝑠𝑝𝑙 = 20 log
𝑃𝑟𝑒𝑓
94
20µ𝑃𝑎 1020 = 1𝑃𝑎

 Necesitamos conocer el valor en voltios de la ganancia de la señal inyectada:

𝑉
𝑑𝐵𝑣 = 20 log
𝑉𝑟𝑒𝑓
56
1𝑣 10−20 = 1,585𝑚𝑉

1 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
 De igual forma conocer en voltios el nivel de ganancia en la salida dado en dBu:
𝑉
𝑑𝐵𝑢 = 20 log
0,775𝑣
4
0,775 1020 = 1,228𝑉

 Conociendo estos valores de ganancia en voltaje podemos realizar la operación para

calcular las veces necesarias de amplificación y de esto determinar a cada etapa la
ganancia requerida:
1,228𝑣 𝑣
𝐴𝑣𝑇 = = 774,5
1,585𝑚𝑉 𝑣

Este valor de ganancia esta dado por la diferencia del voltaje de salida sobre el voltaje de
entrada y nos dice las veces que debe ser amplificada la señal para que su desempeño sea
optimo y evitar que la señal se encuentre en etapa de distorsión o presente una zona de
trabajo inferior a la que debería estar.

 Dentro de la configuración de etapas se presentan perdidas por desacople de impedancias

para esto se calcula un 5% más de la ganancia dada por la relación de voltaje de salida y de
entrada y con esto garantizar que el amplificador a pesar de las perdidas tenga mayor o
igual ganancia:
5% 𝐴𝑣𝑇 = 38,7745
𝑣
𝐴𝑣𝑇 + 5% = 813,645
𝑣

DISEÑO DE ETAPAS DE AMPLIFICACION SEGÚN LA CONFIGURACION

 CONFIGURACION BJT COLECTOR-COMUN

Para las siguientes etapas se utiliza el mismo VCC=VDD para que las etapas tengan la
misma fuente y alimentación.
Este tipo de configuración se utiliza para acoples de impedancias entre otras etapas, ya
que presenta una ganancia aproximadamente igual a 1 pero con gran impedancia en la
entrada y una pequeña impedancia en la salida, esto garantiza una menor perdida en la
linealidad de la señal.

2 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET

Esta configuración gráficamente la podemos ver así:

Ilustración 1 Configuración BJT colector-común

Se conoce como colector común ya que la salida de la señal es por emisor, el común viene
del punto en común que tienen los dos puntos y el cual no se utiliza.

Para el cálculo de los valores correspondientes a esta etapa de acoplamiento de

impedancias entre etapas de amplificación, se debe tener en cuenta:

𝑉𝑐𝑐 = 13,46
𝐼𝑐 = 1𝑚𝐴
𝑉𝑇 = 26𝑚𝐴
𝛽 = 100
𝑉𝐵𝐸 = 0,7𝑣
𝑉𝑇 26𝑚𝐴
𝑟𝑒 = = = 26Ω
𝐼𝑐 1𝑚𝐴
𝑉𝑐𝑐
𝑉𝑅𝐸 = = 6,73𝑣
2
𝑉𝑅𝐸 6,73𝑣
𝑅𝐸 = = = 6730Ω
𝐼𝑐 1𝑚𝐴
𝐼𝑐 1𝑚𝐴
𝐼𝐵 = = = 10µ𝐴
𝛽 100
𝑉𝑐𝑐 − 𝑉𝐵𝐸 − 𝑉𝑅𝐸 13,46𝑣 − 0,7𝑣 − 6,73𝑣
𝑅𝐵 = = = 603𝑘Ω
𝐼𝐵 10µ𝐴

3 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
Conociendo ya los valores dentro del circuito en configuración colector-común, se puede
realizar el análisis AC del circuito y conocer los parámetros de entrada y salida como las
impedancias y con estos valores determinar la ganancia.

𝑍𝑖 = 𝑅𝐵 𝛽 𝑟𝑒 + 𝑅𝐸 = 603𝑘Ω 100 26Ω + 6730Ω = 318619,42Ω

𝑍𝑜 = 𝑅𝐸 𝑟𝑒 = 6730Ω 26Ω = 25,89Ω
𝐴𝑣 ≅ 1 𝑣/𝑣

Diseñando esta etapa ya tenemos el acoplador de impedancias que ira entre cada etapa
que se desee implementar.

 CONFIGURACION JFET
Este tipo de configuración es muy bueno ya que en la etapa de amplificación los valores de
ganancia que entrega son altos, además presenta alta impedancia en la entrada de la
etapa compuesta por un paralelo de valores de resistencias no tan bajas, esto garantiza
que la potencia inyectada se quede en la etapa inicial y su pérdida sea mínima, pero una
desventaja para esta configuración es la baja impedancia en la salida, es por tal razón que
necesita de un acoplador de impedancias aunque las perdidas no sean tan significativas.

Gráficamente esta configuración con transistor JFET se puede ver así:

Ilustración 2 Configuración transistor JFET

4 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
Para calcular los valores correspondientes al circuito se debe tener en cuenta:

𝐼𝐷𝑠𝑠 = 10𝑚𝐴
𝑉𝑝 = −4𝑣
𝑌𝑜𝑠 = 20µ𝑠
𝑅𝐺 = 1𝑀Ω
2 ∗ 𝐼𝐷𝑠𝑠 2 ∗ 10𝑚𝐴
𝑔𝑚𝑜 = = = 5𝑚𝑠
𝑉𝑝 −4𝑣

Punto de voltaje de polarización

𝑉𝑝 4𝑣
𝑉𝐺𝑠𝑄 = =− = −1,33𝑣
3 3
2 2
𝑉𝐺𝑠𝑄 1,33𝑣
𝐼𝐷𝑄 = 𝐼𝐷𝑠𝑠 1 − = 10𝑚𝐴 1— = 4,45𝑚𝐴
𝑉𝑝 −4𝑣
𝑉𝐺𝑠𝑄 −1,33𝑣
𝑅𝑆 = = = 298,87Ω
𝐼𝐷𝑄 4,45𝑚𝐴
𝑉𝐺𝑠 1,33𝑣
𝑔𝑚 = 𝑔𝑚𝑜 1 − = 5𝑚𝑠 1— = 3,33𝑚𝑠
𝑉𝑝 −4𝑣
1
𝑟𝑑 = = 50𝑘Ω
20µ𝑠
𝐴𝑣 4
𝑟𝑑 50𝑘Ω
𝑔𝑚 3,33𝑚𝑠
𝑅𝐷 = = = 1230,76Ω
𝐴𝑣 4
𝑟𝑑 − 50𝑘Ω − 3,33𝑚𝑠
𝑔𝑚
𝑉𝑅𝐷 = 𝐼𝐷𝑄 𝑅𝐷 = 4,45𝑚𝐴(1230,76Ω = 5,4𝑣
𝑉𝐷𝐷
𝑉𝐷𝐷 = 𝑉𝑅𝐷 + + 𝑉𝑅𝑆
2
1
𝑉𝐷𝐷 1 − = 𝑉𝑅𝐷 + 𝑉𝑅𝑆
2
𝑉𝑅𝐷 + 𝑉𝑅𝑆 5,4𝑣 + 1,33
𝑉𝐷𝐷 = = = 13,46𝑣
0,5 0,5
con estos valores calculados, podemos conocer el comportamiento de la configuración en AC y
saber sus impedancias que nos garantizan la entrega de ganancia.

𝑍𝑖 = 𝑅𝐺 = 1𝑀Ω
𝑍𝑜 = 𝑟𝑑 𝑅𝐷 = 50𝑘Ω 1230,76Ω = 1201,19Ω
𝑣
𝐴𝑣 = 4
𝑣

Con esta etapa garantizamos el múltiplo por el cual una ganancia alta se multiplicara para dar
como resultado la etapa de amplificación deseada.

5 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
Conociendo la ganancia total AVT=813,64 y la ganancia que nos entrega la configuración de JFET
AV=4 y la ganancia que nos entrega la configuración de BJT colector-común AV=1, podemos
conocer que ganancia nos hace falta en la siguiente etapa y poder obtener los valores exactos en
los componentes del circuito.
𝑣
𝐽𝐹𝐸𝑇 𝐴𝑣 = 4
𝑣
𝑣
𝐵𝐽𝑇 𝑐. 𝑐 𝐴𝑣 = 1
𝑣
𝐴𝑉𝑇 813,64 𝑣
𝐵𝐽𝑇 𝑒. 𝑐 = = = 203,41
4 4 𝑣
Con este cálculo ya conocemos el valor de ganancia exacto que necesitamos para el diseño de la
siguiente etapa.

 CONFIGURACION BJT EMISOR-COMUN

Este tipo de configuración es muy útil para amplificación ya que nos garantiza una
ganancia mucho más alta que cualquier otra etapa, esto evita el uso de muchas etapas,
aunque se debe tener en cuenta que es una configuración que presenta grandes pérdidas
en el acople de impedancias, por tal razón debe estar seguido de una etapa de acople,
para garantizar la optima entrega de la ganancia.

Gráficamente esta configuración se puede ver así:

Ilustración 3 Configuración BJT emisor-común

6 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
Para calcular los valores correspondientes al circuito se debe tener en cuenta:
𝑣
𝐴𝑣 = 203,41
𝑣
𝐼𝑐 = 1𝑚𝐴
𝑟𝑒 = 26Ω
1
𝑟𝑜 = = 40𝑘Ω
𝑕𝑜𝑒
(𝑅𝑐 |𝑟𝑜
203,41 =
𝑟𝑒
203,41 𝑟𝑒 = 𝑅𝑐||𝑟𝑜 = 5288,66
1 1
𝑅𝑐 = − = 6094,4Ω
5288,66 40𝑘Ω
𝑉𝑅𝑐 = 1𝑚𝐴𝑥6094,4Ω = 6,0944𝑣
𝑉𝑐𝑐
𝑉𝑅𝐸 = 𝑉𝑐𝑐 − 𝑉𝑅𝑐 − = 0,6356𝑣
2
𝑉𝑅𝐸
𝑅𝐸 = = 635,6Ω
1𝑚𝐴
𝑅𝐵𝐵 = 10𝑅𝐸 = 6356Ω
𝑉𝑐𝑐 ∗ 𝑅𝐵𝐵
𝑅𝐵1 = = 60868,57Ω
𝐼𝐵 𝑅𝐵𝐵 + 𝛽 + 1 𝑅𝐸 + 0,7𝑣
1 1
𝑅𝐵2 = − = 7097,09Ω
𝑅𝐵𝐵 𝑅𝐵1

Para conocer la ventana de trabajo que nos indica el rango en que el amplificador tiene una
optima respuesta en señal antes de que llegue a etapa de saturación y la señal no se dañe ni se
distorsione. Se debe tener en cuenta lo siguiente:

𝑉𝑐𝑐 − 𝑉𝑅𝐸 = 12,82𝑣 = 𝑉𝑝𝑝

𝑉𝑝𝑝
𝑉𝑝 = = 6,405𝑣
2
𝑉𝑝
𝑉𝑅𝑚𝑠 = = 4,52
2
4,52
𝑉𝑅𝑚𝑠 𝑑𝐵𝑢 = 20 log = 15,31 𝑑𝐵𝑢
0,775

Nivel en dBu máximo antes de etapa de saturación.

Ya obtenidos los valores anteriores se puede realizar el análisis del comportamiento de la etapa de
amplificación en AC.

𝑍𝑖 = 𝑅𝐵𝐵||𝛽𝑟𝑒 = 1845,19Ω
𝑍𝑜 = 𝑅𝑐||𝑟𝑜 = 5288,66Ω

7 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
Con todas las etapas diseñadas confirmando que los valores estén correctamente despejados, se
debe realizar el análisis de perdidas dependientes de las impedancias de entrada y de salida de
cada etapa de amplificación, hay que tener en cuenta que es preferible que entre las etapas se
conecte un colector común que nos ayudara a que estas pérdidas de ganancia sean muy
significativas, evitando problemas de desacoples de impedancia y logrando una optima respuesta
de toda la etapa total de amplificación. Garantizando la entrega de la ganancia deseada.

Gráficamente el diseño de conexión de todas las etapas seria así:

𝑑𝐵𝑣 𝑍𝑖 = 1𝑀Ω
−56
𝑝𝑎 𝑍𝑜 = 1201,19Ω
𝑍𝑜 = 310Ω 𝑣
𝐴𝑣 = 4
𝑣
𝐺 𝑑𝐵 = 12,04
Escriba aquí la ecuación.

𝑍𝑖 = 318619,4Ω 𝑍𝑖 = 1845,2Ω
𝑍𝑜 = 25,89Ω 𝑍𝑜 = 5288,6Ω
𝑣 𝑣
𝐴𝑣 = 1 𝐴𝑣 = 203,41
𝑣 𝑣
𝐺 𝑑𝐵 = 0 𝐺 𝑑𝐵 = 46,16
Escriba aquí la ecuación. Escriba aquí la ecuación.

𝑍𝑖 = 318619,4Ω 𝑑𝐵𝑢
+4
𝑍𝑜 = 25,89Ω 𝑝𝑎
𝑣 𝑍𝑖 = 310Ω
𝐴𝑣 = 1
𝑣
𝐺 𝑑𝐵 = 0
Escriba aquí la ecuación.

8 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero
 ELECTRONICA II – ETAPAS DE AMPLIFICACION 2014
BJT Y JFET
A partir de este esquema donde se muestra la conexión entre las etapas de amplificación, se debe
realizar el análisis de las pérdidas de ganancia entre estas mismas, esta va directamente
relacionado a las impedancias de entrada y salida de cada configuración.

1𝑀Ω
𝑃1 = = 0,9996
1𝑀Ω + 310Ω
𝑃1 𝑑𝐵 = 20 log 𝑃1 = 20 log 0,9996 = −0,003
318619Ω
𝑃2 = = 0,9962
318619Ω + 1201,19Ω
𝑃2 𝑑𝐵 = 20 log 𝑃2 = 20 log 0,9962 = −0,03
1845Ω
𝑃3 = = 0,9861
1845Ω + 25,89Ω
P3 dB = 20 log P3 = 20 log 0,9861 = −0,12
318619Ω
𝑃4 = = 0,9836
318619Ω + 5288Ω
𝑃4 𝑑𝐵 = 20 log 𝑃4 = 20 log 0,9836 = −0,14
20000Ω
𝑃5 = = 0,9862
20000Ω + 25,9Ω
𝑃5 𝑑𝐵 = 20 log 𝑃5 = 20 log 0,9862 = −0,12

Teniendo estos valores de pérdidas de ganancias entre las etapas de amplificación se continúa a
realizar la multiplicación entre ganancias y garantizar que entregue la ganancia buscada por el
desarrollo del amplificador.
𝑣
𝐴𝑣𝑇 = 0,9996 4 0,9962 1 0,9861 203,41 0,9836 1 0,9862 = 775,014
𝑣

El resultado de la multiplicidad entre ganancias y las perdidas por los desacoples de impedancias
nos certifican que el sistema entrega correctamente dentro del rango de ganancia esperado.

BIBLIOGRAFIA

 UNIVERSIDAD DE SAN BUENAVENTURA-ELECTRONICA AVANZADA, INGENIERO MANUEL

TORRES CIFUENTES.

9 UNIVERSIDAD DE SAN BUENAVENTURA, Facultad de Ingeniería.

Nicole Guzmán Quintero