Anda di halaman 1dari 23

Laporan Praktikum Sistem Digital

Rangkaian Penjumlahan dan Pengurangan Biner

Oleh:
Martha Agil/ 15306141057

Program Studi Fisika


Jurusan Pendidikan Fisika
Fakultas Matematika dan Ilmu Pengetahuan Alam
Universitas Negeri Yogyakarta
2016
Rangkaian Penjumlahan dan Pengurangan Biner
I. Tujuan
a. Mengetahui cara kerja rangkaian penjumlahan dan pengurangan biner.
b. Dapat menyusun rangkaian penjumlahan (Full Adder) dan pengurangan (subtraction).
c. Dapat menyusun rangkaian penjumlahan dan pengurangan menggunakan IC-7483.

II. Alat dan Bahan


a. Catu daya (5 V)
b. Multimeter
c. LED
d. Resistor
e. IC (7486, 7408, 7483)
f. Kabel jumper secukupnya

III. Langkah Kerja


a. Dengan menggunakan gerbang AND dan Gerbang XOR rangkai rangkaian full Adder
seperti gambar berikut.
Ci
OS
A
B

OC
Co

b. Selidiki keluaran S dan Cout untuk setiap masukkan A, B, dan Cin yang berbeda.
c. Dengan menggunakan gerbang AND dan Gerbang XOR rangkai rangkaian Subtraction
seperti gambar berikut.
A

B Sum

Borrow
out
Borrow In

d. Selidiki keluaran S dan Bout untuk setiap masukkan A, B, dan Bin yang berbeda.
e. Dengan menggunakan IC 7483 dan gerbang XOR rangkai rangkaian penjumlahan dan
pengurangan 4-bit seperti gambar berikut:
f. Untuk penjumlahan sambungkan M ke-0 dan untuk pengurangan sambungkan M ke-1.

IV. Dasar Teori


Dalam dunia digital seperti dalam kalkulator, terdapat system rangkaian penjumlahan,
pengurangan, perkalian , pembagian dan lain sebagainya. Untuk rangkaian pengorasian tersebut
yang paling sederhana adalah rangkaian penjumlahan dan pengurangan. Untuk mengperasikan
operasi tersebut dapat lebih mudah dilakukan dengan system bilangan biner karena kerja dari
rangkaian digital didasarkan pada pulsa-pulsa berbentuk kotak yang hanya memiliki keadaan
hidup (tinggi) atau mati (rendah). Rangkaian penjumlahan dapat disebut juga adder dan
rangkaian pengurangan disebut subtractor. Untuk rangkaian adder dan subtractor dapat disusun
sesuai bit yang diperlukan.
Untuk rangkaian penjumlahan A dan B satu bit dapat disusun dengan gerbang logika
berdasarkan tabel kebenarannya.

Berdasarkan tabel di atas bagian keluaran rangkaian yang akan disusun terdiri dari
jumlah (S) dan simpanan (C).dan gerbang logika yang sesuai untuk digunakan untuk dua
keluaran tersebut adalah gerbang XOR dan AND. Dan setelah dibuat dalam bentuk rangkaian
akan menjadi seperti gambar berikut:
Simbolnya adalah:

Rangkaian tersebut hanya dapat digunakan untuk penjumlahan biner satu bit saja. Jadi
rangkaian tersebut hanya dapat digunakan untuk penjumlahan satuan saja. Tidak bisa
digunakan untuk penjumlahan duaan, empatan, dst. Hal tersebut dikarenakan rangkaian tersebut
tidak memiliki masukan untuk simpanan dari penjumlahan posisi sebelumnya. Oleh karena hal
tersebut rangkaian tersebut disebut rangkaian penjumlahan paro (Half Edder).
Untuk mengatasi masalah diatas dibuatlah rangkaian Full Adder dengan membirikan Cin
(simpanan masukkan). Jadi dalam rangkaian ini terdapat tiga masukkan( A, B, Cin) dan dua
keluaran (Os dan Cout). Rangkaian full Adder ini dapat dirangkai berdasarkan tabel
kebenarannya:

Baris ke Masuka n Keluaran

A B Ci S Co
0 0 0 0 0 0
1 0 0 1 1 0
2 0 1 0 1 0
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1

Dari tabel tersebut setelah dianalisis akan menghasilkan rangkaian seperti gambar
berikut.
Ci

OS
A

OC
Co

Atau dapat digambarkan juga seperti berikut:

Ci A
S
S
HA
A A B Co
S
HA
Co
B B Co
Jadi rangkaian ini merupakan gabungan dari dua rangkaian half adder. Rangkaian ini juga
dapat disimbolkan sebagai berikut:

Ketika rangkaian FA dan HA digabungkan maka akan menjadi rangkaian penjumlahan 2-


bit. Untuk membuat rangkaian penjumlahan dengan bit tertentu adalah dengan menambahkan
rangkaian FA sesuai bit yang diinginkan.
Untuk rangkaian pengurangan atau subtraction sendiri hampir seruoa dengan adder. half
subtractor serupa dengan half adder sedangkan full subtractor serupa dengan full adder, hanya
perbedaan pada fungsinya yaitu adder untuk penjumlah dan subtractor untuk pengurang.
Berikut adalah tabel kebenaran untuk Half Subtractor.

INPUT OUTPUT

A B Carry Out Sum


(pindah ke) (jumlah)

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Rangkaian yang dihasilkan dari tabel tersebut adalah A ○


+ B untuk keluaran Sum dan

A B untuk keluaran Bo. Dan ketika digabungkan menjadi sabuah rangkaian akan menjadi
seperti berikut:
A

Sum
B

Borrow
Out

Sedangkan untuk subtractornya:


INPUT OUTPUT

B Input A B Sum Borrow Out

0 0 0 0 0

0 0 1 1 1

0 1 0 1 0

0 1 1 0 0

1 0 0 1 1

1 0 1 0 1

1 1 0 0 0

1 1 1 1 1
Dari tabel kebenaran tersebut didaoatkan rangkaian subtraction sebagai berikut:
A

B Sum

Borrow
out
Borrow In

Untuk rangkaian penjumlahan parallel sendiri ada juga yang sudah tersedia dalam bentuk
rangkaian terpadu (IC). Salah satunya adalah rangkaian penjumlahan 4-bit dengan IC 7483.

A3 A2 A1 A0

Co Penjumlah paralel 4 bit C i


(7483)

S3 S2 S1 S0 B3 B2 B1 B0
V. Data Hasil Percobaan
a. Rangkaian Penjumlahan Full Adder.

Cin A B Os Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Hasil gambar:

Os Co Gambar

0 0

1 0
1 0

0 1

1 0
0 1

0 1

1 1
b. Subtraction

Bin A B Os Bo
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1
Foto:

Os Bo Gambar

0 0

1 1
1 0

0 0

1 1
0 1

0 0

1 1
c. Penjumlahan dan pengurangan dengan menggunakan IC

A dalam biner B dalam biner Os dalam biner


M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 Oc
0 14 1 1 1 0 1 0 0 0 1 15 1 1 1 1 0
0 2 0 0 1 0 4 0 1 0 0 6 0 1 1 0 0
0 8 1 0 0 0 8 1 0 0 0 16 0 0 0 0 1
Gambar:

O O O O
Os Oc Gambar
3 2 1 0

15 1 1 1 1 0

6 0 1 1 0 0
16 0 0 0 0 1

d. Pengurangan dengan hasil positif

A dalam biner B dalam biner Os dalam biner


M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 Oc
1 8 1 0 0 0 2 0 0 1 0 6 0 1 1 0 1
1 15 1 1 1 1 5 0 1 0 1 10 1 0 1 0 1
1 10 1 0 1 0 3 0 0 1 1 7 0 1 1 1 1
Gambar:

Os dalam biner
O O O O
Os Oc Gambar
3 2 1 0

6 0 1 1 0 1
10 1 0 1 0 1

7 0 1 1 1 1

e. Pengurangan dengan hasil negative

Os setelah
A dalam biner B dalam biner dikomplemen 2 Os (lampu)
M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 O3 O2 O1 O0 Oc
1 8 1 0 0 0 9 1 0 0 1 -1 0 0 0 1 1 1 1 1 0
1 0 0 0 0 0 13 1 1 0 1 -13 1 1 0 1 0 0 1 1 0
1 7 0 1 1 1 10 1 0 1 0 -3 0 0 1 1 1 1 0 1 0
Gambar:

Os (lampu)
O3 O2 O1 O0 Oc gambar

1 1 1 1 0

0 0 1 1 0

1 1 0 1 0
VI. Analisis Pembahasan
Praktikum kali ini adalah tentang penjumlahan dan pengurangan biner. Seperti yang sudah
tercantum dalam dasar teori, penjumlahan biner ada dua jenis yaitu half adder dan full adder,
begitu pula dengan pengurangannya, half subtractor dan subtractor. Dalam praktikum ini
dilakukan percobaan rangkaian full adder dan subtractor, serta rangkaian penjumlahan dan
pengurangan 4-bit menggunakan IC 7483.
Dalam praktikum full adder dan subtractor dilakukan dengan merangkai dua rangkaian
tersebut berdasarkan tabel kebenarannya. Analisis pembuatan rangkaiannya adalah dengan
menggunakan peta karnaugh. Berikut adalah tabel kebenaran dari rangkaian full adder.

Baris ke Masuka n Keluaran

A B Ci S Co
0 0 0 0 0 0
1 0 0 1 1 0
2 0 1 0 1 0
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1
Dari data tersebut setelah di petakan dalam peta karnaugh akan menjadi seperti berikut:

Untuk keluaran Sum:

A B AB AB A B
Cin 0 1 0 1
Cin 1 0 1 0

𝑂𝑠 = 𝐶𝑖𝑛 A B + Cin A 𝐵 + 𝐶𝑖𝑛 𝐴 𝐵 + Cin 𝐴 B


𝑂𝑠 = Cin ( A 𝐵 + 𝐴 B ) + 𝐶𝑖𝑛 ( A B + 𝐴 𝐵 )

Untuk keluaran Cout:

A B AB AB A B
Cin 0 0 1 0
Cin 0 1 1 1

𝐶 𝑜𝑢𝑡 = 𝐴 𝐵 + 𝐶𝑖𝑛 A 𝐵 + 𝐶𝑖𝑛 𝐴 B


𝐶 𝑜𝑢𝑡 = 𝐴 𝐵 + 𝐶𝑖𝑛 ( A 𝐵 + 𝐴 B )

𝐶 𝑜𝑢𝑡 = 𝐴 𝐵 + (𝐴○
+𝐵 )

Jadi, dari analisis tersebut didapatka hasil 𝑂𝑠 = 𝐶𝑖𝑛○


+ 𝐴○
+ 𝐵 dan 𝐶 𝑜𝑢𝑡 = 𝐴 𝐵 + (𝐴○
+ 𝐵 ).
dan ketika kedua persamaan gerbang logika tersebut digabungkan akan menjadi sebuah rangkaian
full adder seperti gambar berikut:
Ci
OS
A
B

OC
Co

Sedangkan untuk subtractor juga menggunakan cara yang sama dalam penyususnan
rangkaiannya.

INPUT OUTPUT

B Input A B Sum Borrow Out

0 0 0 0 0

0 0 1 1 1

0 1 0 1 0

0 1 1 0 0

1 0 0 1 1

1 0 1 0 1

1 1 0 0 0

1 1 1 1 1
Dari tabel tersebut dapat dilihat bahwa keluaran Pada Os subtraction ini sama dengan
keluaran Os pada full adder. Sehingga rangkaian Os pada subtractor ini juga sama dengan
rangkaian Os pada full adder. Yang berbeda adalah untuk keluaran Bout, jika dianalisis
menggunakan peta Karnaugh akan menjadi seperti berikut:

A B AB AB A B
0 1 0 0
Bout 1 1 1 0
𝐵𝑜𝑢𝑡 = A 𝐵 + 𝐵𝑖𝑛 A B + 𝐵𝑖𝑛 𝐴 𝐵
𝐵𝑜𝑢𝑡 = A 𝐵 + 𝐵𝑖𝑛 ( A B + 𝐴 𝐵 )

Dan ketika kedua rangkaian Bo dan Os digabungkan maka akan menjadi rangkaian
seperti berikut:
A

B Sum

Borrow
out
Borrow In

Kedua rangkaian tersebut (full adder dan subtractor) adalah yang kemudian di
gunakan untuk praktikum. Dalam praktikum ini Os dan Cout pada full adder ditandai
dengan LED berwarna hijau untuk Os dan merah untuk Cout. Sedangkan untuk rangkaian
subtractor yang menandai juga sama, hijau untuk Os dan merah untuk Bout. Semua
keluaran tersebut akan bernilai 1 (high) ketika LED menyala dan 0 (low) ketika LED
tidak menyala. Dari data yang dihasilkan selama praktikum keluaran pada full adder dan
subtractor sesuai dengan tabel kebenaran yang yang tertera pada dasar teori. Hal tersebut
dapat dibuktikan melalui foto-foto yang tertera pada data hasil percobaan.
Praktikum juga dilakukan dengan menggunakan IC 7483. Seperti yang telah
diketahui, IC ini merupakan IC penjumlahan biner 4-bit. Jadi, dalam IC ini terdapat 4
rangkaian full adder yang digabungkan menjadi satu.
Untuk bentuk, fungsi, dan posisi dari kaki-kaki tersebut adalah sebagai berikut:

IC tersebut akan digunakan untuk membuat rangkaian penjumlahan dan juga


rangkaian pengurangan. Untuk rangkaian pemjumlahan, IC tersebut tinggal di hubungkan
dengan masukkan dan keluaran. Jadi lebih sederhana. Namun pada praktikum ini, IC
tersebut akan digunakan untuk membuat rangkaian penjumlahan dan juga rangkaian
pengurangan dalam satu rangkaian. IC ini secera jelas adalah IC untuk rangkaian
penjumlahan karena dalam iC ini berisi beberapa rangkaian full adder, jadi rangkaian ini
tidak bias mengurangkan secara subtractor. Meski demikian dalam system pengurangan
biner terdapat sebuah system pengurangan dimana system ini menggunakan komplemen
dan penjumlahan. Berikut adalah aturan system tersebut:

1. Ubah bilangan biner pengurang menjadi komplemen 2.


2. Jumlahkan bilangan biner yang akan dikurang dengan bilangan biner
pengurang yang telah dikomplemenkan 2.
3. Jika hasil penjumlahan diatas terdapat carry maka, hasil pengurangan dua
bilangan biner tersebut bernilai positif dan carry diabaikan serta hasil tersebut
tidak perlu diubah. Sedangkan jika hasil penjumlahannya tidak ada carry
maka hasil pengurangannya bernilai negative dan hasil tersebut harus
dikomplemen 1.

Dalam aturan tersebut bisa juga yang pertama dilakukan adalah pengurang
dikomplemenkan 1 baru kemudian ketika bernilai negative baru dikomplemenkan 2. Nah
yang akan digunakan dalam rangkaian ini adalah system tersebut, untuk masukkan
pengurang akan diubah dulu ke komplen 1. Cara mengubahnya adalah dengan memasang
gerbang XOR untuk tiap masukkan pengurang.
Dalam gambar rangkaian tersebut tiap gerbang B (masukkan) akan dihubungkan
dengan salah satu kaki dari gerbang XOR. Sedaangkan satu kaki XOR lainnya akan
dihubungkan semua dengan M. M disini adalah Cin. M disini akan berfungsi sebagai
pengontrol. Ketika M dihubungkan ke ground (low / 0) maka nilai masukkan B akan tetap
sama meskipun telah melalui gerbang XOR sehingga ketika M dihubungkan dengan 0
rangkaian akan berfungsi sebagai rangkaian penjumlahan biner biasa. Sedangkan ketika M
dihubungkan ke Vcc (high/1) maka tiap tiap masukkan dari B akan terkomplemen 1.
Sehingga ketika M dihubungkan ke 1 maka rangkaian akan berfungsi sebagai rangkaian
pengurang biner. Dalam pengurangan biner ini hasil keluarannya masih dalam bentuk
aturan nomer 3 sehingga ketika carrynya tidak menyala hasilnya masih perlu
dikomplemenkan 2. Berikut adalah hasil dari praktikum tersebut:

a. Penjumlahan biner biasa

A dalam biner B dalam biner Os dalam biner


M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 Oc
0 14 1 1 1 0 1 0 0 0 1 15 1 1 1 1 0
0 2 0 0 1 0 4 0 1 0 0 6 0 1 1 0 0
0 8 1 0 0 0 8 1 0 0 0 16 0 0 0 0 1
b. Pengurangan dengan hasil positif

A dalam biner B dalam biner Os dalam biner


M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 Oc
1 8 1 0 0 0 2 0 0 1 0 6 0 1 1 0 1
1 15 1 1 1 1 5 0 1 0 1 10 1 0 1 0 1
1 10 1 0 1 0 3 0 0 1 1 7 0 1 1 1 1
c. Pengurangan dengan hasil negative

Os setelah
A dalam biner B dalam biner dikomplemen 2 Os (lampu)
M A A3 A2 A1 A0 B B3 B2 B1 B0 Os O3 O2 O1 O0 O3 O2 O1 O0 Oc
1 8 1 0 0 0 9 1 0 0 1 -1 0 0 0 1 1 1 1 1 0
1 0 0 0 0 0 13 1 1 0 1 -13 1 1 0 1 0 0 1 1 0
1 7 0 1 1 1 10 1 0 1 0 -3 0 0 1 1 1 1 0 1 0

Pada salah satu hasil penjumlahan biner yang hasilnya 16 lampu Coutnya menyala
sedangkan semua lampu yang lain mati. Ini dikarenakan angka 16 jika diubah dalam
bentuk biner akan menjadi 10000. Hasil tersebut 5-bit sedangkan rangkaian penjumlahan
tersebut dalah penjumlahan 4-bit.
Sedangkan pada pengurangan, pada pengurangan yang hasilnya positif lampu Cout
menyala sedangkan pada pengurangan dengan hasil negative semua lampu pada Cout tida
menyala. Hal ini berarti sesuai dengan aturan pengurangan dengan komplemen.

VII. Kesimpulan
a. Rangkaian penjumlahan (adder) dan pengurangan (komparator) dirangkai dengan
analisis peta Karnaugh dan hasilnya sesuai dengan tabel kebenarannya.
b. Rangkaian pengurangan menggunakan IC 7483 dirangkai dengan menggunakan
aturan pengurangan komplemen dan hasilnya sesuai dengan aturan tersebut.

VIII. Daftar Pustaka


http://staff.uny.ac.id/sites/default/files/pendidikan/drs-sumarna-msi-meng/percobaan-3-
rangkaian-penjumlah-biner.pdf
file:///E:/kuliah/semester%20IV/sisdig/pratikum4%20penjumlahan%20biner/Labsheet_09_rev2.pdf