En el tercer punto de la práctica se solicitaba

punto de la práctica se solicitaba montar el

siguiente circuito

Fig. 1 Circuito punto 3.

Fig. 2 Tiempo de retardo para la compuerta NAND,
Cmos.
Empleando para el generador una frecuencia de
1KHz, se buscó obtener el tiempo de recuperación Hay que resaltar que el valor del segundo cursor
de las compuertas NAND y NOR de las familias se encuentra errónea en la imagen anterior, sin
TTL y CMOS, para hacerlo se montó el circuito embargo en la tabla ya está corregida.
anterior y se usó la herramienta del osciloscopio
del cursor para poder encontrar el tiempo de
recuperación, se ubicaron los cursores de la
siguiente manera, el cursor 1 señalaba el comienzo
del “1” lógico para la entrada de la compuerta y el
cursor 2 señalaba el “0” lógico para la salida de la
compuerta, a continuación se presenta la tabla
para los niveles lógicos de las compuertas según
sus familias.

Cmos .
Entrada Salida
Tensión Nivel Tensión Nivel Fig. 3 Tiempo de retardo para la compuerta NAND,
TTL.
[V] lógico [V] lógico
x>=3.5 1 x>=4.4 1 Para las compuertas NOR se obtuvieron los
x<=1.5 0 x<=0.33 0 siguientes resultados:
TTL
Entrada Salida
Tensión Nivel Tensión Nivel
[V] lógico [V] lógico
x>=2 1 x>=2.4 1
x<=0.8 0 x<=0.4 0
Tabla 1 Niveles lógicos para compuertas NAND y NOR.

Para las compuertas NAND se obtuvieron los

resultados que se muestran en las imágenes de a
continuación:

Fig. 4 Tiempo de retardo para la compuerta NOR,

Cmos.
 Al montarlo y tomar las medidas en el
osciloscopio de la misma forma del punto anterior
pero con más compuertas, se encontraron los
siguientes resultados.

Fig. 5 Tiempo de retardo para la compuerta NOR, TTL.

Fig. 6 Tiempo de retardo de las compuertas NAND

Resultados de los tiempos de retardo
Cmos.
Cursor 2-
Cursor 2 Cursor 1 Cursor 1
[ns] [ns] [ns]
NAND,
TTL 12.4 4.4 8
NOR,
TTL 15.2 6.8 8.4
NAND,
Cmos 24.8 8.8 16
NOR,
Cmos 27.2 9.2 18
Tabla 2 Tiempo de retardo puertas NAND y NOR.

Podemos observar que los tiempos de retardo para

Fig. 7 Tiempo de retardo de las compuertas NAND
las compuertas NAND es menor que para las
TTL.
compuertas NOR y que a pesar de que se midió el
tiempo para las dos familias TTL y Cmos, los
tiempos de retardo en amos tipos de compuertas
se asemejan.

Para el punto 4 se realizó el mismo proceso de

medición anterior pero con el siguiente circuito

Tabla 3 Circuito punto 4.

Fig. 8 Tiempo de retardo de las compuertas NOR
Cmos.
 4-NAND/1-NAND
TTL 3.75
4-NOR/1-NOR TTL 4
4-NAND/1-NAND
Cmos 2.1875
4-NOR/1-NOR
Cmos 2.61111111
Tabla 5 Cociente entre el punto 4 y 3.

Normalmente se esperaría que el tiempo de

retardo para el circuito del punto 4, tenga 4 veces
el tiempo de retardo encontrado para el punto 3,
Fig. 9 Tiempo de retardo de las compuertas NOR TTL.
sin embargo esto solo se cumple cercanamente
Aquí debido a la configuración de las compuertas para las compuertas de la familia TTL como se
para las dos familias tanto con NAND como con puede apreciar en la tabla anterior, pero para la
NOR con una entrada 1 tendrá una salida 1 a familia Cmos esto no se cumple, por lo que
diferencia del punto anterior que las entradas son podemos inferir que el tiempo de retardo para la
1 y las salidas 0. De igual manera se emplea la familia TTL es de carácter lineal, mientras que el
tabla 1 para conocer los niveles lógicos. Los datos tiempo de retardo para la familia Cmos es no
del punto 3 y el punto 4 se muestran a lineal. Esto también se puede observar en las
continuación: imágenes, ya que si vemos las Fig, 6 y 7,
podemos apreciar que la tensión sube linealmente
mientras que para las figuras 8 y 9 la tensión sube
Cursor 2- rápidamente al comienzo y luego es más lento el
Cursor 2 Cursor 1 Cursor 1 aumento de la tensión hasta el punto que alcanza
[ns] [ns] [ns] descender la tensión después de cierto tiempo, lo
1-NAND, que sustenta la hipótesis de un comportamiento no
TTL 12.4 4.4 8 lineal con respecto al tiempo.
1-NOR, TTL 15.2 6.8 8.4
1-NAND,
Cmos 24.8 8.8 16 Para el punto 6 se implementó el siguiente circuito
1-NOR,
Cmos 27.2 9.2 18
4-NAND,
TTL 34.4 4.4 30
4-NOR, TTL 38 4.4 33.6
4-NAND,
Cmos 42 7 35
4-NOR,
Cmos 57 10 47
Fig. 10 Circuito 6.
Tabla 4 Datos punto 3 y 4.

A continuación se presenta el cociente entre el Seguido a esto se procedió a variar el

punto 4 y 3. potenciómetro para observar el cambio en la
tensión y la corriente pretendiendo que la
compuerta no pase el valor de la corriente
máxima que soporta. Sin embargo para la familia
TTL no se encontró dicho dato en los datasheet
solo la corriente de cortocircuito, así que se tomó
el 40% de la corriente de cortocircuito, que fue en 10.69 4.69
el valor de la corriente que se observó variaciones
12.94 4.63
grandes en la tensión.
16.62 4.51
Los datos y sus graficas se muestran a 20.4 4.41
continuación se presentan a continuación: 22.5 4.3
24.65 4.26
74ls00
32.59 3.99
Tensión
max output
corriente [mA] [V]
current 25mA
0.59 4.98 Tabla 7 tensión vs corriente del circuito del punto 6
5 4.81 para la compuerta NAND Cmos.
10.64 4.59
6
14.89 4.41
5
19.94 4.17
4
26.6 3.81
3
31.15 3.53 2
34.65 3.24 1
39.34 2.772 0
42.4 2.081 0 10 20 30 40
45.33 1.218
48.35 0.414 Fig. 12 Gráfica datos del integrado 74HC00.
Output short
circuit current 100mA 74LS02
Tabla 6 tensión vs corriente del circuito del punto 6 Tensión
para la compuerta NAND TTL. corriente [mA] [V]
0.41 3.46
6
1.07 3.4
5
5.2 3.24
4
10.1 3.04
3
2 15.89 2.687
1 18.16 2.531
0 20.72 2.367
0 20 40 60 21.36 2.321
25.21 2.068
Fig. 11 Gráfica datos del integrado 74LS00. 32.23 1.59
42.58 0.871
74CH00
Output short
corriente [mA] Tensión [V] circuit current 100mA
0.59 4.98 Tabla 8 tensión vs corriente del circuito del punto 6
1.96 4.94 para la compuerta NOR TTL.

4.16 4.88
6.37 4.82
8.09 4.77
 sobrepasa el valor de la corriente máxima este
decae por debajo del nivel de tensión para un “1”
4 lógico sin embargo se nota que para la compuerta
NOR este nivel se decae mucho antes y la relación
3 de corriente vs tensión es menos lineal que en la
de la compuerta Cmos NAND. Para las
2
compuertas de la familia TTL, debido a que no se
1 encontró la corriente máxima soportada en les
datasheet se probaron corrientes hasta que se
0 percibiera claramente la linealidad en la relación
0 20 40 60 corriente tensión esto se apreció principalmente en
los valores cercanos a 40 mA , sin embargo como
Fig. 13 Gráfica datos del integrado 74LS02. se puede observar en las gráficas , se podría decir
que la compuerta NOR TTl posee un
74HC02 comportamiento más lineal que la compuerta
corriente [mA] Tensión [V] NAND TTL.
0.52 4.39
1.03 4.35
2.02 4.27
4.13 4.09
6.55 3.87
8.19 3.72
10.96 3.42
14.08 3.04
16.47 2.697
19.15 2.188
22.76 1.175
26.18 0.226
max current
output 25mA
Tabla 9 tensión vs corriente del circuito del punto 6
para la compuerta NOR Cmos.

5
4
3
2
1
0
0 10 20 30

Fig. 14 Gráfica datos del integrado 74HC02.

Podemos observar que en general para las

compuertas de la familia Cmos, una vez se