Anda di halaman 1dari 15

LAPORAN AKHIR PRAKTIKUM

RANGKAIAN ARITMATIKA (DIGITAL DASAR)

TANGGAL PERCOBAAN : 7 MARET 2018


WAKTU PERCOBAAN : 13.30-16.00 WIB
TANGGAL PENGUMPULAN : 12 MARET 2018

OLEH :

Nama : Dini Istiqomah


NIM : 1116016300039
Kelas : 4B Pendidikan Fisika

LABORATORIUM FISIKA DASAR


PROGRAM STUDI PENDIDIKAN FISIKA
FAKULTAS ILMU TARBIYAH DAN KEGURUAN
UNIVERSITAS ISLAM NEGERI SYARIF HIDAYATULLAH
JAKARTA
2018
“Rangkaian Aritmatika (Digital Dasar)”

A. TUJUAN

1. Mahasiswa dapat memahami rangkaian aritmetika digital : adder dan subtractor


2. Mahasiswa dapat mendisain rangkaian adder dan subtractor (Half dan Full)
berdasarkan Tabel Kebenaran yang diketahui

B. DASAR TEORI
Rangkaian aritmetika digital dasar terdiri dari dua macam : Adder, atau
rangkaian penjumlah, berfungsi menjumlahkan dua buah bilangan yang telah
dikonversikan menjadi bilangan-bilangan biner, dan Subtraktor, atau rangkaian
pengurang, yang berfungsi mengurangkan dua buah bilangan (Aminah, Nonoh Siti.
2013).
Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder
menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai
lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah
(Least Significant Bit) (Aminah, Nonoh Siti. 2013).
Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full
Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari
penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum)
dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder diberikan pada
gambar 8-4.
OUTPUT

A 
Full
INPU

B
T

Adder CO
CI
BBB BB

BBB B

N
BBB

A1 B1 CIN 1 Cout
Gambar 8-4. Blok Diagram Full Adder
0 0 0 0 0
Tabel Kebenaran untuk sebuah Full Adder diberikan pada Tabel 8-.2.
0 0 1 1 0
Tabel 8-2.0Tabel 1Kebenaran
0 Full1 Adder0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian
seperti gambar 8-5.

A1 1

B1

CIN

COUT

Gambar 8-5. Rangkaian Full Adder

Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.
Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil
pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor
diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit).
(Arimurti,Yesiana. 2015).

Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan


menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari
pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan
(Remain) dan bit pinjamannya (borrow-out). Blok diagram dari sebuah full subtractor
diberikan pada gambar 8-9(Arimurti,Yesiana. 2015).
OUTPU
A R
Full

INPU
B

T
T
Subtract BO
BI
BBB

BBB

or BBB

N
BBB

Gambar 8-.9. Blok Diagram Full Subtractor


Tabel Kebenaran untuk sebuah Full Subtractor diberikan pada Tabel 8-4.

Tabel 8-4. Tabel Kebenaran Full Subtractor


A1 B1 BIN R1 Bout
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian
seperti gambar 8-10.
A
R1
B BBB BBB

BBB

1
BBB

BI BBB

N
B OUT
BBB

BBB BBB

Gambar 8-10. Rangkaian Full Subtractor

(Arimurti,Yesiana. 2015)

C. ALAT DAN BAHAN


 Project Board Besar
No Gambar Alat dan Bahan Jumlah

1 Gerbang XOR 1 buah

2 Gerbang AND 1 buah

3 Gerbang OR 1 buah

4 Gerbang NOT 1 buah

5 Catu Daya 1 buah

6 Kabel Penghubung Secukupnya


7 Rangka Panel 1 set

8 Jumper Secukupnya

 Project Board Kecil

No Gambar Alat dan Bahan Jumlah

1 Gerbang AND, OR, 1 buah


NOT, dan XOR

2 Catu Daya 1 buah

3 Jumper Secukupnya

4 Kabel Penghubung Secukupnya


D. LANGKAH PERCOBAAN
 Full Adder

No Gambar Langkah Kerja

1 Menyiapkan alat dan bahan yang


diperlukan

2 Mengimplementasikan rangkaian full


adder menggunakan gerbang AND,
OR, NOT, dan XOR seperti gambar
disamping

3 Membuat table kebenaran sesuai


dengan table kebenaran yang
disajikan

 Full Subtractor

No Gambar Langkah Kerja

1 Menyiapkan alat dan bahan yang


diperlukan

2 Mengimplementasikan rangkaian full


subtractor menggunakan gerbang
AND, OR, NOT, dan XOR seperti
gambar disamping
3 Membuat table kebenaran

E. Data Percobaan

 Full Adder

A B C Co Gambar

1 0 0 1 0

0 1 0 1 0

0 0 0 0 0

1 1 0 0 1

1 0 1 0 1
0 1 1 0 1

0 0 1 1 0

1 1 1 1 1

 Full Subtractor

Selisih Pinjam
A B Bol Gambar
(D1) (B2)

0 0 0 0 0

0 1 0 1 1

1 0 0 1 0
1 1 0 0 0

0 1 1 1 1

0 0 1 0 0

1 1 1 0 1

1 0 1 1 1

F. PEMBAHASAN
Praktikum kali ini kami melakukan percobaan tentang rangkaian
aritmatika, membahas secara keseluruhan dalam praktikum kali ini terdapat dua
percobaan yaitu percobaan rankaian aritmetika Full adder dan Full subtractor
pada kedua rangkaian ini memiliki masing-masing input dan output yag berbeda
namun memiliki konsep atau prinsip kerja yang sama. Pada praktikum kali ini
jumlah IC yang digunakan yaitu terdapat 4 IC yaitu IC 7408, 7404, 7486, dan
7432, namun pada rangkaian full subtraktor hanya menggunakan tiga IC saja.
Pada rangkaian Full Adder digunakan 3 IC yakni IC 7408 (AND),IC 7432
(OR) dan IC 7486 (XOR),lalu membuat tabel kebenaran dengan memasukkan
input yang akan diuji menggunakan tabel tersebut. Input yang akan digunakan
ada 3 yakni input A, input B , dan input C. Dengan menggunakan input tersebut
akan dicari S (Sum) dan Cr (carry) .

Dari tabel hasil pengamatan yang telah diperoleh dari percobaan yang telah
dilakukan, diperoleh bahwa jika input A, B dan C bernilai 0 (LOW), maka output
yang dihasilkan baik bawaan (Cr) maupun S juga bernilai 0 (LOW). Dalam
rangkaian Full Adder, apabila ketiga switch berlogic 1, maka hasil outputnya
akan1 , 1 , dan 1. ( Lampu 1 menyala, Lampu 2 menyala,Lampu 3 menyala ).
Rangkaian Full Adder digital yang dapat mengoperasikan proses perkalian 3 bit x
2 bit dengan menggunakan gerbang gerbang yang digunakan.

Berdasarkan data percobaan yang diperoleh pada rangkaian full adder ini
hasil output yaitu jumlah dan simpanan yang dihasilkan dari papan PCB sama
dengan data table kebenaran yang telah dihitung sebelumnya, sehingga dapat
disimpulkan bahwa percobaan pertama pada rangkaian aritmetika full adder ini
berhasil.
Percobaan kedua yaitu rangkaian aritmetika full subtractor IC yang
digunakan untuk menyusun rangkaian full subtractor terdapat empat IC yaitu IC
7404, 7408, 7432, dan 7486. Input pada rangkaian full subtractor ini yaitu terdapat
pada titik A, B, dan Bin sedangkan output pada rangkaian ni yaitu selisih (D 1) dan
pinjam (Bout) yang pada papan PCB dapat diketahui dari nyala atau matinya lampu
LED (jika nyala = 1; dan jika tidak menyala = 0). Pada percobaan kali ini
praktikan mengurangkan masing-masing bit pada posisi yang sama. Berdasarkan
data percobaan yang diperoleh pada percobaan kali ini yaitu hasil yang diperoleh
memiliki hasil yang sama pada table kebenaran yang telah dihitung sbelumnya
sehingga dapat disimpulkan bahwa percobaan kali ini berhasil.
G. TUGAS PASCA
1. Jelaskan konsep yang telah anda pahami mengenai full adder dan full subtractor!
Jawab:
Sebuah Full Adder merupakan salah satu dari rangkaian aritmatika dimana
menjumlahkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan
biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. Full Adder
sebagai penjumlah pada bit-bit selain yang terendah. Full Adder menjumlahkan
dua bit input ditambah dengan nilai Carry-Out dari penjumlahan bit sebelumnya.
Output dari Full Adder adalah hasil penjumlahan (Sum) dan bit kelebihannya
(carry-out).
Sementara Full Subtractor mengurangkan dua bilangan yang telah
dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi
yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan
nilai Borrow-Out dari pengurangan bit sebelumnya Output dari Full Subtractor
adalah hasil pengurangan (Remain) dan bit pinjamannya (borrow-out).
2. Dengan menggunakan table kebenaran yang telah di dapatkan dari percobaan,
buat peta karnaugh untuk masing-masing rangkaian aritmetika. Dari peta
karnaugh dapatkan persamaan sederhananya. Kemudian gambarkan rangkaiannya,
sesuai dengan persamaan yang didapat. Bandingkan hasilnya dengan rangkaian
awal pada rangka panel!
Jawab:
Berdasarkan table kebenaran pada data percobaan yang telah diperoleh pada
perobaan rangkaian full adder yaitu:

A B C Co

1 0 0 1 0

0 1 0 1 0

0 0 0 0 0

1 1 0 0 1

1 0 1 0 1

0 1 1 0 1

0 0 1 1 0

1 1 1 1 1

Berdasarkan table kebenaran diatas maka diperoleh fungsi dari masing-masing


output (jumlah dan simpanannya) yaitu:

Sehingga hasil dari kedua output tersebut dapat disederhanakan menggunakan


peta karnaugh yaitu:
 Peta Karnaugh pada output jumlah ( )

BC

0 1 0 1

A 1 0 1 0

 Peta Karnaugh Pada Output Simpanan ( )

BC

0 1 0 1

A 1 0 1 0

Begitupun pada rangkaian full subtractor, table kebenaran yang diperoleh pada percobaan
kali ini yaitu:

Selisih Pinjam
A B Bol
(D1) (BO)

0 0 0 0 0

0 1 0 1 1

1 0 0 1 0

1 1 0 0 0

0 1 1 1 1

0 0 1 0 0

1 1 1 0 1

1 0 1 1 1

Berdasarkan table kebenaran diatas maka diperoleh fungsi dari masing-masing


output (jumlah dan simpanannya) yaitu:
Sehingga hasil dari kedua output tersebut dapat disederhanakan menggunakan
peta karnaugh yaitu:
 Peta Karnaugh pada output jumlah ( )

BC

0 1 0 1

A 1 0 1 0

 Peta Karnaugh Pada Output Simpanan ( )

BC

0 1 0 1

A 1 0 1 0

H. KESIMPULAN
Berdasarkan praktikum kali ini, dapat disimpulkan bahwa:
1. Full Adder adalah suatu rangkaian yang digunakan untuk menambahkan tiga bit
dengan dua bilangan biner, sehingga dapat dilakukan penambahan penuh (full
adder) sedangkan Full Subtractor mengurangkan dua bilangan yang telah
dikonversikan menjadi bilangan-bilangan biner.
2. Praktikan dapat merangkai rangkaian full adder dan full subtractor berdasarkan
tabel kebenaran yang diketahui dengan menggunakan Peta Karnaugh atau
persamaan Boolean
I. KRITIK DAN SARAN
1. Saat merangkai di project board besar dibutuhkan ketelitian

J. DAFTAR PUSTAKA
Aminah, Nonoh Siti. 2013. Logika Biner dan Pencacah. Surakarta : UNS Press.
Arimurti,Yesiana. 2015. Petunjuk raktikum Elektronika Dasar II.Surakarta: Fiska
FKIP UNS.
K. LAMPIRAN